JP2685638B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マトリックス状に配列した絵素を順次駆動
して画像を表示するようにしたEL表示装置、プラズマ表
示装置、液晶表示装置などの表示装置に関する。

従来の技術 第６図は、EL表示装置、プラズマ表示装置、液晶表示
装置などのマトリクス型表示装置の概略的な構成を示す
ブロック図である。表示パネル１には互いに直行する方
向に配列した複数本の走査側電極Ｙと複数本のデータ側
電極Ｘとが形成され、その走査側電極Ｙとデータ側電極
Ｘの交点ごとに絵素Ａが配置されている。すなわち、表
示パネル１には複数の絵素Ａがマトリクス状に配列され
ており、その絵素Ａの各行に対応付けて走査側電極Ｙ
が、また絵素Ａの各列に対応付けてデータ側電極Ｘがそ
れぞれ配列されている。

表示パネル１の上下両側つまり絵素Ａの列の端部側に
は、絵素Ａの各列つまりデータ側電極Ｘに表示データに
対応する駆動信号を供給するためのデータ側駆動回路2
a,2bが配置されている。

このデータ側駆動回路2a,2bは、フレキシブルプリン
ト基板や硬質プリント基板等の配線基板３上に複数の半
導体IC4を実装して構成されている。また、表示パネル
１の左右両側つまり絵素Ａの行の端部側には、絵素Ａの
各行つまり走査側電極Ｙを線順次に指定するための走査
側駆動回路5a,5bが配置されている。

この走査側駆動回路5a,5bも、配線基板６上に複数の
半導体IC7a,7bを実装して構成されている。

表示制御回路８は、上記各データ側駆動回路2a,2bお
よび各走査側駆動回路5a,5bの駆動に必要な制御信号や
電圧を供給するための回路である。

上記データ側駆動回路2a,2bのうち、一方のデータ側
駆動回路2aは、表示パネル１における例えば左側を基点
として奇数番目の各データ側電極Ｘに接続される回路で
あって、その各半導体IC4にはｐビットのシフトレジス
タとラッチ回路とが内蔵され、互いに縦続接続されてお
り、それらの半導体IC4のｐビットの出力端子は表示パ
ネル１の奇数番目のデータ側電極Ｘの対応するｐ本に接
続されている。

また、上記データ側駆動回路2a,2bのうち、他方のデ
ータ側駆動回路2bは、表示パネル１の偶数番目のデータ
側電極Ｘに接続される回路であって、その各半導体IC4
のｐビットの出力端子は表示パネル１の偶数番目のデー
タ側電極Ｘの対応するｐ本に接続されている。

上記データ側駆動回路2a,2bの各半導体IC4は、表示制
御回路８から与えられるクロックによってシフト駆動さ
れ、外部から送られてくる絵素の各１行分の表示データ
を順次転送して取り込み、その表示データに対応する駆
動信号をそれぞれのビットの出力端子からデータ側電極
Ｘへと出力する機能を持つ。

また、上記走査側駆動回路5a,5bのうち、一方の走査
側駆動回路5aは、表示パネル１における例えば上側を基
点として奇数番目の走査側電極Ｙに接続される回路であ
って、その各半導体IC7aにはｑビットのシフトレジスタ
が内蔵され、互いに縦続接続されており、各半導体IC7a
のｑビットの出力は表示パネル１の奇数番目の走査側電
極Ｙの対応するｑ本に接続されている。

また、上記走査側駆動回路5a,5bのうち、他方の走査
側駆動回路5bは、表示パネル１の偶数番目の走査側電極
Ｙに接続される回路であって、その各半導体IC7bのｑビ
ットの出力端子は表示パネル１の偶数番目のデータ側電
極Ｘの対応するｑ本に接続されている。

上記走査側駆動回路5a,5bの各半導体IC7a,7bは、表示
制御回路８から与えられるクロックによってシフト駆動
され、それによって絵素Ａの各行つまり走査側電極Ｙを
線順次に指定する機能を持つ。

このように、データ側駆動回路2a,2bおよび走査側駆
動回路5a,5bを上下、左右に分けて設けるのは、それに
よって上記半導体IC4,7a,7bからデータ側電極Ｘおよび
走査側電極Ｙに向けて取り出される各ビットに対応する
出力端子のピッチを倍にし、その出力端子をデータ側電
極Ｘおよび走査側電極Ｙに接続する作業を容易にするた
めである。

第７図は、上記走査側駆動回路5a,5bにおける１つの
半導体IC7a,7bの内部構成を概略的に示したブロック図
であり、シフトレジスタ９のｑビットの各出力はそれぞ
れ対応するANDゲート10の１入力として与えられ、それ
らのANDゲート10の他の１入力としてクリアー信号CLが
与えられる。ANDゲート10の出力はコンバータ10aによっ
て一定レベルの電圧信号に変換され、これが絵素Ａの行
つまり走査側電極Ｙを指定する駆動信号Q1〜Qqとして対
応する走査側電極Ｙに出力される。

上記シフトレジスタ９をシフト駆動するクロックCK、
上記ANDゲート10に入力するクリアー信号CL、およびシ
フトレジスタ９のデータ入力端子DIからデータ出力端子
DOへとシフトする位置指定データIPは上述した表示制御
回路８から与えられる。各半導体IC7a,7bにおけるシフ
トレジスタ９のデータ出力端子DOは、次段の半導体IC7
a,7bのシフトレジスタ９のデータ入力端子DIに接続さ
れ、それによって各半導体IC7a,7bが各走査側駆動回路5
a,5bにおいて縦続接続されている。

第８図は上記各走査側駆動回路5a,5bの初段の半導体I
C7a,7bと表示パネル１の各走査側電極Ｙとの接続構成を
示す図であり、第９図はその走査側駆動回路5a,5bの動
作を示すタイミングチャートである。

第９において、ts1,ts2,…は第８図に示す表示パネル
１の走査側電極Y1,Y2,…がそれぞれ各走査側駆動回路5
a,5bの線順次駆動によって選択される期間を示してい
る。また、第９図（３）に示すクリアー信号CLOは奇数
番目の走査側電極Y1,Y3,…に対応する走査側駆動回路5a
のANDゲート10に入力されるクリアー信号CL、第９図
（４）に示すクリアー信号CLEは偶番目の走査側電極Y2,
Y4,…に対応する走査側駆動回路5bのANDゲート10に入力
されるクリアー信号CL、第９図（５），第９図（７）に
示す駆動信号Q1O,Q2Oはそれぞれ半導体IC7aから奇数番
目の走査側電極Y1,Y3に与えられる駆動信号、第９図
（６），第９図（８）に示す駆動信号Q1E,Q2Eはそれぞ
れ半導体IC7bから偶数番目の走査側電極Y2,Y4に与えら
れる駆動信号である。

第８図および第９図に示すように、期間ts1,ts2の間
ではクロックCKによって、位置指定データIPは半導体IC
7a,7bのシフトレジスタ９内を１ビット分だけシフトさ
れ、各シフトレジスタ９の１番目のビットの出力が対応
するANDゲート10へ入力されるが、期間ts1ではクリアー
信号のCLOがハイレベルとなるので、このとき半導体IC7
aから走査側電極Y1に駆動信号Q1Oが与えられる。また、
次の期間ts2ではクリアー信号CLEがハイレベルとなるの
で、このとき半導体IC7bから走査側電極Y2に駆動信号Q1
Eが与えられる。

次の期間ts3,ts4では、上記位置指定データＤがさら
に１ビット分シフトされ、同様にして期間ts3では半導
体IC7aから走査側電極Y3に駆動信号Q2Oが、また期間ts4
では半導体IC7bから走査側電極Y4に駆動信号Q2Eがそれ
ぞれ与えられる。このように、左右の走査側駆動回路5
a,5bに共通のクロックCKを用いることによって、奇数番
目の走査側電極Y1,Y3,…と偶数番目の走査側電極Y2,Y4,
…とが線順次に選択される。上記構成において、各走査
側駆動回路5a,5bのシフトレジスタ９が双方向にシフト
可能であるとすると、左右の走査側駆動回路5a,5bは共
通化が可能である。すなわち、奇数番目の走査側電極Y
1,Y2,…に対応する左側の走査側駆動回路5aを上下逆向
きにすれば、そのまま偶数番目の走査側電極Y2,Y4,…に
対応する右側の走査側駆動回路5bとして用いることがで
きる。

ところで、上述したように左右の走査側駆動回路5a,5
bの各半導体IC7a,7bとして同一ビットのものを用いる場
合には、表示パネル１の走査側電極Ｙの本数との関係で
様々な接続構成が生じることになる。

たとえば、300ラインの走査線つまり300本の走査側電
極Ｙを持つ表示パネル１に対する走査側駆動回路5a,5b
に、32ビットの半導体IC7a,7bを用いるものとすると、
各走査側駆動回路5a,5bはそれぞれ150本の走査線を担う
ことになる。そのために、各走査側駆動回路5a,5bを構
成する半導体IC7a,7bをそれぞれ５個とすると、各走査
側駆動回路5a,5bのビット数は32×５＝160となり、それ
ぞれ10ビットの余りビットが出る。

そこで、従来、このような場合には、たとえば走査側
駆動回路5aの１番目の半導体IC7aの最初から５ビット分
と、５番目の半導体IC7aの最後の５ビット分を空きビッ
トつまり走査側電極Ｙに接続しないビットとすることに
よって、その走査側駆動回路5aをそのままもう１つの走
査側駆動回路5bとして使用していた。

第10図は、その場合に各走査側駆動回路5a,5bに与え
るシフト用のクロックCKを示すタイミングチャートであ
る。

すなわち、この場合には、各走査側駆動回路5a,5bの
１番目の半導体IC7a,7bの最初の５ビット分を空送りす
るために第10図（２）に示すように期間ts1の前に５個
の空送り用パルスを含ませたクロックCKが用いられる。

発明が解決しようとする課題 しかしながら、上述した左右の走査側駆動回路5a,5b
の共通化対策は、次のような場合には適用できない。

すなわち、たとえば350ラインの走査線を持つ表示パ
ネル１の場合、32ビットの半導体IC7a,7bを走査側駆動
回路5a,5bに使用するものとすると、各走査側駆動回路5
a,5bの余りビットは、 （32×６）−（350÷２）＝17 ……（１） とする。すなわち、この場合には余りビットが奇数とな
るため、たとえば走査側駆動回路5aにおいて１番目の半
導体IC7aと６番目の半導体IC7aとに同数の空きビットを
割り振ることができない。

その結果、このような場合には、左右の走査側駆動回
路5a,5bを別々に用意する必要があり、部品点数を増加
させコストを増大させるという問題点を有する。

したがって、本発明の目的は、奇数番目の走査側電極
に対応する走査側駆動回路と偶数番目の走査側電極に対
応する走査側駆動回路とを共通化できる表示装置を提供
することである。

課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との交点ごとに絵素を有す
る表示パネルと、 走査側電極に接続され絵素の行を指定する走査側駆動
回路と、 データ側電極に接続され絵素の各列に表示データに対
応する信号を与えるデータ側駆動回路とを含み、 前記走査側駆動回路は、 双方向にシフト可能なｑビットのシフトレジスタとし
ての機能を含むＮ個の半導体ICを配線基板に縦続接続し
てそれぞれ構成される奇数走査側駆動回路と、 双方向にシフト可能なｑビットのシフトレジスタとし
ての機能を含むＮ個の半導体ICを配線基板に縦続接続し
てそれぞれ構成される偶数走査側駆動回路とを有し、 クロック生成回路から出力されるクロックによって奇
数走査側駆動回路および偶数走査側駆動回路をシフト駆
動して絵素の行を指定するように構成され、かつ、 奇数走査側駆動回路の全半導体ICを合計したビット数
ｑ×Ｎおよび偶数走査側駆動回路の全半導体ICを合成し
たビット数ｑ×Ｎが、それぞれ奇数番目の走査側電極お
よび偶数番目の走査側電極の本数よりも奇数ビットｍ＋
ｎだけ多い表示装置において、 前記奇数走査側駆動回路は、その１番目の半導体ICの
最初からｍビット分および最後の半導体ICの最後のｎビ
ット分を除いて、各半導体ICの各ビットが表示パネルの
対応する奇数番目の走査側電極に接続され、 前記偶数走査側駆動回路は、奇数走査側駆動回路を、
その最後の半導体ICが１番目の半導体ICとなり、１番目
の半導体集積回路が最後の半導体ICとなるように上下を
逆にして配置され、かつ１番目の半導体ICの最初のｎビ
ット分および最後の半導体ICの最後のｍビット分を除い
て、各半導体ICの各ビットが表示パネルの対応する偶数
番目の走査側電極に接続され、 前記クロック生成回路は、行を指定するクロックを出
力する前に、奇数走査側駆動回路にその１番目の半導体
ICの最初のｍビット分を空送りする第１クロックを与
え、偶数走査側駆動回路にその１番目の半導体ICの最初
のｎビット分を空送りする第２クロックを与えることを
特徴とする表示装置である。

作 用 本発明に従えば、奇数走査側駆動回路のシフトレジス
タをシフト駆動するクロックとして、その１番目の半導
体ICの最初のｍビット分を空送りするクロックが与えら
れ、偶数走査側駆動回路のシフトレジスタをシフト駆動
するクロックとして、最初のｎビット分を空送りするク
ロックが与えられるので、１番目の半導体ICの最初から
ｍビット分および最後の半導体ICの最後のｎビット分を
除いて各半導体ICの各ビットが表示パネルの奇数番目の
走査側電極に接続される奇数走査側駆動回路を、上下の
配置を逆にすることによって偶数走査側駆動回路として
も使用できる。

実施例 第１図は本発明の一実施例であるマトリクス型表示装
置の構成を示すブロック図であり、その概略的な構成は
上述した従来の表示装置と同様である。

すなわち、表示パネル11には互いに直行する方向に配
列した複数本の走査側電極Ｙと複数本のデータ側電極Ｘ
とが形成され、その走査側電極Ｙとデータ側電極Ｘの交
点ごとに絵素Ａが配置されている。つまり表示パネル11
には複数の絵素Ａがマトリクス状に配列されており、そ
の絵素Ａの各行に対応付けて走査側電極Ｙが、また絵素
Ａの各列に対応付けてデータ側電極Ｘがそれぞれ配列さ
れている。

表示パネル11の上下両端つまり絵素Ａの列の端部側に
は、絵素Ａの各列つまりデータ側電極Ｘに表示データに
対応する駆動信号を供給するためのデータ側駆動回路12
a,12bが配置されている。

このデータ側駆動回路12a,12bは、フレキシブルプリ
ント基板や硬質プンリント基板等の配線基板13上に複数
の半導体IC14を実装して構成されている。

また、表示パネル11の左右両端つまり絵素Ａの行の端
部側には、絵素Ａの各行つまり走査側電極Ｙを線順次に
指定するための走査側駆動回路15a,15bが配置されてい
る。

この走査側駆動回路15a,15bも、それぞれ配線基板16
上にＮ個の半導体IC17a,17bを実装して構成されてい
る。

表示制御回路18は、上記各データ側駆動回路12a,12b
および各走査側駆動回路15a,15bの駆動に必要な制御信
号や電圧を供給するための回路である。

上記データ側駆動回路12a,12bのうち、一方のデータ
側駆動回路12aは、表示パネル11における例えば左側を
基点として奇数番目の各データ側電極Ｘに接続される回
路であって、その各半導体IC14にはｐビットのシフトレ
ジスタとラッチ回路とが内蔵され、互いに縦続接続され
ており、それらの半導体IC14のｐビットの出力端子は表
示パネル11の奇数番目のデータ側電極Ｘの対応するｐ本
に接続されている。

また、上記データ側駆動回路12a,12bのうち、他方の
データ側駆動回路12bは、表示パネル11の偶数番目のデ
ータ側電極Ｘに接続される回路であって、その半導体IC
14も同様に互いに縦続接続されており、それらの半導体
IC14のｐビットの出力端子は表示パネル11の偶数番目の
データ側電極Ｘの対応するｐ本に接続されている。

上記データ側駆動回路12a,12bの各半導体IC14は、表
示制御回路18から与れられるクロックによってシフト駆
動され、外部から送られてくる絵素の各１行分の表示デ
ータを順次転送して取り込み、その表示データに対応す
る駆動信号をそれぞれのビットの出力端子からデータ側
電極Ｘへと出力する機能を持つ。

また、上記走査側駆動回路15a,15bのうち、一方の走
査側駆動回路15aは、表示パネル11における例えば上側
を基点として奇数番目の走査側電極Ｙに接続される回路
であって、その各半導体IC17にはｑビットのシフトレジ
スタが内蔵され、互いに縦続接続されており、その１番
目の半導体IC17の最初のｍビット分と、Ｎ番目つまり最
後の半導体IC17の最後のｎビット分とを除いて、各ビッ
トの出力は表示パネル11の対応する奇数番目の走査側電
極Ｙに接続されている。

また、上記走査側駆動回路15a,15bのうち、他方の走
査側駆動回路15bは、表示パネル11の偶数番目の走査側
電極Ｙに接続される回路であって、その各半導体IC17も
互いに縦続接続されている。この走査側駆動回路15bの
場合には、１番目の半導体IC17の最初のｎビット分と、
Ｎ番目つまり最後の半導体IC17の最後のｍビット分とを
除き、各ビットの出力端子は表示パネル11の対応する偶
数番目のデータ側電極Ｘに接続されている。

すなわち、この表示装置では、表示パネル11の奇数番
目の走査側電極Ｙおよび偶数番目の走査側電極Ｙの本数
に対して、これらに対応する各走査側駆動回路15a,15b
のビット数ｑ×Ｎがそれぞれ奇数本ｍ×ｎだけ多い場合
が示されており、偶数番目の走査側電極Ｙに対応付けら
れる走査側駆動回路15bは、奇数番目の走査側電極Ｙに
対応付けられる走査側駆動回路15aの配線基板16の上下
の配置を逆にして代用されている。つまり、ここでは左
右の走査側駆動回路15a,15bが共通化されている。

上記走査側駆動回路15a,15bの各半導体IC17a,17bは、
表示制御回路18から与えられるクロックCKO,CKEによっ
てシフト駆動され、それによって絵素Ａの各行つまり走
査側電極Ｙを線順次に指定する機能を持つ。この場合、
クロックCKOは走査側駆動回路15aの各半導体IC17aをシ
フト駆動するクロックであり、クロックCKEは走査駆動
回路15bの各半導体IC17bをシフト駆動するクロックであ
る。

第２図は上記各走査側駆動回路15a,15bの初段の半導
体IC17a,17bと表示パネル11の各走査側電極Ｙとの接続
構成を示す図であり、第３図はその走査側駆動回路15a,
15bのシフト動作を示すタイミングチャートである。

第３図において、ts1,ts2,…は第２図に示す表示パネ
ル11の走査側電極Y1,Y2,…がそれぞれ各走査側駆動回路
15a,15bの線順次駆動によって選択される期間を示して
いる。また、第３図（４）に示すクリアー信号のCLOは
奇数番目の走査側電極Y1,Y3,…に対応する走査側駆動回
路15aに入力されるクリアー信号CL、第３図（５）に示
すクリアー信号CLEは偶数番目の走査側電極Y2,Y4,…に
対応する走査側駆動回路15bに入力されるクリアー信号C
L、第３図（６），第３図（８）に示す駆動信号Q9O,Q10
Oはそれぞれ走査側駆動回路15aにおける１番目の半導体
IC17aの９ビット目および10ビット目の出力端子から対
応する奇数番目の走査側電極Y1,Y3に与えられる駆動信
号、第３図（７），第３図（９）に示す駆動信号Q10E,Q
11Eはそれぞれ走査側駆動回路15bにおける１番目の半導
体IC17bの10ビット目および11ビット目の出力端子から
偶数番目の走査側電極Y2,Y4に与えられる駆動信号であ
る。

次に、第２図および第３図を参照して上記表示装置に
おける走査側電極Ｙの選択動作について説明する。

第３図（２）に示すように、表示制御回路18から奇数
側の走査側駆動回路15aに与えられるシフト用のクロッ
クCKOには、その走査駆動回路15aの最初の８ビット分を
空送りするように、期間ts1の前に８個の空送り用パル
スが含まされており、このため走査側駆動回路15aの入
力端子DIから入力される位置指定データＤは期間ts1の
前に８ビット分空送りされ、期間ts1において９ビット
目に位置指定データＤがシフトする。

これに対して、表示制御回路18から別に偶数側の走査
側駆動回路15bに与えられるシフト用のクロックCKEに
は、第３図（３）に示すように、その走査側駆動回路15
bの最初の９ビット分を空送りするように、期間ts1の前
に９個の空送り用パルスが含まされており、このため走
査側駆動回路15bの入力端子DIから入力される位置指定
データＤは期間ts1の前に９ビット分空送りされ、期間t
s1において10ビット目に位置指定データＤがシフトす
る。

すなわち、期間ts1ではクロックCKOによって、走査側
駆動回路15aにおける１番目の半導体IC17aの９ビット目
つまり表示パネル11の走査側電極Y1に対応するビットに
位置指定データＤがシフトされ、また走査駆動回路15b
における１番目の半導体IC17bの10ビット目つまり表示
パネル11の走査電極Y2に対応するビットに位置指定デー
タＤがシフトされる。そのビットの出力が対応する図示
しないANDゲートへ入力される。走査側駆動回路15aの場
合、期間ts1で第３図（４）に示すように上記ANDゲート
の他の１入力となる別のクリアー信号CLOがハイレベル
となるので、このとき上記半導体IC17aから走査側電極Y
1に駆動信号Q9Oが与えられる。

また、走査側駆動回路15bの場合、次の期間ts2で第３
図（５）に示すように上記ANDゲートの他の１入力とな
る別のクリアー信号CLEがハイレベルとなるので、この
とき上記半導体IC17bから走査側電極Y2に駆動信号Q10E
が与えられる。

次の期間ts3,ts4では上記位置指定データＤがさらに
１ビット分シフトされ、同様にして期間ts3では半導体I
C17aから走査側電極Y3に駆動信号Q10Oが、また期間ts4
では半導体IC17bから走査側電極Y4に駆動信号Q11Eがそ
れぞれ与えられる。このように、左右の走査側駆動回路
15a,15bに別々のシフト用クロックCKO,CKEを用いること
によって、奇数番目の走査側電極Y1,Y3,…と偶数番目の
走査側電極Y2,Y4,…とが線順次に選択される。

なお、データ側駆動回路12a,12bにおいては、上記ラ
イン指定期間ts1,ts2,…ごとに絵素Ａの１行分の表示デ
ータが取り込まれ、取り込まれたデータに応じた駆動信
号が対応するデータ側電極Ｘに与えられ、それによって
指定された行の絵素Ａが駆動される。このような動作が
全走査線にわたって繰り返され、画面に画像が表示され
る。

第４図は本発明の他の実施例であるマトリクス型表示
装置における各走査側駆動回路15a,15bの初段の半導体I
C17a,17bと表示パネル11の各走査側電極Ｙとの接続構成
を示す図であり、第５図はその走査側駆動回路15a,15b
のシフト動作を示すタイミングチャートである。

この実施例では、奇数側の走査側駆動回路15aに与え
るシフト用クロックとして、偶数側の走査側駆動回路15
bに与えるシフト用クロックCKをインバータ19で反転し
たクロック▲▼を用いている。その他の構成は先の
実施例と同様である。

すなわち、第５図（２）に示すように偶数側の走査側
駆動回路15bに与えるクロックCKは、期間ts1の前に９個
の空送り用パルスを含ませると共に、この９個目の空送
り用パルスを期間ts1の直前まで延長され、期間ts1の前
に９回の立ち上がりタイミングが与えられる。

一方、奇数側の走査側駆動回路15aに与えられる第５
図（３）に示すクロック▲▼は上記クロックCKの反
転信号であるため、期間ts1の前に８回に立ち上がりタ
イミングが与えられることになる。

したがって、奇数側の走査側駆動回路15aのシフト動
作では、その１番目の半導体IC17aの最初の８ビット分
が空送りされ、期間ts1で走査側電極Y1が選択される。
また、偶数側の走査側駆動回路15bのシフト動作では、
その１番目の半導体IC17bの最初の９ビット分が空送り
され、期間ts2で走査側電極Y2が選択される。

なお、クロックCK,▲▼は互いに反転した信号で
あるから、最初に位置指定データＤを取り込むタイミン
グや、その後の各走査線ごとにシフトするときのタイミ
ングが走査側駆動回路15a,15bの間でずれることになる
が、そのような部分のパルス幅を狭く設定することによ
って、そのタイミングのずれを実用上問題のない範囲に
縮小することができる。

また、この実施例では、互いに反転したクロックCK,
▲▼を用いるので、偶数側の走査側駆動回路15aに
おける空送りパルス数と奇数側の走査側駆動回路15bに
おける空送りパルス数との差が１の場合にしか適用でき
ないといと言う制約を受けるものの、表示制御回路18か
らシフト用として出力する信号はクロックCKの１種類だ
けでよいので、表示制御回路18の構成を簡略化できると
いう利点を持つ。

発明の効果 以上のように、本発明の表示装置によれば、奇数走査
側駆動回路のシフトレジスタをシフト駆動するクロック
として、その１番目の半導体ICの最初のｍビット分を空
送りするクロックを与え、偶数走査側駆動回路のシフト
レジスタをシフト駆動するクロックとして、最初のｎビ
ット分を空送りするクロックを与えるように構成してい
るので、１番目の半導体ICの最初からｍビット分および
最後の半導体ICの最後のｎビット分を除いて各半導体IC
の各ビットが表示パネルの奇数番目の走査側電極に接続
される奇数走査側駆動回路を、上下の配置を逆にするこ
とによって偶数走査側駆動回路として共通化でき、装置
のコストを低減化できる。

【図面の簡単な説明】

第１図は本発明の一実施例である表示装置の概略的な構
成を示すブロック図、第２図はその走査側駆動回路と表
示パネルとの接続構成を示す図、第３図はその表示装置
の走査線選択動作を示すタイミングチャート、第４図は
本発明の別の実施例における走査駆動回路と表示パネル
との接続構成を示す図、第５図はその表示装置の走査線
選択動作を示すタイミングチャート、第６図は従来の表
示装置の概略的な構成を示すブロック図、第７図はその
走査側駆動回路における半導体ICの内部構成を示すブロ
ック図、第８図はその走査側駆動回路と表示パネルとの
接続構成を示す図、第９図はその表示装置の走査線選択
動作を示すタイミングチャート、第10図は走査側駆動回
路の最初の数ビット分を空送りするためのクロックを示
すタイミングチャートである。 11……表示パネル、12a,12b……データ側駆動回路、15
a,15b……走査側駆動回路、16……配線基板、17a,17b…
…半導体IC、18……表示制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−87188（ＪＰ，Ａ) 特開 昭57−41694（ＪＰ，Ａ) 特開 平３−287292（ＪＰ，Ａ) 特開 平１−270029（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】互いに交差する方向に配列した複数の走査
   側電極と複数のデータ側電極との交点ごとに絵素を有す
   る表示パネルと、 走査側電極に接続され絵素の行を指定する走査側駆動回
   路と、 データ側電極に接続され絵素の各列に表示データに対応
   する信号を与えるデータ側駆動回路とを含み、 前記走査側駆動回路は、 双方向にシフト可能なｑビットのシフトレジスタとして
   の機能を含むＮ個の半導体ICを配線基板に縦続接続して
   それぞれ構成される奇数走査側駆動回路と、 双方向にシフト可能なｑビットのシフトレジスタとして
   の機能を含むＮ個の半導体ICを配線基板に縦続接続して
   それぞれ構成される偶数走査側駆動回路とを有し、 クロック生成回路から出力されるクロックによって奇数
   走査側駆動回路および偶数走査側駆動回路をシフト駆動
   して絵素の行を指定するように構成され、かつ、 奇数走査側駆動回路の全半導体ICを合計したビット数ｑ
   ×Ｎおよび偶数走査側駆動回路の全半導体ICを合計した
   ビット数ｑ×Ｎが、それぞれ奇数番目の走査側電極およ
   び偶数番目の走査側電極の本数よりも奇数ビットｍ＋ｎ
   だけ多い表示装置において、 前記奇数走査側駆動回路は、その１番目の半導体ICの最
   初からｍビット分および最後の半導体ICの最後のｎビッ
   ト分を除いて、各半導体ICの各ビットが表示パネルの対
   応する奇数番目の走査側電極に接続され、 前記偶数走査側駆動回路は、奇数走査側駆動回路を、そ
   の最後の半導体ICが１番目の半導体ICとなり、１番目の
   半導体集積回路が最後の半導体ICとなるように上下を逆
   にして配置され、かつ１番目の半導体ICの最初のｎビッ
   ト分および最後の半導体ICの最後のｍビット分を除い
   て、各半導体ICの各ビットが表示パネルの対応する偶数
   番目の走査側電極に接続され、 前記クロック生成回路は、行を指定するクロックを出力
   する前に、奇数走査側駆動回路にその１番目の半導体IC
   の最初のｍビット分を空送りする第１クロックを与え、
   偶数走査側駆動回路にその１番目の半導体ICの最初のｎ
   ビット分を空送りする第２クロックを与えることを特徴
   とする表示装置。