JP2679648B2 - 伝送システム - Google Patents
伝送システムInfo
- Publication number
- JP2679648B2 JP2679648B2 JP26914294A JP26914294A JP2679648B2 JP 2679648 B2 JP2679648 B2 JP 2679648B2 JP 26914294 A JP26914294 A JP 26914294A JP 26914294 A JP26914294 A JP 26914294A JP 2679648 B2 JP2679648 B2 JP 2679648B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- bit
- transmission
- start bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明はホームバスシステム等に
使用される伝送システムに係わり、特に複数の極性から
なる伝送システムに関する。
使用される伝送システムに係わり、特に複数の極性から
なる伝送システムに関する。
【０００２】
【従来の技術】複数の極性からなる伝送システムとし
て、例えば、日本電子機械工業会、電波技術協会の規格
であるホームバスシステムがある。このホームバスシス
テムでは、所定のフレームとビットフォーマットを用い
て伝送装置間でデータの転送を行っている。
て、例えば、日本電子機械工業会、電波技術協会の規格
であるホームバスシステムがある。このホームバスシス
テムでは、所定のフレームとビットフォーマットを用い
て伝送装置間でデータの転送を行っている。
【０００３】図５は、ホームバスシステムのフレームフ
ォーマットの一例を表わしたものである。フレーム１１
のフォーマットは、優先順位を表わしたＰＲ１２、送信
元アドレスを表わしたＳＡ１３、受信先アドレスを表わ
したＤＡ１４、制御情報を表わしたＣＣ１５、データの
サイズを表わしたＢＣ１６、データ部としてのＤＡＴＡ
１７、およびフレーム・チェック・コードを表わしたＦ
ＣＣ１８の各フィールドがこの順に配置された構成とな
っている。このようなフレーム単位でデータの伝送が行
われる。
ォーマットの一例を表わしたものである。フレーム１１
のフォーマットは、優先順位を表わしたＰＲ１２、送信
元アドレスを表わしたＳＡ１３、受信先アドレスを表わ
したＤＡ１４、制御情報を表わしたＣＣ１５、データの
サイズを表わしたＢＣ１６、データ部としてのＤＡＴＡ
１７、およびフレーム・チェック・コードを表わしたＦ
ＣＣ１８の各フィールドがこの順に配置された構成とな
っている。このようなフレーム単位でデータの伝送が行
われる。
【０００４】図６は、フィールドを構成するビットフォ
ーマットを表わしたものである。ビットフォーマット
は、データフィールドを除き、スタートビットＳＢ、デ
ータビットｂ0 〜ｂ7 、パリティビットＰ、ストップビ
ットＳＰの１１ビット構成からなっている。
ーマットを表わしたものである。ビットフォーマット
は、データフィールドを除き、スタートビットＳＢ、デ
ータビットｂ0 〜ｂ7 、パリティビットＰ、ストップビ
ットＳＰの１１ビット構成からなっている。
【０００５】これら各ビットに対応して伝送路に出力さ
れる信号は、データ“１”の場合に２本の伝送路間の電
位差が０．６Ｖ以下の状態となり、データ“０”の場合
にその電位差が１．４Ｖ以上の状態となるようなもので
ある。しかも、データ“０”の場合は、２本の伝送路の
大小関係から正極性と負極性の２つの極性が存在する。
れる信号は、データ“１”の場合に２本の伝送路間の電
位差が０．６Ｖ以下の状態となり、データ“０”の場合
にその電位差が１．４Ｖ以上の状態となるようなもので
ある。しかも、データ“０”の場合は、２本の伝送路の
大小関係から正極性と負極性の２つの極性が存在する。
【０００６】２本の伝送路はいずれの電位が高いかによ
って正極性と負極性とに区分される。また、スタートビ
ットＳＢは必ず正極性より送信され、スタートビットＳ
Ｂ以降のデータビットｂ0 〜ｂ7 、パリティビットＰに
ついては、ＡＭＩ（Alternate Mark Inversion）の変調
が行われるようになっている。
って正極性と負極性とに区分される。また、スタートビ
ットＳＢは必ず正極性より送信され、スタートビットＳ
Ｂ以降のデータビットｂ0 〜ｂ7 、パリティビットＰに
ついては、ＡＭＩ（Alternate Mark Inversion）の変調
が行われるようになっている。
【０００７】このホームバスシステムでは、各伝送装置
から出力される信号の極性を一致させないと、伝送信号
の競合が正しく検出できず、正常な通信を行うことがで
きない。伝送装置の設置時に、その極性を間違いなく一
致させて接続することは一般に困難である。そこで、伝
送路の極性を検出して自動的に極性を設定する伝送装置
が各種提案されている。これについては例えば、特開平
４−８２４４２号公報、特開平２−５４６９７号公報、
および特開平１−１４４７５３号公報にその具体的な構
成例が記載されている。
から出力される信号の極性を一致させないと、伝送信号
の競合が正しく検出できず、正常な通信を行うことがで
きない。伝送装置の設置時に、その極性を間違いなく一
致させて接続することは一般に困難である。そこで、伝
送路の極性を検出して自動的に極性を設定する伝送装置
が各種提案されている。これについては例えば、特開平
４−８２４４２号公報、特開平２−５４６９７号公報、
および特開平１−１４４７５３号公報にその具体的な構
成例が記載されている。
【０００８】図７は、このような極性を自動的に設定す
る伝送装置を用いた従来の伝送システムの構成を表わし
たものである。この伝送システムは、２本の伝送路２１
1 、２１2 と、この伝送路に接続され、極性を自動設定
する複数の伝送装置２２1 、２２2 、…と、極性基準装
置２３とから構成される。極性基準装置２３は、各伝送
装置２２1 、２２2 、…の極性を決定するための基準と
なる極性基準フレーム信号を出力する。
る伝送装置を用いた従来の伝送システムの構成を表わし
たものである。この伝送システムは、２本の伝送路２１
1 、２１2 と、この伝送路に接続され、極性を自動設定
する複数の伝送装置２２1 、２２2 、…と、極性基準装
置２３とから構成される。極性基準装置２３は、各伝送
装置２２1 、２２2 、…の極性を決定するための基準と
なる極性基準フレーム信号を出力する。
【０００９】極性基準装置２３は、伝送路中のＡＭＩ伝
送信号を受信するレシーバ２４と、この出力を通常のデ
ータ形式であるＮＲＺ（Non Return Zero ）信号に変換
するための復調部２５を備えている。極性基準フレーム
出力部２６は、復調部２５からの出力により、伝送路中
にデータが伝送されていないことが確認された場合に、
極性基準フレーム信号を出力するようになっている。ま
た、極性設定部２７は変調部２８において極性基準フレ
ーム信号をＡＭＩ変調する際に、その極性を指示するも
のである。ドライバ２９は、変調部２８でＡＭＩ変調さ
れた極性基準フレーム信号を伝送路に送出する。
送信号を受信するレシーバ２４と、この出力を通常のデ
ータ形式であるＮＲＺ（Non Return Zero ）信号に変換
するための復調部２５を備えている。極性基準フレーム
出力部２６は、復調部２５からの出力により、伝送路中
にデータが伝送されていないことが確認された場合に、
極性基準フレーム信号を出力するようになっている。ま
た、極性設定部２７は変調部２８において極性基準フレ
ーム信号をＡＭＩ変調する際に、その極性を指示するも
のである。ドライバ２９は、変調部２８でＡＭＩ変調さ
れた極性基準フレーム信号を伝送路に送出する。
【００１０】このような構成の伝送システムは、伝送装
置２２1 、……、２２N と極性基準装置２３に電源が投
入され、システムが起動する。極性基準装置２３では、
レシーバ２４と復調部２５を介して伝送路上の信号が極
性基準フレーム出力部２６に入力される。伝送路上に信
号が出力されていないと確認されると、極性基準フレー
ム出力部２６から、変調部２８とドライバ２９を介して
極性基準フレーム信号が出力される。極性基準フレーム
信号は、図５および図６に示したフォーマットとなって
いる。そのスタートビットＳＢは極性設定部２７にて指
定された極性で出力され、以降はＡＭＩの規則に従って
データビットｂ0 〜ｂ7 、パリティビットＰ、ストップ
ビットＳＰの各信号が出力される。各伝送装置２２1 、
……、２２N は、このＡＭＩ変調された極性基準フレー
ム信号のスタートビットＳＢの極性を検出し、その極性
に設定後、データの送信が行われる。
置２２1 、……、２２N と極性基準装置２３に電源が投
入され、システムが起動する。極性基準装置２３では、
レシーバ２４と復調部２５を介して伝送路上の信号が極
性基準フレーム出力部２６に入力される。伝送路上に信
号が出力されていないと確認されると、極性基準フレー
ム出力部２６から、変調部２８とドライバ２９を介して
極性基準フレーム信号が出力される。極性基準フレーム
信号は、図５および図６に示したフォーマットとなって
いる。そのスタートビットＳＢは極性設定部２７にて指
定された極性で出力され、以降はＡＭＩの規則に従って
データビットｂ0 〜ｂ7 、パリティビットＰ、ストップ
ビットＳＰの各信号が出力される。各伝送装置２２1 、
……、２２N は、このＡＭＩ変調された極性基準フレー
ム信号のスタートビットＳＢの極性を検出し、その極性
に設定後、データの送信が行われる。
【００１１】図８は、伝送装置が送信を行う場合の処理
の流れを表わしたものである。これらの処理は、伝送装
置ごとに備わる図示しないコントローラによって制御さ
れている。コントローラは、送信要求が入力されるのを
待機しており（ステップＳ１０１）、送信要求が入力さ
れると（ステップＳ１０１；Ｙ）、その伝送装置に極性
が設定されているかを判断する（ステップＳ１０２）。
極性が設定済の場合には（Ｙ）、ステップＳ１０３へ進
み、データの送信が実行される。
の流れを表わしたものである。これらの処理は、伝送装
置ごとに備わる図示しないコントローラによって制御さ
れている。コントローラは、送信要求が入力されるのを
待機しており（ステップＳ１０１）、送信要求が入力さ
れると（ステップＳ１０１；Ｙ）、その伝送装置に極性
が設定されているかを判断する（ステップＳ１０２）。
極性が設定済の場合には（Ｙ）、ステップＳ１０３へ進
み、データの送信が実行される。
【００１２】極性が未設定の場合には（Ｎ）、極性基準
装置２３からの極性基準フレーム信号を受信するまで待
ち（ステップＳ１０４；Ｎ）、極性基準フレーム信号を
受信した場合（Ｙ）、そのスタートビットＳＢから極性
が正極性であるかどうかを判別する（ステップＳ１０
５）。正極性であれば（Ｙ）、正に伝送装置の極性を設
定し（ステップＳ１０６）、負極性であれば負に伝送装
置の極性を設定して（ステップＳ１０６、Ｓ１０７）、
この極性を基にデータの送信を実行する（ステップＳ１
０３）。そして、送信の完了によって処理を終了する
（エンド）。
装置２３からの極性基準フレーム信号を受信するまで待
ち（ステップＳ１０４；Ｎ）、極性基準フレーム信号を
受信した場合（Ｙ）、そのスタートビットＳＢから極性
が正極性であるかどうかを判別する（ステップＳ１０
５）。正極性であれば（Ｙ）、正に伝送装置の極性を設
定し（ステップＳ１０６）、負極性であれば負に伝送装
置の極性を設定して（ステップＳ１０６、Ｓ１０７）、
この極性を基にデータの送信を実行する（ステップＳ１
０３）。そして、送信の完了によって処理を終了する
（エンド）。
【発明が解決しようとする課題】以上説明した従来の伝
送システムでは、伝送装置２２1 、……、２２N が送信
要求時に、極性基準装置２３からの極性基準フレーム信
号を受信しないと、送信を実行することができない。ホ
ームバスシステムの場合、通信フレームの最短時間は約
１０．３ｍｓ程度かかるため、極性基準装置からの極性
基準フレームを送信した時点で送信要求があった場合に
は、送信を実行するまでに１０．３ｍｓ待つことにな
る。また、一度設定された極性は、原則的に伝送装置２
２1 、……、２２N を初期化しないと、切り替えること
ができないという欠点がある。
送システムでは、伝送装置２２1 、……、２２N が送信
要求時に、極性基準装置２３からの極性基準フレーム信
号を受信しないと、送信を実行することができない。ホ
ームバスシステムの場合、通信フレームの最短時間は約
１０．３ｍｓ程度かかるため、極性基準装置からの極性
基準フレームを送信した時点で送信要求があった場合に
は、送信を実行するまでに１０．３ｍｓ待つことにな
る。また、一度設定された極性は、原則的に伝送装置２
２1 、……、２２N を初期化しないと、切り替えること
ができないという欠点がある。
【００１３】そこで本発明の目的は、送信の待ち時間な
しに、極性の自動設定を図ることができる伝送システム
を提供することにある。
しに、極性の自動設定を図ることができる伝送システム
を提供することにある。
【００１４】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）複数の極性からデータが構成される伝送路
と、（ロ）この伝送路に接続され、スタートビットとデ
ータ伝送を行う極性を表わした極性ビットとを含む通信
フレームでデータ伝送を行うと共にスタートビットを送
出した段階で基準となる極性を表わした極性ビットが返
送されたとき極性ビットの極性をこの基準となる極性に
設定する極性設定手段とを有する１または複数の伝送装
置と、（ハ）伝送路に接続され伝送装置がスタートビッ
トを送出したときこれを検出するスタートビット検出手
段と、このスタートビット検出手段がスタートビットを
検出したとき基準となる極性を表わした極性ビットを送
出する極性ビット送出手段とを備えた極性基準装置とを
伝送システムに具備させる。
は、（イ）複数の極性からデータが構成される伝送路
と、（ロ）この伝送路に接続され、スタートビットとデ
ータ伝送を行う極性を表わした極性ビットとを含む通信
フレームでデータ伝送を行うと共にスタートビットを送
出した段階で基準となる極性を表わした極性ビットが返
送されたとき極性ビットの極性をこの基準となる極性に
設定する極性設定手段とを有する１または複数の伝送装
置と、（ハ）伝送路に接続され伝送装置がスタートビッ
トを送出したときこれを検出するスタートビット検出手
段と、このスタートビット検出手段がスタートビットを
検出したとき基準となる極性を表わした極性ビットを送
出する極性ビット送出手段とを備えた極性基準装置とを
伝送システムに具備させる。
【００１５】すなわち請求項１記載の発明では、極性基
準装置に、伝送装置から送られてきたスタートビットを
検出するスタートビット検出手段と、このスタートビッ
ト検出手段がスタートビットを検出したとき基準となる
極性を表わした極性ビットを送出する極性ビット送出手
段とを配置しておき、スタートビットを送った時点で伝
送装置側で基準となる極性が分かるようにしている。そ
して、判別された極性を極性設定手段で設定できるよう
にしている。
準装置に、伝送装置から送られてきたスタートビットを
検出するスタートビット検出手段と、このスタートビッ
ト検出手段がスタートビットを検出したとき基準となる
極性を表わした極性ビットを送出する極性ビット送出手
段とを配置しておき、スタートビットを送った時点で伝
送装置側で基準となる極性が分かるようにしている。そ
して、判別された極性を極性設定手段で設定できるよう
にしている。
【００１６】請求項２記載の発明では、（イ）複数の極
性からデータが構成される伝送路と、（ロ）この伝送路
に接続され、スタートビットとデータ伝送を行う極性を
表わした極性ビットとを含む通信フレームでデータ伝送
を行うと共にスタートビットを送出した段階で基準とな
る極性を表わした極性ビットが返送されたとき極性ビッ
トの極性をこの基準となる極性に設定する極性設定手段
とを有する１または複数の伝送装置と、（ハ）伝送路に
接続され前記基準となる極性を設定する極性設定手段
と、前記伝送装置がスタートビットを送出したときこれ
を検出するスタートビット検出手段と、このスタートビ
ット検出手段がスタートビットを検出したとき前記極性
設定手段によって設定された基準となる極性を表わした
極性ビットを送出する極性ビット送出手段とを備えた極
性基準装置とを伝送システムに具備させる。
性からデータが構成される伝送路と、（ロ）この伝送路
に接続され、スタートビットとデータ伝送を行う極性を
表わした極性ビットとを含む通信フレームでデータ伝送
を行うと共にスタートビットを送出した段階で基準とな
る極性を表わした極性ビットが返送されたとき極性ビッ
トの極性をこの基準となる極性に設定する極性設定手段
とを有する１または複数の伝送装置と、（ハ）伝送路に
接続され前記基準となる極性を設定する極性設定手段
と、前記伝送装置がスタートビットを送出したときこれ
を検出するスタートビット検出手段と、このスタートビ
ット検出手段がスタートビットを検出したとき前記極性
設定手段によって設定された基準となる極性を表わした
極性ビットを送出する極性ビット送出手段とを備えた極
性基準装置とを伝送システムに具備させる。
【００１７】すなわち請求項２記載の発明では、極性基
準装置に、伝送装置から送られてきたスタートビットを
検出するスタートビット検出手段と、このスタートビッ
ト検出手段がスタートビットを検出したとき基準となる
極性を表わした極性ビットを送出する極性ビット送出手
段と、基準となる極性を設定する極性設定手段とを配置
しておき、スタートビットを送った時点で伝送装置側で
設定された基準となる極性が分かるようにしている。そ
して、判別された極性を極性設定手段で設定できるよう
にして、基準となる極性の変更を可能にしている。
準装置に、伝送装置から送られてきたスタートビットを
検出するスタートビット検出手段と、このスタートビッ
ト検出手段がスタートビットを検出したとき基準となる
極性を表わした極性ビットを送出する極性ビット送出手
段と、基準となる極性を設定する極性設定手段とを配置
しておき、スタートビットを送った時点で伝送装置側で
設定された基準となる極性が分かるようにしている。そ
して、判別された極性を極性設定手段で設定できるよう
にして、基準となる極性の変更を可能にしている。
【００１８】請求項３記載の発明では、極性基準装置は
スタートビットと極性ビットを含む通信フレームでデー
タ伝送を行うことを明確にし、請求項４記載の発明では
極性は正極性と負極性の２つの極性である場合があるこ
とを示している。
スタートビットと極性ビットを含む通信フレームでデー
タ伝送を行うことを明確にし、請求項４記載の発明では
極性は正極性と負極性の２つの極性である場合があるこ
とを示している。
【００１９】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２０】図１は、本発明の一実施例における伝送シ
ステムの構成を表わしたものである。この伝送システム
は、２本の伝送路４１1 、４１2 と、これらに接続され
た複数の伝送装置４２1 、……、４２N および極性基準
装置４３とから構成される。各伝送装置間のデータ転送
は、従来と同様、図５に示したフレームを単位として行
われる。ビットフォーマットは送信元アドレスを表わす
ＳＡ１３以下の各フィールドについて図６と同様である
が、フレーム先頭の優先順位を表わすＰＲ１２のフィー
ルドについては相違がある。
ステムの構成を表わしたものである。この伝送システム
は、２本の伝送路４１1 、４１2 と、これらに接続され
た複数の伝送装置４２1 、……、４２N および極性基準
装置４３とから構成される。各伝送装置間のデータ転送
は、従来と同様、図５に示したフレームを単位として行
われる。ビットフォーマットは送信元アドレスを表わす
ＳＡ１３以下の各フィールドについて図６と同様である
が、フレーム先頭の優先順位を表わすＰＲ１２のフィー
ルドについては相違がある。
【００２１】図２は、本実施例における優先順位ＰＲフ
ィールドのビットフォーマットを表わしたものである。
本実施例におけるビットフォーマットは、図６に示した
ビットフォーマットのスタートビットＳＢと８ビットか
らなるデータビットｂ0 〜ｂ 7 との間に極性ビットＰＢ
を挿入した構成となっている。極性ビットＰＢは極性基
準装置４３によって出力されるもので、データの極性を
決定するためのものである。また、このときのスタート
ビットＳＢの極性は正極、負極のいずれかで出力するこ
とになっている。極性ビットＰＢ以下の各ビットについ
ては従来と同様なＡＭＩ変調が行われる。
ィールドのビットフォーマットを表わしたものである。
本実施例におけるビットフォーマットは、図６に示した
ビットフォーマットのスタートビットＳＢと８ビットか
らなるデータビットｂ0 〜ｂ 7 との間に極性ビットＰＢ
を挿入した構成となっている。極性ビットＰＢは極性基
準装置４３によって出力されるもので、データの極性を
決定するためのものである。また、このときのスタート
ビットＳＢの極性は正極、負極のいずれかで出力するこ
とになっている。極性ビットＰＢ以下の各ビットについ
ては従来と同様なＡＭＩ変調が行われる。
【００２２】図１に戻って各構成の説明を続ける。各伝
送装置４２1 、……、４２N には、伝送路４１1 、４１
2 中を伝送されるＡＭＩ伝送信号からデータを得るため
に次のものを備えている。すなわち、ＡＭＩ伝送信号を
受信するレシーバ４４と、この出力から通常の論理デー
タに対応するＮＲＺ信号を得る復調器４５と、これらか
ら極性ビットＰＢの極性を検出する極性検出部４６であ
る。また、データリンクコントローラ４７を介して入力
されるデータを送信するために、スタートビットＳＢの
極性を設定するための極性設定部４８と、ＮＲＺ信号で
表わされているデータをＡＭＩ伝送信号に変換する変調
器４９と、この出力を伝送路に送信するドライバ５１を
備えている。データリンクコントローラ４７は、伝送装
置を制御するための図示しないＣＰＵ（中央処理装置）
と、制御用プログラムを格納したＲＯＭ（リード・オン
リ・メモリ）および作業用メモリとを備えている。これ
らにより、データリンクコントローラ４７は復調部４６
および変調部４９間のデータの入出力制御を行う他、極
性検出部４６で検出した極性ビットの極性に基づき、極
性設定部４８で行う極性の設定を指示する。
送装置４２1 、……、４２N には、伝送路４１1 、４１
2 中を伝送されるＡＭＩ伝送信号からデータを得るため
に次のものを備えている。すなわち、ＡＭＩ伝送信号を
受信するレシーバ４４と、この出力から通常の論理デー
タに対応するＮＲＺ信号を得る復調器４５と、これらか
ら極性ビットＰＢの極性を検出する極性検出部４６であ
る。また、データリンクコントローラ４７を介して入力
されるデータを送信するために、スタートビットＳＢの
極性を設定するための極性設定部４８と、ＮＲＺ信号で
表わされているデータをＡＭＩ伝送信号に変換する変調
器４９と、この出力を伝送路に送信するドライバ５１を
備えている。データリンクコントローラ４７は、伝送装
置を制御するための図示しないＣＰＵ（中央処理装置）
と、制御用プログラムを格納したＲＯＭ（リード・オン
リ・メモリ）および作業用メモリとを備えている。これ
らにより、データリンクコントローラ４７は復調部４６
および変調部４９間のデータの入出力制御を行う他、極
性検出部４６で検出した極性ビットの極性に基づき、極
性設定部４８で行う極性の設定を指示する。
【００２３】極性基準装置４３は、伝送信号を受信する
レシーバ５２と、この出力からＮＲＺ信号を得るための
復調部５３とを備えており、この出力からスタートビッ
ト検出部５４にていずれかの伝送装置４２から送出され
たスタートビットＳＢを検出している。極性ビット出力
部５５は、スタートビット検出部５４におけるスタート
ビットＳＢの検出を行うと、ビット周期後に極性ビット
に対応する論理値“０”のパルスを出力する。変調部５
７は、この論理値“０”の入力を受け、極性設定部５６
で設定された極性となるように変換して出力する。この
出力はドライバ５８によって伝送路に送出される。な
お、極性基準装置４３においても、各伝送装置と同様な
データリンクコントローラを有しており、各処理部の制
御が行われている。
レシーバ５２と、この出力からＮＲＺ信号を得るための
復調部５３とを備えており、この出力からスタートビッ
ト検出部５４にていずれかの伝送装置４２から送出され
たスタートビットＳＢを検出している。極性ビット出力
部５５は、スタートビット検出部５４におけるスタート
ビットＳＢの検出を行うと、ビット周期後に極性ビット
に対応する論理値“０”のパルスを出力する。変調部５
７は、この論理値“０”の入力を受け、極性設定部５６
で設定された極性となるように変換して出力する。この
出力はドライバ５８によって伝送路に送出される。な
お、極性基準装置４３においても、各伝送装置と同様な
データリンクコントローラを有しており、各処理部の制
御が行われている。
【００２４】このような構成の伝送システムの動作につ
いて説明する。
いて説明する。
【００２５】図３は、伝送装置に送信要求が入力された
ときの処理の流れを表わしたものである。第１の伝送装
置４２1 に送信要求が入力された場合について説明す
る。データリンクコントローラ４６内の図示しないＣＰ
Ｕは、送信要求が入力されるのを待機している（ステッ
プＳ２０１）。送信要求が入力されると（Ｙ）、ＣＰＵ
は、変調部４９とドライバ５１を介して論理“０”のス
タートビットＳＢを出力させる（ステップＳ２０２）。
このときのスタートビットＳＢの極性は極性設定部４８
に設定された極性を基にする。しかし、システムの起動
直後などのように各伝送装置が極性の設定を行っていな
い場合には、正極、負極のいずれかの極性にてスタート
ビットＳＢを出力する。
ときの処理の流れを表わしたものである。第１の伝送装
置４２1 に送信要求が入力された場合について説明す
る。データリンクコントローラ４６内の図示しないＣＰ
Ｕは、送信要求が入力されるのを待機している（ステッ
プＳ２０１）。送信要求が入力されると（Ｙ）、ＣＰＵ
は、変調部４９とドライバ５１を介して論理“０”のス
タートビットＳＢを出力させる（ステップＳ２０２）。
このときのスタートビットＳＢの極性は極性設定部４８
に設定された極性を基にする。しかし、システムの起動
直後などのように各伝送装置が極性の設定を行っていな
い場合には、正極、負極のいずれかの極性にてスタート
ビットＳＢを出力する。
【００２６】図４は、極性基準装置にスタートビットが
入力された時の処理の流れを表わしたものである。極性
基準装置４３では、スタートビットＳＢが受信されるの
を待機している（ステップＳ３０１）。スタートビット
検出部５４において伝送装置４２1 から伝送されてきた
スタートビットＳＢを検出すると（ステップＳ３０１；
Ｙ）、これに応じて、極性基準装置４３は、極性設定部
５６に予め設定された基準極性を基に、極性ビット出力
部５５から変調部５７とドライバ５８を介して基準とな
る論理“０”の正極の極性ビットを出力する（ステップ
Ｓ３０２）。これにより、極性基準装置４３における処
理を終了する（エンド）。
入力された時の処理の流れを表わしたものである。極性
基準装置４３では、スタートビットＳＢが受信されるの
を待機している（ステップＳ３０１）。スタートビット
検出部５４において伝送装置４２1 から伝送されてきた
スタートビットＳＢを検出すると（ステップＳ３０１；
Ｙ）、これに応じて、極性基準装置４３は、極性設定部
５６に予め設定された基準極性を基に、極性ビット出力
部５５から変調部５７とドライバ５８を介して基準とな
る論理“０”の正極の極性ビットを出力する（ステップ
Ｓ３０２）。これにより、極性基準装置４３における処
理を終了する（エンド）。
【００２７】図３に戻って、伝送装置の処理の説明を続
ける。伝送装置４２1 では、次の処理タイミングで極性
基準装置４３から極性ビットが送られてきたかどうかを
判別する（ステップＳ２０３）。送られてこなかった場
合には（Ｎ）、エラー処理を行って（ステップＳ２０
４）処理を終了する（エンド）。例えば、スタートビッ
ト出力時に極性基準装置４３が起動されていない場合が
このような場合に相当する。このエラー処理時には再度
ステップＳ２０１に戻って送信要求を送出するようにし
てもよい。
ける。伝送装置４２1 では、次の処理タイミングで極性
基準装置４３から極性ビットが送られてきたかどうかを
判別する（ステップＳ２０３）。送られてこなかった場
合には（Ｎ）、エラー処理を行って（ステップＳ２０
４）処理を終了する（エンド）。例えば、スタートビッ
ト出力時に極性基準装置４３が起動されていない場合が
このような場合に相当する。このエラー処理時には再度
ステップＳ２０１に戻って送信要求を送出するようにし
てもよい。
【００２８】ステップＳ２０３で極性ビットが受信でき
たら（Ｙ）、極性検出部４６にてそのときの２本の伝送
路４１1 、４１2 の電圧の大小関係を判別して極性を検
出する（ステップＳ２０５）。そして、検出した結果を
データリンクコントローラ４７を介して極性設定部４８
に通知し、極性の設定が行われる（ステップＳ２０
６）。これにより、当初、スタートビットＳＢが負極性
で出力された場合であっても、以後正常な極性に設定さ
れて出力されることとなる。極性設定部４８に設定され
た極性を基に、変調部４９とドライバ５１を介して以後
のデータビットｂ0〜ｂ7 、パリティビットＰ、ストッ
プビットＳＰを出力し送信を実行する（ステップＳ２０
７）。そして、送信が完了することにより処理を終了す
る（エンド）。
たら（Ｙ）、極性検出部４６にてそのときの２本の伝送
路４１1 、４１2 の電圧の大小関係を判別して極性を検
出する（ステップＳ２０５）。そして、検出した結果を
データリンクコントローラ４７を介して極性設定部４８
に通知し、極性の設定が行われる（ステップＳ２０
６）。これにより、当初、スタートビットＳＢが負極性
で出力された場合であっても、以後正常な極性に設定さ
れて出力されることとなる。極性設定部４８に設定され
た極性を基に、変調部４９とドライバ５１を介して以後
のデータビットｂ0〜ｂ7 、パリティビットＰ、ストッ
プビットＳＰを出力し送信を実行する（ステップＳ２０
７）。そして、送信が完了することにより処理を終了す
る（エンド）。
【００２９】なお、送信要求によりスタートビットＳＢ
を送信した伝送装置４２1 以外の伝送装置４２2 、…
…、４２N についても、同様にして極性を設定する。
を送信した伝送装置４２1 以外の伝送装置４２2 、…
…、４２N についても、同様にして極性を設定する。
【００３０】このように、伝送装置４２1 、……、４２
N は送信要求時に直ちに送信を実行し、それに追従して
極性基準装置４３から送信される極性ビットにより極性
を合わせる。したがって、伝送装置４２1 、……、４２
N は待ち時間なしに送信を実行することができる。さら
に、伝送装置４２1 、……、４２N から通信フレームの
転送の度に極性を合わせるため、極性基準装置４３の極
性設定部５６に設定することにより、極性を自由に変更
することができる。
N は送信要求時に直ちに送信を実行し、それに追従して
極性基準装置４３から送信される極性ビットにより極性
を合わせる。したがって、伝送装置４２1 、……、４２
N は待ち時間なしに送信を実行することができる。さら
に、伝送装置４２1 、……、４２N から通信フレームの
転送の度に極性を合わせるため、極性基準装置４３の極
性設定部５６に設定することにより、極性を自由に変更
することができる。
【００３１】なお、以上述べた実施例では、ＡＭＩ変調
された伝送信号を用いて極性が発生する場合について説
明したが、これに限られるものでなく、他の複数の極性
からなる伝送方式にも適用できることはいうまでもな
い。また、データの極性は正、負の２極性に限らないこ
とは当然である。
された伝送信号を用いて極性が発生する場合について説
明したが、これに限られるものでなく、他の複数の極性
からなる伝送方式にも適用できることはいうまでもな
い。また、データの極性は正、負の２極性に限らないこ
とは当然である。
【００３２】
【発明の効果】以上説明したように、請求項１記載〜請
求項４記載の発明によれば、伝送装置から送信されたス
タートビットに対して極性基準装置が極性ビットを即座
に返送し、その極性を伝送装置が合わせることができる
ので、従来では最短１０．３ｍｓ程度待つ必要が合った
のに対して、本発明では伝送装置は極性が設定されてい
なくても直ちに送信を行うことができる。
求項４記載の発明によれば、伝送装置から送信されたス
タートビットに対して極性基準装置が極性ビットを即座
に返送し、その極性を伝送装置が合わせることができる
ので、従来では最短１０．３ｍｓ程度待つ必要が合った
のに対して、本発明では伝送装置は極性が設定されてい
なくても直ちに送信を行うことができる。
【００３３】また、請求項２記載の発明では、伝送装置
からのデータ転送の度に極性を合わせることができるた
め、システム内で極性を自由に切り換えることができる
という効果がある。
からのデータ転送の度に極性を合わせることができるた
め、システム内で極性を自由に切り換えることができる
という効果がある。
【図１】本発明の一実施例における伝送システムの構成
を表わしたブロック図である。
を表わしたブロック図である。
【図２】本発明の一実施例におけるビットフォーマット
を表わした説明図である。
を表わした説明図である。
【図３】伝送装置が送信要求を受けた場合の制御の流れ
を表わした流れ図である。
を表わした流れ図である。
【図４】極性基準装置がスタートビットを受けた場合の
制御の流れを表わした流れ図である。
制御の流れを表わした流れ図である。
【図５】フレームフォーマットを表わす説明図である。
【図６】従来のビットフォーマットを表わす説明図であ
る。
る。
【図７】従来の伝送システムの構成を表わしたブロック
図である。
図である。
【図８】従来の伝送装置が送信要求を受けた場合の制御
の流れを表わした流れ図である。
の流れを表わした流れ図である。
４１1 、４１2 伝送路 ４２1 、……、４２N 伝送装置 ４３ 極性基準装置 ４４、５２ レシーバ ５１、５８ ドライバ ＳＢ スタートビット ＰＢ 極性ビット
Claims (4)
- 【請求項１】 複数の極性からデータが構成される伝送
路と、 この伝送路に接続され、スタートビットとデータ伝送を
行う極性を表わした極性ビットとを含む通信フレームで
データ伝送を行うと共にスタートビットを送出した段階
で基準となる極性を表わした極性ビットが返送されたと
き極性ビットの極性をこの基準となる極性に設定する極
性設定手段とを有する１または複数の伝送装置と、 前記伝送路に接続され前記伝送装置がスタートビットを
送出したときこれを検出するスタートビット検出手段
と、このスタートビット検出手段がスタートビットを検
出したとき前記基準となる極性を表わした極性ビットを
送出する極性ビット送出手段とを備えた極性基準装置と
を具備することを特徴とする伝送システム。 - 【請求項２】 複数の極性からデータが構成される伝送
路と、 この伝送路に接続され、スタートビットとデータ伝送を
行う極性を表わした極性ビットとを含む通信フレームで
データ伝送を行うと共にスタートビットを送出した段階
で基準となる極性を表わした極性ビットが返送されたと
き極性ビットの極性をこの基準となる極性に設定する極
性設定手段とを有する１または複数の伝送装置と、 前記伝送路に接続され前記基準となる極性を設定する極
性設定手段と、前記伝送装置がスタートビットを送出し
たときこれを検出するスタートビット検出手段と、この
スタートビット検出手段がスタートビットを検出したと
き前記極性設定手段によって設定された基準となる極性
を表わした極性ビットを送出する極性ビット送出手段と
を備えた極性基準装置とを具備することを特徴とする伝
送システム。 - 【請求項３】 前記極性基準装置はスタートビットと極
性ビットを含む通信フレームでデータ伝送を行うことを
特徴とする請求項１または請求項２記載の伝送システ
ム。 - 【請求項４】 前記極性は正極性と負極性の２つの極性
であることを特徴とする請求項３記載の伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26914294A JP2679648B2 (ja) | 1994-11-01 | 1994-11-01 | 伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26914294A JP2679648B2 (ja) | 1994-11-01 | 1994-11-01 | 伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130547A JPH08130547A (ja) | 1996-05-21 |
| JP2679648B2 true JP2679648B2 (ja) | 1997-11-19 |
Family
ID=17468277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26914294A Expired - Lifetime JP2679648B2 (ja) | 1994-11-01 | 1994-11-01 | 伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679648B2 (ja) |
-
1994
- 1994-11-01 JP JP26914294A patent/JP2679648B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08130547A (ja) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2199186C2 (ru) | Шинная система для передачи сообщений | |
| JP3486990B2 (ja) | シリアル通信装置 | |
| JP2009244991A (ja) | データ通信方法、データ通信システム、電子制御ユニット、及び回路基板 | |
| EP0831621A2 (en) | Communication control apparatus | |
| JP2000513516A (ja) | 多重通信インターフェース回路及び方法 | |
| JP2679648B2 (ja) | 伝送システム | |
| JP2006094013A (ja) | ＰｏＥシステム | |
| JPS622744B2 (ja) | ||
| KR100352567B1 (ko) | 네트워크 노드사이에서 신호를 교환하기 위한 회로 및 방법 | |
| JPH1117710A (ja) | シリアルインタフェース回路 | |
| JP3252556B2 (ja) | 通信装置 | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JPH06290144A (ja) | 受信バッファ制御装置 | |
| JP6733587B2 (ja) | 車載装置 | |
| JPS59127450A (ja) | 伝送制御方式 | |
| JPH04631A (ja) | 印字システム | |
| JPH11234364A (ja) | 通信制御方法及び通信モジュール | |
| JPH0973373A (ja) | パラレルインターフェース | |
| JP2612951B2 (ja) | パリティ検出回路の動作確認方式 | |
| JPH0946266A (ja) | 送受信装置 | |
| JPH0738747B2 (ja) | 伝送装置 | |
| JPH0721101A (ja) | シリアル通信処理装置 | |
| JPH10136465A (ja) | 車両データ伝送システム | |
| JPH0736572B2 (ja) | データ伝送方式 | |
| JPS62299134A (ja) | 信号多重伝送システム |