JP2674985B2 - データ読み出し制御方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、磁気ディスクのような機械的に駆動される
記憶媒体を含む装置からディジタルデータを読み出すデ
ータ読み出し制御方法に関する。 ［従来の技術］ 典型的な磁気ディスク駆動装置は、いくつかの磁気ハ
ードディスクが回転している単一のスピンドル上に取り
付けられている。各ディスク面上の記憶空間は、同心円
上のトラックにより編成されている。全てのディスク面
上の対応するトラックにより、仮想のシリンダが形成さ
れる。各ディスク面は読出し／書込みヘッドによりサー
ブされる。全ての読出し／書込みヘッドは、任意に選択
されたシリンダに一体となって移動させることができ、
このシリンダを構成するトラック上にデータを記憶する
か、あるいはそのトラックからデータを検索することが
できる。 通常、磁気ディスク駆動装置は直列バスによりディス
ク制御装置に接続されており、このディスク制御装置
は、就中、読出し／書込みヘッドを制御して適正なトラ
ックに移動させ、ディスクに格納されようとするか、あ
るいはディスクから検索されたばかりのデータをバッフ
ァリングし、データが適正なアドレスに格納されるか、
あるいはこのアドレスから検索されることを保証し、か
つデータに対して逐次エラー訂正を行い検出を行う。典
型的には、このディスク制御装置は並列入出力バスをサ
ーブする。この並列入出力バスは入出力ポートが例えば
32ビット幅であるコンピュータに接続されている。この
並列入出力バス上に転送される32ビットワードは、ディ
スク制御装置を介して渡され、直列に、ディスク駆動装
置にロードされるか、あるいはこのディスク駆動装置か
ら検索される。ディスク制御装置とディスク駆動装置と
の間の直列バスのスループットレートは、コンピュータ
とディスク制御装置の間の並列I/Oバスのスループット
レートとおおよそ一致している。 利用可能な全記憶空間を拡張するため、複数のディス
ク駆動装置をデイジーチェーンまたはスター構成で単一
の制御装置にリンクすることができる。 ［課題を解決するための手段］ 上記のような目的を達成するために、本発明は、少な
くとも１つのコンピュータと、複数のディスク記憶装置
と、少なくとも１つの訂正ビット記憶装置と、前記コン
ピュータからのデータワードを前記ディスク記憶装置に
転送するとともに前記訂正ビット記憶装置に転送するア
ダプタとを有する装置の記憶制御方法であって、前記デ
ィスク記憶装置はそれぞれディスクを駆動するためのデ
ィスク駆動装置と、前記ディスクへの読み出し・書き込
みを制御するためのディスク制御装置とを有し、前記訂
正ビット記憶装置はディスクを駆動するためのディスク
駆動装置と、前記ディスクへの読み出し・書き込みを制
御するディスク制御装置とを有する装置のデータ読み出
し制御方法において、前記コンピュータにより、読み出
しコマンドとシークコマンドを同時通報するステップ
と、前記読み出しコマンドと前記シークコマンドが前記
アダプタにより受信されたとき、前記読み出しコマンド
を、前記個々の記憶装置の前記ディスク制御装置により
実行し、データの一部を前記各記憶装置のディスクから
読み出し、訂正ビットを前記訂正ビット記憶装置から読
み出すステップと、読み出されたデータを前記アダプタ
の各バッファに一時的にストアし、予め定めたビット数
の訂正ビットを前記バッファ以外の予め定めたバッファ
にストアするステップと、前記各バッファにストアされ
たデータワードの各部を順次チェックし、前記予め定め
たバッファにストアされている各訂正ビットを用いてビ
ットエラーを訂正するステップと、エラー訂正されたデ
ータワードを前記アダプタにより前記コンピュータに送
信するステップと を備えたことを特徴とする。 ［実施例］ （構造およびオペレーション） 第１図を説明する。コンピュータ10は、（本願と同じ
譲受人に譲渡された1983年５月31日出願の米国特許出願
第499,474号に記載された種類の）コンピュータであ
り、４つの同じ入出力（I/O）ポート12を備えている。
米国特許出願第499,474号の番号を付して本実施例の一
部とする。各I/Oポート12は、64ビット幅の並列バス（K
BUS）14を介して、対応する高速ディスクサブシステム1
6に接続されている。高速ディスクサブシステム16は、
このKBUSを介して受信したデータを記憶し、かつ検索さ
れたデータをこのKBUSに転送する。各KBUSは毎秒32メガ
バイト（バイト当り８ビット）のスループットレートを
有し、毎秒128メガバイトの総スループットレートで４
つのKBUS全ての上に同期してデータを転送することがで
きる。 第２図を説明する。各ディスクサブシステム16はKBUS
の１つに接続されたバスアダプタ18を有する。また、こ
のバスアダプタ18は各々８ビット幅の39個の異なる並列
バス（SCSIバス）20を介して、39個の異なるディスク記
憶装置22に接続されている。各ディスク記憶装置22は、
直列バス（ESDIバス）26を介してディスク制御装置28
（例えば、Emulex社のチャンピオンモデル）に接続され
たディスク駆動装置24（例えば、Control Data社の9415
型）を含む。ディスク制御装置28はそのディスク記憶装
置をサーブするSCSIバスに接続されている。各SCSIバス
は、米国商務省、規格標準局の規格刊行物第X3T9 2/82
−２号、改定第14B号（1984年11月６日）に規定された
小型コンピュータシステムインタフェース規格に準拠し
てデータおよびコマンド（コマンドディスクリプタブロ
ック−CDBの形式の）を送る。この規格刊行物の番号を
付して実施例の一部とする。 39個のディスク記憶装置および39個のSCSIバスは、２
つのグループて編成されている。ディスク記憶装置およ
びバスのうちの32個（D1ないしD32で示される）は、コ
ンピュータ10からのデータの記憶および転送のため使用
される。残りの７個のディスク記憶装置およびバス（E1
ないしE7で示される）は、次に説明する方法でデータビ
ットから取り出されたエラー訂正ビットを記憶し転送す
るため用いられ、エラー訂正のために用いられる。39個
のディスク記憶装置およびSCSIバスは、あつかう情報の
種別に区別があるだけで、同じものである。 各ESDIは、例えば、Magnetic Peripherals社の刊行物
第77738076−Ｄ号（1984年）において規定された拡張小
型装置インタフェースに準拠してデータおよびコマンド
を逐次に送る。 第３図を説明する。書バスアダプタ18において、KBUS
の64本の線は各集合がそれぞれ32本の線によりなる２つ
の集合に分割される。これらの２つの集合はそれぞれ２
つのエラー検出兼訂正装置32（それぞれ、例えば、１対
のIntel社の8206型またはAMD社の2960型チップを備えて
いる）の両方向WD/CD入力（書き込みデータまたは訂正
されたデータ）端子に接続されている。また、各WD/CD
入力端子に接続された32本の線は、それぞれ32個の８ビ
ットシフトレジスタ34の入力端子に接続されている。各
シフトレジスタはそれぞれ32本の線よりなる２つの集合
からの１本の線に、その２ビットの入力が接続され、各
シフトレジスタは２ビットを一時にシフトするように構
成されている。 各エラー検出兼訂正装置32のWD/CD入力端子に入力さ
れる32個のデータビットの集合に対して、それぞれ、エ
ラー検出兼訂正装置32は７つのエラー訂正ビットを並列
に生成する。これらのエラー訂正ビットは、関連する32
個のデータビットを検索する間に、これら32個のデータ
ビットのうちの任意のビットに生じる任意の単一ビット
エラーを訂正することができるだけの情報を提供する。 各エラー検出兼訂正装置32の７つのエラー訂正ビット
が７つのエラー訂正ビット線を介してSC出力端子から転
送される。これらのビット線はレジスタ34のような７つ
の８ビットシフトレジスタ36の入力端子にそれぞれ接続
されている。 KBUSの１つの転送サイクルが経過した後、各シフトレ
ジスタ34はKBUSの線のうちの２つの線に出力されるデー
タビットと対応する２つのデータビットを含む。また、
各シフトレジスタ36は対応するエラー訂正ビットのうち
の２つのエラー訂正ビットを含む。KBUSの４つの転送サ
イクルが経過した後、各シフトレジスタ34は８つのデー
タビット（１データバイト）を含み、各しフトレジスタ
36は８つのエラー訂正ビット（１エラー訂正バイト）を
含む。その時、シフトレジスタ34,36のバイトは、それ
ぞれ、SCSIバスD1〜D32およびE1〜E7上にアンロードさ
れる。以後、KBUSの４つの転送サイクル毎に、このプロ
セスが繰り返される。シフトレジスタ34,36のロードお
よびアンロードのタイミングがとられ、毎秒32メガバイ
ト（１つの線当り４メガバイト）でKBUS上に出力される
データが、１つのSCSIバス当り毎秒1.5メガバイトのレ
ートで、８ビット幅のSCSIバスのうちの32個のSCSIバス
に転送される。逆に、１つのSCSIバス当り毎秒1.5メガ
バイトで出力されるデータは、毎秒32メガバイトでKBUS
に転送される。 SCSIバスの各バイト転送サイクルにおいて、データが
ディスク駆動装置24から検索されると、１つの８ビット
バイトがSCSIバス20を介して並列に各シフトレジスタ3
4,36にロードされる。次に、全てのシフトレジスタ34が
共に並列にそのエラー訂正バイトの第１と第２ビットを
EDC装置32のRD（読み取りデータ）入力端子にアンロー
ドし、全てのシフトレジスタ36が並列にそのデータバイ
トの第１と第２ビットをEDC装置32のCB（検査ビット）
入力端子にアンロードする。EDC装置32は、そのCB入力
端子を介して受信されたエラー訂正ビットを用いて、そ
のRD入力端子で受信されたデータビットに現われる単一
ビットエラーを検査しこれを訂正する。そして、EDC装
置32はそのWD/CD出力端子の64個の訂正されたデータビ
ットをKBUSに転送する。このプロセスは、シフトレジス
タ34,36に保持されたバイトの８ビットが全てアンロー
ドされるまで繰り返される。ついで、シフトレジスタ
は、SCSIバスからの新しいバイトにより再びロードされ
る。 各ディスク記憶装置28（第２図）は、ディスク駆動装
置24上のデータの記憶および検索を次のように制御する
ように構成されている。 記憶オペレーションを開始するため、コンピュータ28
は適正なコマンドディスクリプタブロック（CDB）をKBU
S上に送信し、指定された数のバイト（ワードカウン
ト）が、指定されたディスクアドレスから記憶されるこ
とを示す。このCDBは、バスアダプタ18によりSCSIバス
を介してディスク制御装置28に渡される。ディスク制御
装置28は必要な場合、ESDIバスを介してシークコマンド
をディスク駆動装置に送信する。このシークコマンドに
より、読出し／書込みヘッドを、CDBでアドレスが指定
された記憶場所を含むシリンダに移動させる。次に、デ
ィスク制御装置28は記憶されるデータをSCSIバス上に転
送するように要求することになる。この要求はKBUSを介
してコンピュータに戻される。ついで、このデータは、
（前に述べたように）KBUS上に渡され、バスアダプタに
よりSCSIバスに渡される。データビットが受信された
時、これらビットは制御装置の14Kバイトのバッファに
記憶される。各トラックはその容量が10Kバイトである
ので、前記バッファは一時に全トラック相当以上のデー
タを保持することができる。ディスク制御装置28は、バ
ッファが一杯になったときか（ワードカウントがバッフ
ァ容量を超えるか、あるいはこれと等しい場合）、ある
いはバッファのバイト数がワードカウントと等しくなる
と直ちに、そのバッファをESDIバスに逐次アンロードす
ることを開始することになる。そして、データはトラッ
ク上の指定されたアドレスから格納される。ワードカウ
ントがバッファ容量を超えた場合、データがバッファに
8Kバイトしか残らないレベルまでドレーンされると直ち
に、制御装置はコンピュータ10に対して別のデータを要
求する要求を送信し、制御装置の古いデータがディスク
駆動装置24にアンロードされると同時に、別のデータが
バッファにロードされる。このプロセスを、ワードカウ
ントが所定値に達するまで継続する。 同様に、検索オペレーションを開始するため、コンピ
ュータ28は、指定されたディスクのアドレスから指定さ
れたバイト数が検索されようとしていることを示すCDB
を送信する。制御装置により、必要な場合、最初に、デ
ィスク駆動装置の読出し／書込みヘッドは適正なトラッ
クにシークし、指定されたアドレスからデータを読み出
す。読み出されたデータはESDIバス上に逐次渡され、制
御装置の直列バッファにロードされる。バッファがこの
トラックのバイト数と等しいバイト数を含むと直ちに、
制御装置はSCSIバス上をコンピュータ10に要求を送信
し、そのバッファからデータを取得する。このデータが
アンロードされている間、制御装置はESDIバスを介して
ディスク駆動装置からデータを受け取り、そのデータを
制御装置のバッファにロードし続ける。このプロセス
は、バイト数がワードカウントと等しくなるまで継続さ
れる。 制御装置に接続された全てのSCSIバスを介するデータ
の記憶および検索は、並列的に同時に起る。すなわち、
バスアダプタの観点からは、関係するデータが単一のオ
ペレーションで同時に全てのSCSIバス上に渡される。異
なるディスク駆動装置24は典型的には相互に位相がずれ
て回転しているので、異なるディスク駆動装置上の対応
するトラック位置が、同時に、その各々の読出し／書込
みヘッドの下に現われない虞がある。従って、異なる制
御装置が記憶コマンドを発行することができる時点に差
があり、しかも検索されたデータを、異なる制御装置が
転送実行可能になる時点に差があることになる。異なる
制御装置を潜在的に位相がずれてオペレーションするこ
とと、次の方法でバスアダプタとの間で同期して転送す
る必要とを妥協させる。 第4A図を説明する。データが記憶されると、コンピュ
ータ10は最初にバスアダプタに特定のシリダを命名する
シークコマンド（60）を送信する。ついで、このバスア
ダプタは全ての制御装置にSCSIバスを介して適正なCDB
を渡すことにより（62）、シークコマンドを同時通報し
て、全ての制御装置に同一のシリンダをシークさせる。
制御装置が独立してシークコマンドを実行している間、
コンピュータは他の関連のないオペレーションを行うこ
とができる。 全ての制御装置がシークコマンドを実行したことを保
証するに充分な期間（64）が経過した後、コンピュータ
10は書込みコマンド（シリンダ境界が交差しないように
する関連するディスクアドレスおよびワードカウントを
含む）をバスアダプタに送信する（66）。このバスアダ
プタは、適正なCDBをSCSIバスを介して全ての制御装置
に送信することにより、全ての制御装置に書込みコマン
ドを同時通報する（68）。そして、制御装置は、全て、
格納されるデータをバスアダプタに要求する一連の要求
（70）をSCSIバス上にバイト単位で開始することにな
る。異なる制御装置からのデータは同期して出力されな
いのが典型的である。バスアダプタは、論理回路48を含
み、この論理回路48は全てのSCSIバスに接続され、要求
が出されると、これを検出する。また、論理回路48はそ
の制御出力端子が各シフトレジスタ34,36の制御入力端
子に接続され、SCSIバスを介して、シフトレジスタのロ
ードおよびアンロードを制御する。 全ての制御装置がその要求を発行した時、バスアダプ
タは論理回路48から全てのシフトレジスタ34,36にアン
ロード信号を送信することにより、全ての要求を同時に
満たし、シフトレジスタ34,36は全てのSISCバス上にそ
のバイトを同時にアンロードする（72）。各制御装置は
そのバッファが一杯になるまで（あるいは、そのバッフ
ァのバイト数がワードカウントと等しくなるまで）、デ
ータをバイト単位で要求し続けることになる。そして、
各制御装置はそのデータをそのバッファからディスクに
書き込むことを開始する（74）。 異なる制御装置は、個々のディスク駆動装置のシャフ
ト位置の間の位相差に依存する非同期時点において、書
込みオペレーションを実行することになる。ワードカウ
ントがバッファ容量を超えた場合、そのバッファに残っ
ているバイト数が8Kバイト未満になると直ちに、各制御
装置はバスアダプタからさらにデータを要求することに
なる。これらの制御装置によるこのデータ要求は、バス
アダプタに非同期的に到達することになる。さらにバイ
トを送信することによりこれら要求を満たす前に、全て
の要求が受信されるまで、バスアダプタはその論理回路
48を介して待機することになる。実際には、最後に、デ
ータをさらに要求する制御装置のバッファが8Kバイトの
レベルにドレーンされるまで、バスアダプタは待機す
る。一方、最初に、データをさらに要求した制御装置の
バッファは、8Kバイトレベル未満だけ空にされる。その
後、バスアダプタは最初に要求する制御装置がデータバ
イトを要求すると、直ちに、データバイトを送信するこ
とになる。よってバスアダプタは、最初に要求する制御
装置のバッファが決して完全に空にならないことを保証
する。このプロセスは、各制御装置に転送されるデータ
バイト数がワードカウントに達するまで継続する。 第4B図を説明する。データが検索されると、コンピュ
ータ10は読出しコマンド（82）の後にシークコマンド
（80）を送信する。両コマンドはバスアダプタによって
データ記憶オペレーションと同様の方法で制御装置に同
時通報される（84,86）。各制御装置はシークコマンド
（88）を実行する。しかも、ディスク駆動装置がディス
クからバイトを読み出すことにより、各制御装置は読み
出しコマンドの実行を開始し、読み出されたバイトをES
DIバス上に逐次転送し、制御装置のバッファにロードさ
せる。異なる制御装置は、データ読み出しを非同期に実
行するのが典型的である。セクター分の読出しデータが
バッファに入力された時、制御装置によりバッファドレ
ーンが要求される（90）が、データ読み出しを継続する
とともに、、バッファを満たし続けることになる。全て
の制御装置がバッファドレーン実行待機中であることを
バスアダプタの論理回路が検出すると、この論理回路は
これらバッファのドレーンオペレーションを開始する。
その後、バスアダプタは、最初にドレーンを要求する制
御装置により要求された速度で、制御装置のバッファか
らバイトをドレーンし続けることになり、従って、最初
のバッファが決して一杯にならないことを保証する。読
み出しオペレーションは、各ディスク駆動装置から読み
出されたバイト数がワードカウントと等しくなるまで継
続される。 各高速ディスクサブシステムのディスク記憶装置22の
うちのどれかに障害が発生すると、EDC装置は障害が発
生した装置から受信した誤ったビットを訂正することが
可能である。そして、ディスクサブシステムのオペレー
ションを妨げることなく、障害が発生した装置全体を正
常な装置と交換することができる。 本発明は、スループットレートが非常に高い記憶シス
テムであって、非常に大きいビット幅の高速並列I/Oバ
スをサーブすることができる記憶システムを提供する。
異なるディスク駆動装置のスピンドルの回転を同期させ
る必要もなく、標準的な市販のディスク駆動装置と制御
装置を使用することができる。本システムは、１つのデ
ィスク駆動装置全体の障害に対してトレラントである。
標準的なSCSIプロトコルコマンドを用いて、システムの
全体のオペレーションを同期させる。 他の実施態様は特許請求の範囲に含まれる。 第５図を説明する。例えば、バスアダプタ18は１台の
EDC装置32を使用することができる。この場合、KBUSの6
4本の線をそれぞれ32本の線の２つの集合に分け、その
両方の集合をマルチプレクサ30に接続する。データが記
憶される時、マルチプレクサ30は、KBUSの単一の転送サ
イクルの間に、最初に、KBUSの32本の線の１つの集合を
EDC装置32の両方向WD/CD入力端子に接続し、ついでKBUS
の32本の線の他の１つの集合をWD/CD入力端子に接続す
る。また、WD/CD入力端子に接続された32本の線は、そ
れぞれ、32個の８ビットシフトレジスタ34の入力端子に
接続される。データ検索中、EDC装置32はWD/CD出力端子
の32個の訂正されたデータビットを32個のフリップフロ
ップのバンク（LFF）40に転送する。次に、シフトレジ
スタ34,36はそのバイトの第２のビットをEDC装置32にア
ンロードし、このEDC装置32は32個の訂正済みビットを
フリップフロップのバンク（HFF）42に転送する。同時
に、フリップフロップのバンク40はその32ビットをフリ
ップフロップの第３のバンク（HFF）44にシフトする。
この時、KBUSのトランザクションが64ビット全てをコン
ピュータに転送することになる。インバータ46は次のこ
とを保証する。すなわち、コンピュータがKBUSを駆動し
ている間、マルチプレクサ30は活動状態にあるが、バン
ク42,44は非活動状態であり、他方、コンピュータがKBU
Sを駆動していない間は、マルチプレクサ30は非活動状
態にあり、バンク42,44はKBUSにビットを転送すること
ができることを保証する。 EDC装置32と受け渡しをするデータビットの監視に基
づき、インバータ46に論理回路48から入力される。論理
回路48は、連続する32ビットの集合の態様に基づいて、
フリップフロップのバンクのトリガーを何時行うのが適
正かを判定する。 各ディスク記憶装置によりサーブされるKBUSの線数
は、３本以上または３本以下のいずれかにすることがで
きる。

【図面の簡単な説明】 第１図はコンピュータおよび関連する記憶システムを示
すブロック図、 第２図は第１図に示す１つの高速ディスクサブシステム
を示すブロック図、 第３図は第２図のバスアダプタの各部分を示すブロック
図、 第4A図および第4B図はデータの記憶およびデータの検索
オペレーションを示すタイミング図、 第５図は第３図に代わる回路図である。 10……コンピュータ、 12……I/Oポート、 14……並列バス（KBUS）、 16……高速ディスクサブシステム、 18……バスアダプタ、 20……並列バス（SCSIバス）、 22……ディスク記憶装置、 24……ディスク駆動装置、 26……直列バス（ESDIバス）、 28……ディスク制御装置、 30……マルチプレクサ、 32……EDC装置、 34……シフトレジスタ、 36……シフトレジスタ、 40……フリップフロップのバンク（LFF）、 42……フリップフロップのバンク（HFF）、 44……フリップフロップのバンク（HFF）、 46……インバータ、 48……論理回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレメント・ケイ・リウ アメリカ合衆国マサチューセッツ州ブラ イトン，クレイモス・ロード 41 (56)参考文献 特開 昭53−148928（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．少なくとも１つのコンピュータと、複数のディスク
   記憶装置と、少なくとも１つの訂正ビット記憶装置と、
   前記コンピュータからのデータワードを前記ディスク記
   憶装置に転送するとともに前記訂正ビット記憶装置に転
   送するアダプタとを有する装置の記憶制御方法であっ
   て、前記ディスク記憶装置はそれぞれディスクを駆動す
   るためのディスク駆動装置と、前記ディスクへの読み出
   し・書き込みを制御するためのディスク制御装置とを有
   し、前記訂正ビット記憶装置はディスクを駆動するため
   のディスク駆動装置と、前記ディスクへの読み出し・書
   き込みを制御するディスク制御装置とを有する装置のデ
   ータ読み出し制御方法において、 前記コンピュータにより、読み出しコマンドとシークコ
   マンドを同時通報するステップと、 前記読み出しコマンドと前記シークコマンドが前記アダ
   プタにより受信されたとき、前記読み出しコマンドを、
   前記個々の記憶装置の前記ディスク制御装置により実行
   し、データの一部を前記各記憶装置のディスクから読み
   出し、訂正ビットを前記訂正ビット記憶装置から読み出
   すステップと、 読み出されたデータを前記アダプタの各バッファに一時
   的にストアし、予め定めたビット数の訂正ビットを前記
   バッファ以外の予め定めたバッファにストアするステッ
   プと、 前記各バッファにストアされたデータワードの各部を順
   次チェックし、前記予め定めたバッファにストアされて
   いる各訂正ビットを用いてビットエラーを訂正するステ
   ップと、 エラー訂正されたデータワードを前記アダプタにより前
   記コンピュータに送信するステップと を備えたことを特徴とするデータ読み出し制御方法。