JP2669384B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2669384B2
JP2669384B2 JP4017295A JP4017295A JP2669384B2 JP 2669384 B2 JP2669384 B2 JP 2669384B2 JP 4017295 A JP4017295 A JP 4017295A JP 4017295 A JP4017295 A JP 4017295A JP 2669384 B2 JP2669384 B2 JP 2669384B2
Authority
JP
Japan
Prior art keywords
diffusion layer
island
semiconductor
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4017295A
Other languages
English (en)
Other versions
JPH08236612A (ja
Inventor
健一郎 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4017295A priority Critical patent/JP2669384B2/ja
Publication of JPH08236612A publication Critical patent/JPH08236612A/ja
Application granted granted Critical
Publication of JP2669384B2 publication Critical patent/JP2669384B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は接合分離構造の半導体装
置に係わり、特に外来異常電圧やスイッチング応答から
半導体装置を保護する構造に関する。
【0002】
【従来の技術】従来の接合分離構造の半導体装置を図6
および図7に示す。図6は平面図であり、図6は図7の
A−A′部の断面図である。
【0003】半導体基板がP型半導体基体1上にN型半
導体層であるN型エピタキシャル層2が形成されて構成
され、N型エピタキシャル層がP型絶縁拡散層3により
島状領域2にそれぞれ分離された接合分離構造となって
いる。
【0004】P型半導体基板1およびP型絶縁拡散層3
を使用する電位における最低電位に設定することによ
り、P型絶縁拡散層3により島状に区画されたN型エピ
タキシャル層の島状領域2のそれぞれの電位を自由に設
定でき、その内にそれぞれの回路素子を形成することが
できる。
【0005】ここでP型絶縁拡散層3をベースとし、そ
の両側の島状領域2,2をそれぞれエミッタ、コレクタ
とする寄生バイポーラトランジスタが形成される。
【0006】この寄生バイポーラトランジスタにおい
て、静電気等の外部からの異常電圧や、スイッチングに
よる過渡応答等でパンチスルー降伏を起こしたり、オン
状態になることにより、P型絶縁拡散層3をはさんで隣
り合うN型エピタキシャル層の島状領域2,2間で電流
経路9に電流が流れる。
【0007】N型エピタキシャル層の島状領域2の表面
には、回路構成に従い、表面アルミ配線6や表面アルミ
配線6が絶縁保護膜5に設けられたコンタクト孔を通し
て電気的に接続するN型表面高濃度拡散層8やP型表面
高濃度拡散層が形成されているため、図7に示すよう
に、寄生バイポーラトランジスタによる電流が流れる電
流経路9はN型島状領域2では表面近傍に位置し、P型
絶縁拡散層3の部分では、拡散層の幅が表面近傍から深
さ方向に細くなり、不純物濃度も表面より低下するた
め、電流増幅率hFEが表面より深い部分で大きくなり、
電流は表面からの深さ対電流増幅率特性に従い、比較的
深い部分を流れる。そしてこの電流経路9を電流が流れ
た時、P型絶縁拡散層3に隣接するN型島状領域2の部
分の表面近傍を集中して流れるため、その部分の発熱が
局所的に大きくなる。
【0008】
【発明が解決しようとする課題】このように従来技術の
半導体装置では、第1導電型(P型)の絶縁拡散層とそ
の両側に位置する第2導電型(N型)の半導体層である
エピタキシャル層の島状領域とで形成される寄生バイポ
ーラトランジスタが、外部からの異常電圧や、スイッチ
ングにおける過渡応答等でパンチスルー降伏を起こした
り、オン状態になることによって、絶縁拡散層をはさん
で隣り合う島状領域間で電流が流れる場合、その電流経
路の平面形状における場所は島状領域内の素子構造でま
ちまちであり、かつどのような場合でも電流経路はエピ
タキシャル層の島状領域の表面近傍を流れ、その部分の
電流密度が高くなり、局所的に高温となるため、破壊さ
れやすいという問題点があった。
【0009】したがって本発明の目的は、接合分離構造
に発生する寄生バイポーラトランジスタの電流が流れる
平面形状における経路をまず定め、そしてこの経路を表
面から内部に遠ざけることで表面の電流密度を減少させ
て、破壊を防止した半導体装置を提供することである。
【0010】
【課題を解決するための手段】本発明の特徴は、第1導
電型の半導体基体上に第2導電型の半導体層を形成して
半導体基板を構成し、前記半導体層の上面より前記半導
体層を貫通して前記半導体基体に達する第1導電型の絶
縁拡散層を形成することにより前記半導体層を複数の島
状領域に区画する接合分離構造を有する半導体装置にお
いて、前記半導体層の第1の島状領域と第2の島状領域
間に形成された前記絶縁拡散層には他の部分より低不純
物濃度もしくは狭い幅あるいは低不純物濃度で狭い幅の
特定部分を有する半導体装置にある。
【0011】ここで、前記第1および第2の島状領域の
少なくとも一方の島状領域と前記半導体基体との間に電
気抵抗率が前記半導体層より小さい第2導電型の埋込拡
散層が形成され、前記埋込拡散層と前記絶縁拡散層との
最短距離は前記半導体層の膜厚の2倍以内であることが
好ましい。あるいは、前記第1および第2の島状領域の
少なくとも一方の島状領域と前記半導体基体との間に電
気抵抗率が前記半導体層より小さい第2導電型の埋込拡
散層が形成され、前記一方の島状領域の表面に前記半導
体層より高不純物濃度の第2導電型の表面高濃度拡散層
が形成され、前記一方の島状領域の表面における前記表
面高濃度拡散層と前記絶縁拡散層の前記特定部分との間
の最短距離よりも、前記一方の島状領域と前記半導体基
体における前記埋込拡散層と前記絶縁拡散層の前記特定
部分との間の最短距離が小であることが好ましい。ま
た、平面形状において前記絶縁拡散層が延在する方向に
おける前記特定部分の長さは10μm〜30μmである
ことが好ましい。
【0012】また、前記半導体基板の中央部に集積回路
が形成され、周辺部にボンディングパッドが形成された
半導体装置において、前記第1および第2の島状領域は
前記集積回路を構成する素子をそれぞれ形成する領域で
あることができる。あるいは前記半導体基板の中央部に
集積回路が形成され、周辺部にボンディングパッドが形
成され、前記ボンディングパッドの近傍に前記集積回路
を保護する保護素子が形成された半導体装置において、
前記第1および第2の島状領域ならびに前記前記絶縁拡
散層の前記特定部分によって前記保護素子を構成するこ
とができる。
【0013】
【作用】このように本発明では、絶縁拡散層に他の部分
より低濃度もしくは狭い幅あるいは低濃度で狭い幅の特
定部分を設けたから、絶縁拡散層の他の部分と比べて相
対的にこの特定部分における寄生バイポーラトランジス
タの電流増幅率hFEが大きくなり、また降伏電圧が低下
する。したがって寄生バイポーラトランジスタが外部か
らの異常電圧やスイッチングによる過渡現象等でパンチ
スルー降伏を起こしたり、オン状態になることによって
流れる電流はこの特定部分を通過するから、この寄生バ
イポーラトランジスタのエミッタ、コレクタとなる第1
および第2の島状領域内の構造によらずに電流の平面座
標上の経路が特定される。そして島状領域と半導体基体
との間に電気抵抗率が小さい第2導電型の埋込拡散層を
絶縁拡散層の特定部分に近づけて形成することにより、
電流の主流は表面より深い箇所を流れることになり、半
導体層の表面付近に集中する電流を緩和し、これにより
破壊を防止することができる。
【0014】
【実施例】以下、図面を参照して本発明を説明する。
【0015】図1および図2は本発明の第1の実施例の
半導体装置を示す図であり、図1は平面図、図2は図1
のA−A′部における断面図である。
【0016】ボロンを不純物とし抵抗率30ΩcmのP
型単結晶シリコンからなるP型半導体基体1上に、N型
半導体層としてリンを不純物とし抵抗率10Ωcm、膜
厚35μmのN型エピタキシャル層2が成長されて半導
体基板を構成している。
【0017】ボロンを不純物としピーク濃度が1×10
16〜1×1017/cm3 のP型絶縁拡散層3によりN型
エピタキシャル層が各島状領域2に区画分割されてい
る。このN型エピタキシャル層の島状領域2にはそれぞ
れの回路素子(図示省略)を形成することができる。こ
のP型絶縁拡散層3は、後から説明する特定部分10を
除いて、表面から同じ深さの位置において同一の幅でか
つ同一の不純物濃度で平面座標(図1)を延在してい
る。
【0018】それぞれの島状領域において、P型半導体
基体1とN型エピタキシャル層2との間に、アンチモン
を不純物としピーク濃度が1×1017〜1×1018/c
3のN型高濃度埋込拡散層4が選択的に形成されてい
る。このN型高濃度埋込拡散層4にリンを不純物として
不純物濃度が1×1016〜1×1017/cm3 のN型高
濃度縦型拡散層7によりN型エピタキシャル層2を貫通
してその表面に引き出され、絶縁保護膜5に形成された
コンタクト孔を通して表面アルミ配線6に接続してい
る。また、エピタキシャル層の表面にN型表面高濃度拡
散層8が形成されて絶縁保護膜5に形成されたコンタク
ト孔を通して表面アルミ配線6に接続している。
【0019】隣接する島状領域2,2間に存在するP型
絶縁拡散層3の一部分に本発明では特定部分10を形成
している。この特定部分10とは、P型絶縁拡散層3の
他の部分と比較して、低不純物濃度もしくは狭い幅ある
いは低不純物濃度で狭い幅の部分である。すなわち表面
からの同一深さにおける不純物濃度、幅を比較した場合
に、P型絶縁拡散層3の特定部分10ではP型絶縁拡散
層3の他の部分より低濃度もしくは狭い幅となってい
る。
【0020】図1および図2では特定部分10が他の部
分より狭い幅となっている例を図示しており、例えばP
型絶縁拡散層3の他の部分が20μmの表面の幅で延在
しているのに対してP型絶縁拡散層3の特定部分10の
表面の幅は15μmと狭くなっており、この比率で深さ
方向でも特定部分10の幅は狭幅化している。
【0021】また、P型半導体基体1とN型エピタキシ
ャル層2との間のN型高濃度埋込拡散層4の先端箇所と
P型絶縁拡散層3の特定部分10の同じ深さの箇所との
間隔は70μm以下、例えば50μmに接近させてい
る。
【0022】このような構造にすることにより、N型エ
ピタキシャル層の隣り合う島状領域間で、その間に存在
するP型絶縁拡散層をベース拡散層とする寄生バイポー
ラトランジスタが、パンチスルー降伏を起こしたり、P
型絶縁拡散層に電流が流れ込むことによって、オン状態
になることによって流れる電流経路9を、P型絶縁拡散
層3の狭幅化した特定部分10の箇所を貫通するように
特定することができ、しかもN型高濃度埋込拡散層4を
狭幅化した特定部分10に接近させているため、電流の
大部分を表面から深い部分に流すことができ、電流密度
の緩和がはかられ、破壊耐量を改善することができる。
【0023】また、接合分離型半導体装置ではラッチア
ップ防止や縦型バイポーラトランジスタや縦型MOSF
ETのオン抵抗低減のための形成工程の製造プロセスが
有るのが通常であるから、この形成工程と同時にN型高
濃度埋込拡散層4やN型高濃度縦型拡散層7を形成する
ことにより何らの製造工程の増加を必要としないで本発
明の構造を得ることができる。
【0024】特定部分10を含むP型絶縁拡散層3は、
エピタキシャル層成長前にドープしたボロンの上方への
拡散とエピタキシャル層成長後の表面からのボロンの下
方への拡散とにより形成されるから、N型エピタキシャ
ル層2の深さ方向における中心付近で最も細くなり、従
がって図2に示すように、電流経路9は主にN型高濃度
埋込拡散層4からP型絶縁拡散層の狭幅化した特定部分
10のN型エピタキシャル層における層厚の中心付近に
発生し、その表面近傍にはほとんど電流が流れない。こ
のように特定部分10のN型エピタキシャル層における
中心付近の深さにおける箇所に電流経路9を位置させる
ためには、実際上、N型高濃度埋込拡散層4とP型絶縁
拡散層の狭幅化した特定部分10との最短距離をN型エ
ピタキシャル層2の半導体層の膜厚の2倍以内とする必
要がある。
【0025】また、狭幅化した特定部分10の長さL
(図1)は、大きいほど破壊耐量を向上させることがで
きるが、P型絶縁拡散層の狭幅化した特定部分10の表
面近傍にはP型絶縁拡散層の他の部分の表面近傍より電
流が多く流れる傾向がある。このために、特定部分10
の表面の付近にN型表面高濃度拡散層8の形成を必然と
する素子形成はできないから特定部分10の長さLが大
きいほど面積利用効率が低下する。そしてエピタキシャ
ル層内部における狭幅化した特定部分10とN型高濃度
埋込拡散層4との最短距離より、表面における狭幅化し
た特定部分10とN型表面高濃度拡散層8との最短距離
を大きくしないとエピタキシャル層の表面に流れる電流
の割合を増加させてしまう。
【0026】従って、P型絶縁拡散層の狭幅化した特定
部分10の長さLは、破壊耐量と面積利用効率の二律背
反する項目を考慮して最適に設定する必要があり、多く
の場合、Lを10μm以上で30μmにすることによ
り、破壊耐量および面積利用率の両者が実用上問題がな
いものとなる。
【0027】次に図3乃至図5を参照して本発明の第2
の実施例を説明する。図3は平面図、図4は図3のA−
A′部の断面図、図5は図3のB−B′部の断面図であ
る。尚、図3乃至図5において図1および図2と同一も
しくは類似の箇所は同じ符号で示してあるから重複する
説明はなるべく省略する。
【0028】図1および図2に示した第1の実施例にお
けるエピタキシャル層の島状領域2は、半導体基板の中
央部に集積回路が形成され、周辺部にボンディングパッ
ドが形成された半導体装置において、集積回路を構成す
る素子をそれぞれ形成する領域であり、本発明の構造を
用いることにより集積回路の破壊を防止するものであっ
た。
【0029】これに対して図3乃至図5に示す第2の実
施例におけるエピタキシャル層の島状領域2は、半導体
基板の中央部に集積回路が形成され、周辺部にボンディ
ングパッドが形成され、ボンディングパッドの近傍に集
積回路を異常電圧から保護する保護素子が形成された半
導体装置において、絶縁拡散層の特定部分10とともに
保護素子を構成するものであり、本発明の構造を用いる
ことにより保護素子そのものの破壊を防止するものであ
る。
【0030】第2の実施例において、それぞれの拡散層
における導電型や不純物濃度は第1の実施例と同様であ
るが、パターンのみが第1の実施例と異なる。
【0031】表面アルミ配線6のうち、正方形の部分は
いわゆるボンディングパッド6Bであり、各ボンディン
グパッド6Bから半導体基板の中央部(内部)に形成さ
れてある集積回路に配線6Sを引き出す途中で、それぞ
れ絶縁保護膜5のコンタクト孔を通し、N型高濃度縦型
拡散層7を経由してN型高濃度埋込拡散層4へ低抵抗で
電気的に接続されている。
【0032】表面アルミ配線6の内、ボンディングパッ
ド6Bに接続されていない配線6Gは接地配線であり、
ボンディングパッド6Bの下に横たわるN型高濃度埋込
拡散層4に、絶縁保護膜5のコンタクト孔を通し、N型
高濃度縦型拡散層7を経由して低抵抗で電気的に接続さ
ており、共通放電電極配線として機能し、接地電位に固
定されている。
【0033】またP型半導体基体1および特定部分10
を含むP型絶縁拡散層3も接地電位に固定されている。
【0034】ボンディンパッド6Bによる各入力および
出力端子に正常に印加される電圧の範囲は0V以上で+
200V以下であり、この電圧が−50V以下または+
300V以上となった際に内部の集積回路の回路素子が
破壊される半導体装置において、P型絶縁拡散層3の狭
幅化した特定部分10のパンチスルー電圧が240V、
P型絶縁拡散層3の他の部分のパンチスルー電圧が28
0V程度になるように設計してその製造条件を定める。
【0035】入力または出力端子に接地電位より電圧を
引き下げるような外部からの電気的な力が印加しても、
対象としている入力または出力端子と接続され同電位と
なっているN型エピタキシャル層2から、P型半導体基
体1およびP型絶縁拡散層3へ順方向電流が流れる。こ
の場合、電流は表面を流れずまた一部分に集中すること
もなく、充分な電流耐量が得られる。
【0036】逆に、入力または出力端子に+200Vよ
り高く引き上げるように外部から電気的な力が印加した
場合、+240Vまで上昇した段階で、対象としている
入力または出力端子と接続されこの端子と同電位となっ
ているN型エピタキシャル層の島状領域2から、接地電
位に固定されたN型エピタキシャル層の共通放電拡散層
として機能する島状領域2Cを通り、N型高濃度縦型拡
散層7を経由して接地電位の表面アルミ配線6Gに放電
される。
【0037】図5に示すように、この電流の電流経路9
は第1の実施例で説明したように、平面座標上ではP型
絶縁拡散層3への狭幅化した特定部分10を通り、また
この特定部分10に接近して形成されたN型高濃度拡散
層4の存在により、N型エピタキシャル層の島状領域
2,2Cの表面にはほとんど流れず、深い部分を流れる
ため、電流密度が局所的に高くなることはなく、破壊耐
量を充分に確保することができる。
【0038】尚、第1および第2の実施例において、P
型絶縁拡散層3の狭幅化した特定部分10の両側に近接
するN型高濃度埋込拡散層4を設けた。これは片側のみ
に設けるより両側に設けた方がより確実に電流経路9を
表面から離間させることができるからである。しかし島
状領域2内に形成される素子構造によっては一方側のN
型高濃度埋込拡散層4を省略してもそれなりの効果が得
られる。また、第1および第2の実施例において、第1
導電型をP型とし第2導電型をN型として説明した。し
かし第1導電型をN型とし第2導電型をP型としてもよ
い。
【0039】
【発明の効果】以上説明したように本発明は、接合分離
構造の半導体装置において、エピタキシャル層の島状領
域を区分する絶縁拡散層に他の部分より低不純物濃度も
しくは狭い幅あるいは低不純物濃度で狭い幅の特定部分
を設けたから、ここの寄生バイポーラトランジスタの電
流増幅率hFEが大きくなり、また降伏電圧が低下する。
したがって寄生バイポーラトランジスタに流れる電流は
この特定部分を通過し、第1および第2の島状領域内の
構造によらずに電流の平面座標上の経路を特定すること
ができる。したがってその対策、利用、その電流経路に
対する島状領域内の素子配置等の改善が容易となる。そ
して島状領域と半導体基体との間の電気抵抗率が小さい
第2導電型の埋込拡散層をこの特定部分に近づけて形成
することにより、電流の主流は表面より深い箇所を流れ
ることになり、エピタキシャル層の表面付近に集中する
電流を緩和することができ、外部からの異常電圧や、ス
イッチングの過渡応答としての異常電圧に対し、耐量の
強い素子となる。これによりエピタキシャル層の島状領
域内に形成される回路素子の破壊が防止され、あるいは
エピタキシャル層の島状領域を保護素子とする場合はこ
の保護素子自体の破壊が防止される。
【0040】また、本発明によれば、一様の幅の絶縁拡
散層をベース拡散層とする寄生トランジスタと、絶縁拡
散層の狭幅化した特定部分をベース拡散層とする寄生ト
ランジスタとの相対的な電気的特性の精度は本質的に良
好に保つことができるので、例えば一様の幅の絶縁拡散
層の接合分離構造に回路素子を形成し、それを保護する
保護素子に狭幅化した特定部分を有する絶縁拡散層を用
いることで、従来より独立した保護ダイオードの形成で
発生する問題、すなわち回路素子の耐圧とこれを保護す
る保護ダイオード降伏電圧の相対的バラツキの問題は、
本発明を用いることで回避することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す平面図である。
【図2】図1のA−A′部を矢印の方向に視た断面図で
ある。
【図3】本発明の第2の実施例を示す平面図である。
【図4】図3のA−A′部を矢印の方向に視た断面図で
ある。
【図5】図3のB−B′部を矢印の方向に視た断面図で
ある。
【図6】従来技術を示す平面図である。
【図7】図6のA−A′部を矢印の方向に視た断面図で
ある。
【符号の説明】
1 P型半導体基体 2 N型エピタキシャル層の島状領域 2C N型エピタキシャル層の共通放電拡散層として
の島状領域 3 P型絶縁拡散層 4 N型高濃度埋込拡散層 5 絶縁保護膜 6 表面アルミ配線 6B 表面アルミ配線のボンディングパッド 6S 表面アルミ配線の集積回路への配線 6G 表面アルミ配線の接地配線 7 N型高濃度縦型拡散層 8 N型表面高濃度拡散層 9 電流経路 10 P型絶縁拡散層の狭幅化した特定部分

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1導電型の半導体基体上に第2導電型
    の半導体層を形成して半導体基板を構成し、前記半導体
    層の上面より前記半導体層を貫通して前記半導体基体に
    達する第1導電型の絶縁拡散層を形成することにより前
    記半導体層を複数の島状領域に区画する接合分離構造を
    有する半導体装置において、 前記半導体層の第1の島状領域と第2の島状領域間に形
    成された前記絶縁拡散層には他の部分より低不純物濃度
    もしくは狭い幅あるいは低不純物濃度で狭い幅の特定部
    分を有することを特徴とする半導体装置。
  2. 【請求項2】 前記第1および第2の島状領域の少なく
    とも一方の島状領域と前記半導体基体との間に電気抵抗
    率が前記半導体層より小さい第2導電型の埋込拡散層が
    形成され、前記埋込拡散層と前記絶縁拡散層との最短距
    離は前記半導体層の膜厚の2倍以内であることを特徴と
    する請求項1記載の半導体装置。
  3. 【請求項3】 前記第1および第2の島状領域の少なく
    とも一方の島状領域と前記半導体基体との間に電気抵抗
    率が前記半導体層より小さい第2導電型の埋込拡散層が
    形成され、前記一方の島状領域の表面に前記半導体層よ
    り高不純物濃度の第2導電型の表面高濃度拡散層が形成
    され、前記一方の島状領域の表面における前記表面高濃
    度拡散層と前記絶縁拡散層の前記特定部分との間の最短
    距離よりも、前記一方の島状領域と前記半導体基体にお
    ける前記埋込拡散層と前記絶縁拡散層の前記特定部分と
    の間の最短距離が小であることを特徴とする請求項1記
    載の半導体装置。
  4. 【請求項4】 前記絶縁拡散層の前記特定部分の長さは
    10μm〜30μmであることを特徴とする請求項1、
    請求項2もしくは請求項3記載の半導体装置。
  5. 【請求項5】 前記半導体基板の中央部に集積回路が形
    成され、周辺部にボンディングパッドが形成された半導
    体装置であって、前記第1および第2の島状領域は前記
    集積回路を構成する素子をそれぞれ形成する領域である
    ことを特徴とする請求項1記載の半導体装置。
  6. 【請求項6】 前記半導体基板の中央部に集積回路が形
    成され、周辺部にボンディングパッドが形成され、前記
    ボンディングパッドの近傍に前記集積回路を保護する保
    護素子が形成された半導体装置であって、前記第1およ
    び第2の島状領域ならびに前記前記絶縁拡散層の前記特
    定部分によって前記保護素子を構成することを特徴とす
    る請求項1記載の半導体装置。
  7. 【請求項7】 前記第1および第2の島状領域をそれぞ
    れエミッタおよびコレクタとしその間の前記絶縁拡散層
    をベースとした寄生バイポーラトランジスタのオン電流
    の経路を前記絶縁拡散層の前記特定部分に特定したこと
    を特徴とする請求項1記載の半導体装置。
JP4017295A 1995-02-28 1995-02-28 半導体装置 Expired - Lifetime JP2669384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4017295A JP2669384B2 (ja) 1995-02-28 1995-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4017295A JP2669384B2 (ja) 1995-02-28 1995-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH08236612A JPH08236612A (ja) 1996-09-13
JP2669384B2 true JP2669384B2 (ja) 1997-10-27

Family

ID=12573359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4017295A Expired - Lifetime JP2669384B2 (ja) 1995-02-28 1995-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2669384B2 (ja)

Also Published As

Publication number Publication date
JPH08236612A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
JPS6358380B2 (ja)
KR100369496B1 (ko) 정전방전으로부터보호하기위한구조물을가진집적반도체회로
US10566448B2 (en) Insulated gate bipolar transistor
JP2001257366A (ja) 半導体装置
US4486770A (en) Isolated integrated circuit transistor with transient protection
JPH03224263A (ja) Cmos集積回路の静電放電保護構造
JPH065749B2 (ja) 半導体装置
JP2014036137A (ja) 半導体装置
JPH0766975B2 (ja) 複合型ダイオード装置
EP1190450B1 (en) Electrostatic discharge protection of integrated circuits
JP2669384B2 (ja) 半導体装置
US6320229B1 (en) Semiconductor device
KR100533573B1 (ko) 보호 회로
JPS6323335A (ja) 半導体装置及びその製造方法
JP3539368B2 (ja) 半導体装置
JPS6239547B2 (ja)
US6815795B2 (en) High voltage resistive structure integrated on a semiconductor substrate
US7763955B2 (en) Reducing shunt currents in a semiconductor body
KR20000029274A (ko) 집적 회로 칩을 위한 강한 결합 패드 구조
JPH11168181A (ja) 静電放電の保護回路、これを備えるトランジスタおよび半導体素子
JPH0629466A (ja) 半導体集積回路
JP2664911B2 (ja) 半導体装置
JPH079385Y2 (ja) 半導体集積回路装置
JPH06188369A (ja) 静電気破壊防止層を有する半導体回路
US4785339A (en) Integrated lateral PNP transistor and current limiting resistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970603