JP2668933B2

JP2668933B2 - マトリックス型液晶表示装置

Info

Publication number: JP2668933B2
Application number: JP10972488A
Authority: JP
Inventors: 隆萩原; 義一鈴木; 一朗河村; 祐一郎山田; 政男徳永; 森　　薫; 典生山本
Original assignee: Showa Shell Sekiyu KK; Denso Corp
Current assignee: Showa Shell Sekiyu KK; Denso Corp
Priority date: 1988-05-02
Filing date: 1988-05-02
Publication date: 1997-10-27
Anticipated expiration: 2012-10-27
Also published as: JPH02230117A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、mn個の表示画素を形成する液晶セルと走査
駆動手段とを備えたマトリックス型液晶表示装置に関す
る。

〔従来の技術〕

従来、mn個の表示画素を形成する液晶セルと走査駆動
手段とを備えたマトリックス型液晶表示装置では、特開
昭56−10726号公報に基づいて強誘電性液晶が従来のネ
マチック液晶にない高速応答性及び記憶特性を有するこ
とに着目し、これらの特性を有効に活用して、一表示画
面におけるON表示画素及びOFF表示画素をダイナミック
駆動してマトリックス表示するように構成したものがあ
る。なお上述したON表示画素とは、これに対応した強誘
電性液晶部分を含む表示領域であって光を透過させる表
示領域を言う。一方上述したOFF表示画素とは、これに
対応した強誘電性液晶部分を含む表示領域であって光を
透過させない表示領域を言う。

〔発明が解決しようとする課題〕

ところで、この様な構成における強誘電性液晶では、
理想的には特開昭56−10726号公報で記述されている様
に強誘電性液晶の自発分極がセル厚方向で一様に上向き
の状態（前述のONまたはOFFに相当）と一様に下向きの
状態（前述のOFFまたはONに相当）が存在し、ダイナミ
ック駆動上重要な特性とされる記憶性と閾値特性を有す
る筈である。

しかし、現実の前述の構成における強誘電性液晶で
は、例えばJPN.J.APPL.PHYS.VOL26,NO1,1987,P1〜４に
示された様に自発分極がセル厚方向で一様な２つの状態
の外に、強誘電性液晶の自発分極が上下基板上で互いに
逆方向を向き、かつセル厚方向で自発分極をスメクチッ
ク面に投影したものが180度ねじれるツイストの状態が
４状態存在すること、またスイッチングプロセスも、内
部回位に先導された自発分極の反転機構で起こっている
事が明らかとなってきた。この様な反転機構を用いたマ
トリックス型表示装置では、ツイスト状態の介在による
コントラストの低下と閾値特性の悪化、また内部回位の
介在による応答速度の低下等の問題点が観察されてき
た。

これに対してダイナミック駆動上必要とされる特性を
確保するために、駆動パルスのパルス幅の制御、強誘電
性液晶の応答速度の電圧依存性、負の誘電率異方性を持
つ強誘電性液晶のスイッチング異常現像、高周波による
安定化現像等を利用して、駆動パルスのパルス波形に工
夫をこらし、かつ次の選択波形が加わるまでの非選択時
間では、高周波重畳による安定化効果により液晶の応答
を防止し、マトリックス表示を行うことが考えられる。
しかしながら、この様な方法では、上述した駆動パルス
の実現に必要な駆動回路の構成が複雑になるばかりでな
く、表示コントラストが低下して表示品位の大幅な低下
を招くという問題がある。

そこで、本発明者等は、上述した問題に対し鋭意研究
した結果、後述する実施例に示すような液晶を開発し
た。この液晶においては、印加電圧の正極性側において
印加電圧が第１の閾値電圧を超えた時に第１の安定な分
子配向状態から第２の安定な分子配向状態に変化開始
し、印加電圧が第１の閾値電圧より小さい第２の閾値電
圧を下回った時に第２の安定な分子配向状態から第１の
安定な分子配向状態に変化開始し、印加電圧の負極性側
において印加電圧の絶対値が第３の閾値電圧の絶対値を
超えたときに第１の安定な分子配向状態から第３の安定
な分子配向状態に変化開始し、印加電圧の絶対値が第３
の閾値電圧の絶対値より小さい第４の閾値電圧の絶対値
を下回った時に第３の安定な分子配向状態から第１の安
定な分子配向状態に変化開始して、第１の安定な分子配
向状態と第２の安定な分子配向状態の間の変化状態にお
いて第１のヒステリシス特性を有し、第１の安定な分子
配向状態と第３の安定な分子配向状態の間の状態変化に
おいて第２のヒステリシス特性を有するものである。

本発明は、このような液晶の第１、第２のヒステリシ
ス特性を用いた新規な駆動によってマトリックス表示を
行うことを目的とする。

〔課題を解決するための手段〕

上記目的を達成するため、請求項１に記載の発明にお
いては、ｎ条の行電極とｍ条の列電極とが互いに格子状
に対向されるように並設した両電極基板間に液晶を封入
してmn個の表示画素を形成する液晶セルと、前記ｎ条の
行電極に走査信号を付与する行駆動回路と、前記ｍ条の
列電極にデータ信号を付与する列駆動回路とを備えて、
前記mn個の表示画素によりマトリックス表示を行うよう
にしたマトリックス型液晶表示装置において、前記液晶は、印加電圧の正極性側において前記印加電
圧が第１の閾値電圧を超えた時に第１の安定な分子配向
状態から第２の安定な分子配向状態に変化開始し、前記
印加電圧が前記第１の閾値電圧より小さい第２の閾値電
圧を下回った時に前記第２の安定な分子配向状態から前
記第１の安定な分子配向状態に変化開始し、前記印加電
圧の負極性側において前記印加電圧の絶対値が第３の閾
値電圧の絶対値を超えたときに前記第１の安定な分子配
向状態から第３の安定な分子配向状態に変化開始し、前
記印加電圧の絶対値が前記第３の閾値電圧の絶対値より
小さい第４の閾値電圧の絶対値を下回った時に前記第３
の安定な分子配向状態から前記第１の安定な分子配向状
態に変化開始して、前記第１の安定な分子配向状態と前
記第２の安定な分子配向状態の間の変化状態において第
１のヒステリシス特性を有し、前記第１の安定な分子配
向状態と前記第３の安定な分子配向状態の間の状態変化
において第２のヒステリシス特性を有するものであっ
て、前記走査信号は、表示を消去する消去信号と、表示状
態を選択する選択信号とを有して構成されており、前記消去信号と前記データ信号により前記表示画素に
印加される電圧は、前記表示画素に対応した液晶を前記
第１の安定な分子配向状態にするものであり、前記選択信号と前記データ信号により前記表示画素に
印加される電圧は、前記表示画素を明状態にするとき、
第１の期間においては前記表示画素に対応した液晶を前
記第２の安定な分子配向状態にし、前記第１の期間と異
なる第２の期間においては前記表示画素に対応した液晶
を前記第３の安定な分子配向状態にするものであること
を特徴としている。

請求項２に記載の発明では、請求項１に記載のマトリ
ックス型液晶表示装置において、前記消去信号と前記デ
ータ信号により前記第１の安定な分子配向状態にされた
後、前記選択信号と前記データ信号により前記表示画素
を明状態にすることを特徴としている。

請求項３に記載の発明では、請求項１又は２に記載の
マトリックス型液晶表示装置において、前記第１の期間
および前記第２の期間において前記表示画素を暗状態に
するとき、前記選択信号と前記データ信号により前記表
示画素に印加される電圧は、前記消去信号と前記データ
信号により前記第１の安定な分子配向状態にされた状態
を維持するものであることを特徴としている。

請求項４に記載の発明では、請求項１乃至３のいずれ
か１つに記載のマトリックス型液晶表示装置において、
前記第１の期間および前記第２の期間において前記選択
信号と前記データ信号により前記表示画素に印加される
電圧は、前記消去信号と前記データ信号により前記表示
画素に印加される電圧を基準として極性が互いに異なる
電圧であることを特徴としている。

請求項５に記載の発明においては、請求項１乃至４の
いずれか１つに記載のマトリックス型液晶表示装置にお
いて、前記第１の期間および前記第２の期間は、１画面
表示時間内で設定されることを特徴としている。

〔発明の作用効果〕

請求項１乃至５に記載の発明によれば、印加電圧の正
極性側と負極性側において第１、第２のヒステリシス特
性を有する液晶を用い、消去信号とデータ信号による電
圧を表示画素に印加し、表示画素に対応した液晶を前記
第１の安定な分子配向状態にして表示の消去を行い、ま
た選択信号とデータ信号にる電圧を表示画素に印加し、
これによって表示画素を明状態にするとき、第１の期間
においては表示画素に対応した液晶を前記第２の安定な
分子配向状態にし、第１の期間と異なる第２の期間にお
いては表示画素に対応した液晶を前記第３の安定な分子
配向状態にしている。

このように第１、第２のヒステリシス特性における第
１、第２、第３の安定な分子配向状態を利用して表示の
消去、選択を行うという、新規な駆動によってマトリッ
クス表示を行うことができる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１図は本発明に係わるマトリックス型液晶表示装置
の全体構成を示す図、第２図は液晶セルの拡大概略図、
第３図は液晶分子の配向状態を示す図、第４図は強誘電
性液晶の光透過率と印加電圧との関係を示す図である。

第１図に示すマトリックス型液晶表示装置は、マトリ
ックス型液晶セル10を備えており、この液晶セル10は、
第１図及び第２図に示す様に、例えば１〜10（μｍ）の
ギャップを介し一対の電極基板11、12を互いに平行配設
し、これら各電極基板11、12間に４−（１−トリフロロ
メチルヘプトキシカルボニルフエニール）−４′−オク
チルオキシビフェニール−４−カルボキシレート（以下
TFHPOBCと略す）13を密封し、かつ各電極基板11、12に
互いに偏光軸を直交させてなる各偏光板14、15をそれぞ
れ外方から添着して構成されている。

また、各行電極X₁〜X_nと各列電極Y₁〜Y_mとの各交叉部
は、これら各交叉部に存在する各強誘電性液晶部分と共
にそれぞれ各表示画素（１、１）、……（１、ｍ）、
（２、１）、……（ｎ、ｍ）を構成する。行電極と列電
極との間に−極性の適正な電圧が印加されたとき強誘電
性液晶がとり得る分子配向状態にて表示画素が光を透過
させる状態（即ち、ON表示状態）となり、一方行電極と
列電極との間に閾値以下の適正な電圧が印加されたとき
強誘電性液晶が取り得る分子配向状態にて表示画素が光
を透過させない状態（即ち、OFF表示状態）となる様
に、各偏光板14、15の偏光軸が強誘電性液晶の分子配向
軸との関係で定められている。なお、偏光板14の背後に
は、図示しないが同偏光板14に投光する光源が配置され
ている。

また、液晶表示装置は、第１図に示す様に、線順次走
査回路20と、この線順次走査回路20に接続したリセット
パルス発生回路30と、線順次走査回路20及びリセットパ
ルス発生回路30に接続した行駆動回路40及び列駆動回路
50とを備えている。

線順次走査回路20は、ROM21と、このROM21に接続した
コントローラ22により構成されている。ROM21は、液晶
セル10に表示させる所定の表示内容を表す表示データを
予め記憶するものである。この表示データは、液晶セル
10の各行電極のいずれかに入力する行電極表示データ
と、液晶セル10の各列電極に入力する列電極表示データ
とにより構成されている。コントローラ22は、同期パル
スLP、フレームパルスａ（第７図参照）、シフトクロッ
クパルスSPを順次発生し、ROM21からの行電極表示デー
タをデータパルスP_xとして順次発生し、かつROM21から
の列電極表示データをデータパルスP_yとして順次発生す
る。

リセットパルス発生回路30は、モノステーブル・マル
チバイブレータIC（例えば74HC123相当）等で構成さ
れ、コントローラ22により発生するフレームパルスａの
立上がりに同期して所望のパルス幅を持つリセットパル
スｂをローレベルにて発生する。また、このリセットパ
ルスｂをコントローラ22へウエイト信号として出力し、
通常の線順次走査タイミングに同パルスを挿入する。コ
ントローラ22は、リセットパルスｂがローレベルの間す
べての機能を停止し、リセットパルスｂがハイレベルに
なると信号の発生を再開する。

次に、液晶セルの構成概要を説明する。

電極基板11は、第１図及び第２図に示す様に、透明状
のガラス板11aの内表面に沿って酸化インジウム或いは
酸化スズからなる透明状の導電膜11bを形成し、かつこ
の導電膜11bにｎ条の行電極X₁、X₂、………、X_nを、上
下方向に互いに間隔を付与するとともに左右方向に互い
に平行に突設形成して構成されている。

電極基板12も、第１図及び第２図に示す様に、透明状
のガラス板12aの内表面に沿って酸化インジウム或いは
酸化スズからなる透明状の導電膜12bを形成し、かつこ
の導電膜12bにｍ条の列電極Y₁、Y₂、……、Y_mを、左右
方向に互いに間隔を付与するとともに各行電極X₁、X₂、
……、X_nに直交するように突設形成して構成されてい
る。

また導電膜11a、11bの内表面には高分子膜16、17が付
設されている。高分子膜16、17の表面は、強誘電性液晶
分子13aが上下基板に平行かつ法線Ｐに直角方向に並ぶ
様にラビング処理を行っている。この高分子膜16、17の
代わりに酸化珪素の斜方蒸着膜などの結晶の方向性を持
った薄膜でも良い。

液晶セル10内への強誘電性液晶13の密閉にあたって
は、まず、高分子膜16、17のラビング方位が両導電膜11
b、12bの各内表面間間隔の中心を通り、両導電膜11b、1
2bに平行（即ち、法線Ｐに垂直）となる中心線に対して
両電極基板11、12を平行に組み合わせる。然る後、強誘
電性液晶13を加熱して等方性液体相として、毛細管現象
を利用して両電極基板11、12間に注入し、かつ液晶セル
10全体を毎分１℃程度にて徐冷することにより強誘電性
液晶13をスメクチックＣ^＊相になるまで冷却する。

この様な冷却の結果、スメクチック層形体をとる強誘
電性液晶13は高分子膜16、17のラビング方向に沿って配
向することとなるが、第２図に示す様にスメクチック層
は“く”の字に折れ曲っている。この時の強誘電性液晶
分子13aは、第３図（ａ）に示す様に液晶セル10の上半
分では自発分極が左方向（右方向）を向く様に配向し、
下半分では自発分極が右方向（左方向）を向く様に配向
する。即ち、液晶分子13aの動きをスメクチックコーン
上で表せば、液晶分子13aは、液晶セル10の上半分では
上方向、下半分では下方向に位置し、“く”の字に折れ
曲がった部分で分割される。この第１の状態は、直交ニ
コル下で観察すれば消光した安定な状態である。

上記の様に構成した液晶セル10において、両電極基板
11、12間に紙面の下から上に向かって電界を印加する
と、第３図（ａ）に示す様に配向していた液晶分子13a
は電界Ｅと自発分極P_Sとの積のトルクと、弾性トルクが
競合する。そして、電界Ｅがある閾値を越えると、液晶
分子13aの配向状態は、第３図（ｂ）に示す様に自発分
極がすべて上向きの状態になる（第２の状態）。即ちス
メクチックコーンで見れば、コーンの右側に位置する様
に変化する。

いま、直交した偏光板の偏光軸を第３図（ａ）に示す
様に配置すると、光の透過強度Ｉは、で与えられる。ここにI₀は主として偏光板の透過率で決
まる定数であり、θはティトル角でTFHPOBCの場合には
温度によって変化するが11〜31度である。Δｎは液晶の
常光、異常光に対する屈折率の差であり、ｄはセルギャ
ップ、λは波長である。この（１）式から上記第２の状
態の光透過率は明の状態になる事がわかる。

また、第３図（ａ）に示す状態において、紙面の手前
から奥に向かって電界を印加しある閾値を越えると、第
３図（ｃ）に示す様に液晶分子13aの配向状態は、自発
分極がすべて下向きになる（第３の状態）。即ちスメク
チックコーンで示せば分子コーンの左側に位置する様に
変化する。（１）式に従うと、この第３の状態の光透過
率も明の状態となる。

また液晶分子と自発分極の関係はコーンの左側の時に
自発分極が上向きの場合もあり、これは材料によって異
なるが、その場合液晶分子13aの位置と自発分極の向き
は前記の場合と逆になる。

上述の様に配向処理した強誘電性液晶13における印加
電圧と光透過率との関係を実験により確認したところ、
第４図に示すようにヒステリシス曲線Ｘとして得られ
た。即ち無電圧時の安定な第１の状態から正極性の電圧
を印加して安定な第２の状態に変化する際に、その光透
過率が10％変化する電圧をv₃、90％変化する電圧をv₄と
する。また、正極性の電圧を印加した安定な第２の状態
から印加電圧を減少させて第１の状態に変化させる際
に、その光透過率が90％の電圧をv₂、10％の電圧をv₁と
する。そうすると、これらの電圧v₁、v₂、v₃、v₄でヒス
テリシスループを作る事が容易に確認できる。また安定
な第１の状態から逆極性の電圧を印加して第３の状態に
移る際にも上述とほぼ同様の結果が得られる事は言うま
でもない。

他方、従来の強誘電性液晶における印加電圧と光透過
率との関係を実験により確認したところ、第４図に示す
様に曲線Ｙとして得られた。これら両曲線Ｘ、Ｙを比較
すれば容易に理解されるとおり、強誘電性液晶13は従来
の強誘電性液晶では示さなかったヒステリンス特性を示
す事が確認できる。

次に、第１図に示す行駆動回路と列駆動回路を構成す
る論理回路の例を説明する。

第５図は行駆動回路を構成する論理回路の詳細図、第
６図は列駆動回路を構成する論理回路の詳細図、第７図
及び第８図は論理回路の動作を説明するための出力波形
図である。

行駆動回路40は、第１図に示す様に、コントローラ22
に接続したシフトレジスタ40Aと、コントローラ22、リ
セットパルス発生回路30及びシフトレジスタ40Aに接続
した各論理回路40B₁、40B₂、………、40B_nを有してお
り、シフトレジスタ40Aは、コントローラ22からの同期
パルスLPを順次シフトパルスとして受け、これらの各シ
フトパルスに同期してコントローラ22からのデータパル
スP_xを順次シフトさせてデータパルスｃとして、各論理
回路40B₁〜40B_nのいずれかに付与する。

論理回路40B₁は、第５図に示す様に、インバータ41、
42、44、Ｄタイプラッチ48、ANDゲート43a、43b、43c、
43d、定電圧回路45a、45b、45c、45d、トランスミッシ
ョンゲート46a、46b、46c、46d、46eを備えている。そ
して、インバータ41はシフトレジスタ40Aに、インバー
タ42はＤタイプラッチ48に、インバータ44はリセットパ
ルス発生回路30にそれぞれ接続される。Ｄタイプラッチ
48は、シフトレジスタ40AからのデータパルスＣをＧ端
子に、コントローラ22からのフレームパルスａをＤ端子
に入力し、Ｇ端子入力がハイレベルの時フレームパルス
ａをそのままＱ端子より出力し、Ｇ端子入力がローレベ
ルになると、Ｇ端子入力信号の立下がり時のＤ端子入力
信号レベルを保持し、Ｑ端子より出力し、ゲートパルス
ａ′を発生する。また、ANDゲート43a、43b、43c、43d
は、シフトレジスタ40A又はインバータ41のいずれか一
方、コントローラ23又はインバータ42のいずれか一方、
及びリセットパルス発生回路30に接続される。

ANDゲート43aは、第７図に示す様に、シフトレジスタ
40Aからのデータパルスｃとリセットパルス発生回路30
からのリセットパルスｂとラッチ48からのゲートパルス
ａ′がすべてハイレベルの時のみ応答してハイレベルに
てゲートパルスｄを発生する。ANDゲート43bはインバー
タ41からの反転ゲートパルスｃとリセットパルスｂとゲ
ートパルスａ′がすべてハイレベルの時のみ応答してハ
イレベルにてゲートパルスｅを発生する。ANDゲート43c
は、データパルスｃとリセットパルスｂとインバータ42
からの反転ゲートパルスがすべてハイレベルの時のみ応
答してハイレベルにてゲートパルスｆを発生する。AND
ゲート43dは、インバータ41の反転ゲートパルスｃとイ
ンバータ42の反転ゲートパルスとリセットパルスｂがす
べてハイレベルの時のみ応答してハイレベルにてゲート
パルスｇを発生する。又、インバータ44はリセットパル
スｂを反転し、反転ゲートパルスｈを発生する。

トランスミッションゲート46aは、ANDゲート43aから
のゲートパルスｄに応答して、このゲートパルスｄを定
電圧回路45aからの正の定電圧（＋V₃）に基づき、（＋V
₃）のレベルまでシフトし、走査信号S1として各トラン
スミッションゲート46b、46c、46eとの共通出力端子47
に出力し、液晶セル10の行電極X₁に付与する。トランス
ミッションゲート46bが、ANDゲート43bからゲートパル
スｅを受けるとこのゲートパルスｅを正の定電圧のレベ
ル（＋V₂）までシフトし、走査信号S2として出力端子47
に出力し、行電極X₁に付与する。トランスミッションゲ
ート46cが、ANDゲート43cからゲートパルスｆを受ける
と、このゲートパルスｆを負の定電圧のレベル（−V₃）
までシフトし、走査信号S3として出力端子47に出力し、
行電極X₁に付与する。トランスミッションゲート46d
が、ANDゲート43dからゲートパルスｇを受けるとこのゲ
ートパルスｇを負の定電圧のレベル（−V₂）までシフト
し、走査信号S4として出力端子47に出力し、行電極X₁に
付与する。トランスミッションゲート46eが、インバー
タ44からゲートパルスｈを受けると、このゲートパルス
を零レベルにシフトし、走査信号S0として出力端子に出
力し、行電極X₁に付与する。

かかる場合、走査信号S0が表示を消去するリセット信
号として機能し、走査信号S1及びS3が行電極X₁を選択す
るための選択信号として機能し、走査信号S2及びS4が同
電極を非選択とするための非選択信号として機能する。

残余の論理回路40B₂〜40B_nは、共に論理回路40B₁と同
様に構成されており、これら各論理回路40B₂〜40B_nは、
シフトレジスタ40Aからの各データパルスｃ並びにコン
トローラ22からのフレームパルスａ、リセットパルス発
生回路30からのリセットパルスｂに応答して、論理回路
40B₁と同様に、各走査信号S0、S1、S2、S3、S4をそれぞ
れ生じる。しかして、論理回路40B₂からの走査信号S0及
び両走査信号S1、S3及び両走査信号S2、S4は、リセット
信号及び選択信号及び非選択信号としてそれぞれ液晶セ
ル10の行電極X₂に付与され、論理回路40B₃からの走査信
号S0及び両走査信号S1、S3及び両走査信号S2、S4は、リ
セット信号及び選択信号及び非選択信号としてそれぞれ
液晶セル10の行電極X₃に付与され、以下同様にして、論
理回路40B_nからの走査信号S0及び両走査信号S1、S3及び
両走査信号S2、S4は、リセット信号及び選択信号及び非
選択信号としてそれぞれ液晶セル10の行電極X_nに付与さ
れる。

列区駆動回路50は、第１図に示す様に、コントローラ
22に接続したシフトレジスタ50A及びラッチ50Bと、コン
トローラ22及びリセットパルス発生回路30及びラッチ50
Bに接続した各論理回路50C₁、50C₂、………、50C_mを有
しており、シフトレジスタ50Aは、コントローラ22から
シリアルデータパルスPyを、同コントローラ22からのシ
フトロックパルスSPに応答して順次入力し、ｍ個のパラ
レルデータパルスに変換しラッチ50Bに付与する。ラッ
チ50Bは、コントローラ22からの同期パルスLPに応答
し、シフトレジスタ50Aからのｍ個のデータパルスをラ
ッチして第７図に示すデータパルスｊとして各論理回路
50C₁、50C₂、………、50C_mにそれぞれ付与する。

論理回路50C₁は、第６図に示す様に、インバータ51、
ANDゲート52a、52b、NANDゲート53、定電圧回路54a、54
b、トランスミッションゲート55a、55b、55cを備えてい
る。そして、インバータ51はコントローラ22に接続さ
れ、ANDゲート52aはインバータ51とリセットパルス発生
回路30とラッチ50Bに接続され、ANDゲート52bはコント
ローラ22とリセットパルス発生回路30とラッチ50Bに接
続され、NANDゲート53は、リセットパルス発生回路30と
ラッチ50Bに接続される。

ANDゲート52aは、第７図に示す様に、インバータ51か
らのフレームパルスａの反転ゲートパルスとリセットパ
ルス発生回路30からのリセットパルスｂとラッチ50Bか
らのデータパルスｊがすべてハイレベルの時のみ応答し
てハイレベルにてゲートパルスｋを発生する。また、AN
Dゲート52bは、コントローラ22からのフレームパルスａ
とリセットパルス発生回路30からのリセットパルスｂと
ラッチ50Bからのデータパルスｊがすべてハイレベルの
時のみ応答し、ハイレベルにてゲートパルスｌを発生す
る。また、NANDゲート53は、リセットパルス発生回路30
からのリセットパルスｂとラッチ50Bからのデータパル
スｊのうち少なくとも一方がローレベルの時応答し、ハ
イレベルにてゲートパルスｍを発生する。

トランスミッションゲート55aは、ANDゲート52aから
のゲートパルスｋに応答して同ゲートパルスｋを定電圧
回路54aからの正の定電圧のレベル（＋V₁）までシフト
し、データ信号D2として各トランスミッションゲート55
b、55cとの共通の出力端子56に出力し、液晶セル10の列
電極Y₁に付与する。また、トランスミッションゲート55
bがANDゲート52bからゲートパルスｌを受ける同ゲート
パルスｌを定電圧回路54bからの負の定電圧のレベル
（−V₁）までのシフトしてデータ信号D1として出力端子
56に出力し、列電極Y₁に付与する。また、トランスミッ
ションゲート55cがNANDゲート53からゲートパルスｍを
受けると同ゲートパルスｍを零レベルまでシフトしてデ
ータ信号D3として出力端子56に出力し、列電極Y₁に付与
する。

かかる場合、データ信号D1、D2がONデータ信号として
機能し、データ信号D3がOFFデータ信号として機能す
る。

残余の論理回路50C₂〜50C_mは、共に論理回路50C₁と同
様に構成されており、これら各論理回路50C₂〜50C_mは、
ラッチ50Bからの各ラッチデータパルスｊ、並びにコン
トローラ22からのフレームパルスａ、リセットパルス発
生回路30からのリセットパルスｂに応答して論理回路50
C₁と同様に各データ信号D1、D2、D3を生じる。しかし
て、論理回路50C₂からの両データ信号D1、D2及びデータ
信号D3は、ONデータ信号及びOFFデータ信号としてそれ
ぞれ液晶セル10の列電極Y₂に付与され、論理回路50C₃か
らの両データ信号D1、D2及びデータ信号D3は、ONデータ
信号及びOFFデータ信号としてそれぞれ液晶セル10の列
電極Y₃に付与され、以下同様にして、論理回路50C_mから
の両データ信号D1、D2及びデータ信号D3は、ONデータ信
号及びOFFデータ信号として、それぞれ液晶セル10の列
電極Y_mに付与される。

ここにおいて、各定電圧回路45aからの定電圧（＋
V₃）、定電圧回路45bからの定電圧（＋V₂）、定電圧回
路45cからの定電圧（−V₃）、定電圧回路45dからの定電
圧（−V₂）、定電圧回路54aからの定電圧（＋V₁）、及
び定電圧回路54bからの定電圧（−V₁）の決定方法につ
いて説明する。OFF表示状態にある表示画素（ｍ、ｎ）
に電圧を印加してON表示状態に変化させるとき表示画素
（ｍ、ｎ）の光透過率が電圧印加後90％に達する時間を
強誘電性液晶13の応答時間とし、第８図に示す様に、デ
ータ信号D0又は走査信号S0の信号幅に対応する前記応答
時間を設計応答時間to、データ信号D1又は走査信号S1の
信号幅に応答する前記応答時間を同様のtoとするとき、
第４図に示す曲線ｘとの関連にて、バイアス電圧をそれ
ぞれ＋V₂≒18（Ｖ）、＋V₁≒５（Ｖ）、＋V₃＝22（Ｖ）
とすれば、ダイナミック駆動が可能となる。またマイナ
ス側のバイアスは−V₂≒−18（Ｖ）、−V₁≒−５
（Ｖ）、V₃＝−22（Ｖ）となる。但し、設定応答時間to
はV₂＝18（Ｖ）の電圧の印加時における前記応答時間を
言う。

以上の様に構成した本実施例において、線順次走査回
路20がフレームパルスａ、同期パルスLP、シフトクロッ
クパルスSP、データパルスPx及びデータパルスPyをそれ
ぞれ発生し、リセットパルス発生回路30がフレームパル
スａに応答し、リセットパルスｂを発生すると、第９図
に示す様に、行駆動回路40が、線順次走査回路20からの
同期パルスLP及びデータパルスPx並びにリセットパルス
発生回路30からのリセットパルスｂに応答し、リセット
信号（S0）または選択信号（走査信号S1、S3）または非
選択信号（走査信号S2、S4）を、液晶セル10の各行電極
X₁〜X_nのいずれかに行電極X₁から行電極X_nにかけてT/n
毎にシフトさせながら付与する。（但し、Ｔは一画面表
示時間を表す）。一方、列駆動回路50が、線順次走査20
からの同期パルスLP、シフトクロックパルスSP及びデー
タパルスPy及びフレームパルスａ並びにリセットパルス
発生回路30からのリセットパルスｂに応答して、ONデー
タ信号（データ信号D1、D2）またはOFFデータ信号（デ
ータ信号D3）を、液晶セル10の各列電極Y₁〜Y_mにそれぞ
れ繰り返し付与する。

行電極と列電極の部分拡大図を示したのが第10図であ
るが、いま、表示画素（１、１）がOFF、表示画素
（１、２）がONであるとすると、それぞれ液晶セルに対
する印加電圧波形は、前者が第11図（ｃ）、後者が同図
（ａ）の様になり、このときの光透過率はそれぞれ同図
（ｄ）、（ｂ）の様になる。

第11図に従って本発明の作用を詳しく説明する。

まず、ｎ×ｍ個の表示画素の全ては、一画面表示時間
の最初の時間t₀の間の零ボルトによってOFF表示（前記
第１の状態に対応）にリセットされる。そして、前記第
１の状態と前記第２の状態間の光透過率−電圧特性に見
られるヒステリシスを利用し、ｎ・T/（2n＋１）の間表
示データに従って、ON表示画素の書き込みを行う。次の
ｎ・T/（2n＋１）間には、前記第１の状態と前記第３の
状態間の光透過率−電圧特性に見られるヒステリシスを
利用して先と同じ表示データに従ってON表示画素の書き
込みを行い一画面の表示を完成させる。ON表示画素（1,
2）、OFF表示画素（1,1）に印加される電圧波形によっ
てさらに具体的に説明する。ON表示画素（1,2）には、
第11図（ａ）に図示した電圧波形が印加され、最初の零
ボルトのt₀間でOFF表示（液晶分子の状態で言えば、前
記第１の状態に対応）になり、次の選択信号S₁とONデー
タ信号D₁の合成による電圧（V₃＋V₁）のパルスによって
ON表示（液晶分子の状態で言えば、前記第２の状態に対
応）となる。この後、非選択信号S₂とデータ信号D₃の合
成による電圧V₂の直流電圧によってON表示は（ｎ−１）
・T/（2n＋１）間保持される。そして次の選択信号S₃と
データ信号D₂の合成による電圧−（V₃＋V₁）によって別
のON表示（液晶分子の状態で言えば、前記第３の状態に
対応）となる。この後の非選択信号S₄とデータ信号D₃の
合成による電圧−V₂の直流電圧によってこのON表示も保
持される。この様子は、第11図（ｂ）に光透過率−時間
の関係で示されている。次に、OFF表示画素（1,1）に
は、第11図（ｃ）に示した電圧波形が印加され、先と同
様に零ボルト期間でOFF表示にリセットされた後、選択
信号S₁とOFFデータ信号D₃の合成による電圧V₃及びその
後の非選択信号S₄とONデータ信号D₁又はOFFデータ信号D
₃の合成による電圧V₂＋V₁又はV₂には、液晶分子が応答
せずOFF表示を維持する。また、選択信号S₃とOFFデータ
信号D₃の合成による−V₂及び選択信号S₄とONデータ信号
D₂又はOFFデータ信号D₃の合成による電圧−（V₂＋V₁）
又は−V₂にも液晶分子は応答せずOFF表示を維持する。
この様子は、第11図（ｄ）に光透過率−時間の関係で示
されている。

なお、本発明の実施にあたっては、両導電膜11b、12b
にそれぞれ高分子膜16、17を形成するようにしたが、こ
れに代えて、両導電膜11b、12bの一方にのみ高分子膜16
或いは17を形成するように実施してもよい。また、本発
明の実施にあたっては、液晶セル10を透過型に限ること
なく反射型としてもよい。

また、本発明の実施にあたっては、第１駆動信号は、
第９図に示す様に時間０にX₁〜X_n、Y₁〜Y_mに１度に印加
される場合だけではなく、複数本のＸ電極およびＹ電極
に第１駆動信号を付与し、１画面表示時間Ｔの間に複数
回の第１駆動信号印加時間を設けることも言うまでもな
く可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体構成図、第２図は
第１図における液晶セルの拡大概略断面図、第３図
（ａ）、（ｂ）、（ｃ）は第２図における液晶分子の配
向状態を示す図、第４図は強誘電性液晶の光透過率と印
加電圧との関係を示す図、第５図は第１図における行駆
動回路の論理回路の詳細図、第６図は第１図における列
駆動回路の論理回路の詳細図、第７図及び第８図は第５
図及び第６図に示す回路の動作を説明するための出力波
形図、第９図は第１図に示す液晶セルに付与される信号
の説明図、第10図は行電極と列電極の部分拡大図、第11
図は液晶セルに対する印加信号の説明図である。 10……液晶セル、11と12……電極基板、13……強誘電性
液晶、14と15……偏向板、16と17……高分子膜、20……
線順次走査回路、21……ROM、22……コントローラ、30
……リセットパルス発生回路、40……行駆動回路、50…
…列駆動回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者河村一朗東京都千代田区丸の内２丁目７番３号昭和シェル石油株式会社内 (72)発明者山田祐一郎愛知県刈谷市昭和町１丁目１番地日本電装株式会社内 (72)発明者徳永政男愛知県刈谷市昭和町１丁目１番地日本電装株式会社内 (72)発明者森薫愛知県刈谷市昭和町１丁目１番地日本電装株式会社内 (72)発明者山本典生愛知県刈谷市昭和町１丁目１番地日本電装株式会社内 (56)参考文献特開昭63−225230（ＪＰ，Ａ) ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．20 （1981）Ｓｕｐｐｌｅｍｅｎｔ 20−４，Ｐ．215−218

Claims

(57)【特許請求の範囲】

【請求項１】ｎ条の行電極とｍ条の列電極とが互いに格
子状に対向されるように並設した両電極基板間に液晶を
封入してmn個の表示画素を形成する液晶セルと、前記ｎ
条の行電極に走査信号を付与する行駆動回路と、前記ｍ
条の列電極にデータ信号を付与する列駆動回路とを備え
て、前記mn個の表示画素によりマトリックス表示を行う
ようにしたマトリックス型液晶表示装置において、前記液晶は、印加電圧の正極性側において前記印加電圧
が第１の閾値電圧を超えた時に第１の安定な分子配向状
態から第２の安定な分子配向状態に変化開始し、前記印
加電圧が前記第１の閾値電圧より小さい第２の閾値電圧
を下回った時に前記第２の安定な分子配向状態から前記
第１の安定な分子配向状態に変化開始し、前記印加電圧
の負極性側において前記印加電圧の絶対値が第３の閾値
電圧の絶対値を超えたときに前記第１の安定な分子配向
状態から第３の安定な分子配向状態に変化開始し、前記
印加電圧の絶対値が前記第３の閾値電圧の絶対値より小
さい第４の閾値電圧の絶対値を下回った時に前記第３の
安定な分子配向状態から前記第１の安定な分子配向状態
に変化開始して、前記第１の安定な分子配向状態と前記
第２の安定な分子配向状態の間の変化状態において第１
のヒステリシス特性を有し、前記第１の安定な分子配向
状態と前記第３の安定な分子配向状態の間の状態変化に
おいて第２のヒステリシス特性を有するものであって、前記走査信号は、表示を消去する消去信号と、表示状態
を選択する選択信号とを有して構成されており、前記消去信号と前記データ信号により前記表示画素に印
加される電圧は、前記表示画素に対応した液晶を前記第
１の安定な分子配向状態にするものであり、前記選択信号と前記データ信号により前記表示画素に印
加される電圧は、前記表示画素を明状態にするとき、第
１の期間においては前記表示画素に対応した液晶を前記
第２の安定な分子配向状態にし、前記第１の期間と異な
る第２の期間においては前記表示画素に対応した液晶を
前記第３の安定な分子配向状態にするものであることを
特徴とするマトリックス型液晶表示装置。
【請求項２】前記消去信号と前記データ信号により前記
第１の安定な分子配向状態にされた後、前記選択信号と
前記データ信号により前記表示画素を明状態にすること
を特徴とする請求項１に記載のマトリックス型液晶表示
装置。
【請求項３】前記第１の期間および前記第２の期間にお
いて前記表示画素を暗状態にするとき、前記選択信号と
前記データ信号により前記表示画素に印加される電圧
は、前記消去信号と前記データ信号により前記第１の安
定な分子配向状態にされた状態を維持するものであるこ
とを特徴とする請求項１又は２に記載のマトリックス型
液晶表示装置。
【請求項４】前記第１の期間および前記第２の期間にお
いて前記選択信号と前記データ信号により前記表示画素
に印加される電圧は、前記消去信号と前記データ信号に
より前記表示画素に印加される電圧を基準として極性が
互いに異なる電圧であることを特徴とする請求項１乃至
３のいずれか１つに記載のマトリックス型液晶表示装
置。
【請求項５】前記第１の期間および前記第２の期間は、
１画面表示時間内で設定されることを特徴とする請求項
１乃至４のいずれか１つに記載のマトリックス型液晶表
示装置。