JP2697717B2 - マトリクス型液晶表示装置 - Google Patents
マトリクス型液晶表示装置Info
- Publication number
- JP2697717B2 JP2697717B2 JP31319895A JP31319895A JP2697717B2 JP 2697717 B2 JP2697717 B2 JP 2697717B2 JP 31319895 A JP31319895 A JP 31319895A JP 31319895 A JP31319895 A JP 31319895A JP 2697717 B2 JP2697717 B2 JP 2697717B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- signal
- state
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、文字、図形及びＴ
Ｖ画像等の情報を表示するマトリクス型液晶表示装置に
関する。
Ｖ画像等の情報を表示するマトリクス型液晶表示装置に
関する。
【０００２】
【従来の技術】現在、液晶表示装置としてはＴＮ型表示
方式が最も広く用いられている。しかし、他の表示装置
（例えば、蛍光表示管、プラズマディスプレイ等）と比
較すると応答速度の点で劣っており、大幅な改善が現在
までのところ見られていない。最近、強誘電性液晶を利
用した表示方式が発表（特開昭５６ー１０７２１６号公
報）され、その速い応答速度の他に、高コントラスト、
表示メモリー効果等の高マトリクス性に有効な特性を示
すことから非常に注目を集めている。
方式が最も広く用いられている。しかし、他の表示装置
（例えば、蛍光表示管、プラズマディスプレイ等）と比
較すると応答速度の点で劣っており、大幅な改善が現在
までのところ見られていない。最近、強誘電性液晶を利
用した表示方式が発表（特開昭５６ー１０７２１６号公
報）され、その速い応答速度の他に、高コントラスト、
表示メモリー効果等の高マトリクス性に有効な特性を示
すことから非常に注目を集めている。
【０００３】強誘電性液晶とは、強誘電性を示す液晶の
ことを言う。結晶の対称性の理論から１９７５年 Meyer
らによってはじめて強誘電性液晶が合成され、現在まで
のところ強誘電性液晶相としてはカイラルスメクチック
Ｃ相、カイラルスメクチックＩ相、カイラルスメクチッ
クＧ相などが発見されている。ここでは、一般に最も広
く研究されているカイラルスメクチックＣ相を用いてそ
の性質を説明する。
ことを言う。結晶の対称性の理論から１９７５年 Meyer
らによってはじめて強誘電性液晶が合成され、現在まで
のところ強誘電性液晶相としてはカイラルスメクチック
Ｃ相、カイラルスメクチックＩ相、カイラルスメクチッ
クＧ相などが発見されている。ここでは、一般に最も広
く研究されているカイラルスメクチックＣ相を用いてそ
の性質を説明する。
【０００４】強誘電性液晶は、スメクチック相と呼ばれ
る層構造を有する液晶で、液晶分子はこの層法線方向に
対して角度θだけ傾いている。また、液晶分子は不斉原
子と分子長軸に垂直な方向に自発分極となる永久双極子
モーメントを有しており、強誘電性液晶系全体はラセミ
体でない光学活性な構成となっている。強誘電性液晶分
子が不斉原子を有しているため通常らせん構造をとって
いる。これを特開昭５６ー１０７２１６号公報で記述さ
れている様にそのらせんピッチの３倍以下の間隔の基板
間に挟んでセルを構成すると、そのらせん構造が基板壁
面の効果によってほどけ、自発分極が基板に垂直な方向
に一様に配列した２状態が安定に存在するようになる。
これがいわゆるメモリー効果と呼ばれる。
る層構造を有する液晶で、液晶分子はこの層法線方向に
対して角度θだけ傾いている。また、液晶分子は不斉原
子と分子長軸に垂直な方向に自発分極となる永久双極子
モーメントを有しており、強誘電性液晶系全体はラセミ
体でない光学活性な構成となっている。強誘電性液晶分
子が不斉原子を有しているため通常らせん構造をとって
いる。これを特開昭５６ー１０７２１６号公報で記述さ
れている様にそのらせんピッチの３倍以下の間隔の基板
間に挟んでセルを構成すると、そのらせん構造が基板壁
面の効果によってほどけ、自発分極が基板に垂直な方向
に一様に配列した２状態が安定に存在するようになる。
これがいわゆるメモリー効果と呼ばれる。
【０００５】この２状態は、自発分極の向きが互いに逆
方向を向いており、分子長軸の向きが、一方は前述の層
法線方向に対してθだけ傾いているとすると、他方は−
θだけ傾いていることにそれぞれ対応している。このと
き、直交ニコル間にセルを置き、偏光子を前記一方の分
子長軸と平行となるようにすれば、偏光子を透過した直
線偏光はそのまま液晶層を通り抜けるが、検光子によっ
て遮られ暗状態となる。この状態で他方は、偏光子を透
過した直線偏光が液晶分子の複屈折効果により検光子を
通り抜け明状態が得られる。
方向を向いており、分子長軸の向きが、一方は前述の層
法線方向に対してθだけ傾いているとすると、他方は−
θだけ傾いていることにそれぞれ対応している。このと
き、直交ニコル間にセルを置き、偏光子を前記一方の分
子長軸と平行となるようにすれば、偏光子を透過した直
線偏光はそのまま液晶層を通り抜けるが、検光子によっ
て遮られ暗状態となる。この状態で他方は、偏光子を透
過した直線偏光が液晶分子の複屈折効果により検光子を
通り抜け明状態が得られる。
【０００６】ここで、前記基板に垂直方向に直流電界を
印加すると、自発分極が電界方向を向く性質に従って分
子長軸が層法線方向に対して一様にθ（又は−θ）傾い
た配列になる。これとは逆方向の直流電界を印加すると
分子は一様に−θ（又はθ）の配列となる。このように
電界の向きによって明暗の状態をスイッチングすること
ができる。
印加すると、自発分極が電界方向を向く性質に従って分
子長軸が層法線方向に対して一様にθ（又は−θ）傾い
た配列になる。これとは逆方向の直流電界を印加すると
分子は一様に−θ（又はθ）の配列となる。このように
電界の向きによって明暗の状態をスイッチングすること
ができる。
【０００７】さて、上記スイッチング原理を利用したマ
トリクス型強誘電性液晶表示装置をマトリクス駆動する
場合、通常図１に示す水平方向の行電極群Ｘ1 …Ｘm を
順次選択して走査し、これに同期して垂直方向の列電極
群Ｙ1 …Ｙm には並列に、“明”又は“暗”の信号電圧
を一斉に印加する線順次走査方式が用いられる。この方
式を用いた具体的例としては、強誘電性液晶の光学応答
時間の印加電圧に対する強い依存性を利用し、電圧変調
によって駆動する“２フィールド法”と呼ばれる方法な
どがある。
トリクス型強誘電性液晶表示装置をマトリクス駆動する
場合、通常図１に示す水平方向の行電極群Ｘ1 …Ｘm を
順次選択して走査し、これに同期して垂直方向の列電極
群Ｙ1 …Ｙm には並列に、“明”又は“暗”の信号電圧
を一斉に印加する線順次走査方式が用いられる。この方
式を用いた具体的例としては、強誘電性液晶の光学応答
時間の印加電圧に対する強い依存性を利用し、電圧変調
によって駆動する“２フィールド法”と呼ばれる方法な
どがある。
【０００８】この方法をもう少し詳しく説明する。前記
行電極と列電極の交点である画素の“明”と“暗”の組
み合わせによって文字、、図形等を表示する場合、強誘
電性液晶が前記の如く印加電圧の極性に応答する特殊性
から“明”表示画素を駆動する走査を行って表示を完成
する。各々の走査における駆動電圧信号は一対の矩形パ
ルスから成り、選択画素には電圧が±Ｖのパルス、非選
択画素には±Ｖ／４のパルスが印加されるように構成さ
れている。
行電極と列電極の交点である画素の“明”と“暗”の組
み合わせによって文字、、図形等を表示する場合、強誘
電性液晶が前記の如く印加電圧の極性に応答する特殊性
から“明”表示画素を駆動する走査を行って表示を完成
する。各々の走査における駆動電圧信号は一対の矩形パ
ルスから成り、選択画素には電圧が±Ｖのパルス、非選
択画素には±Ｖ／４のパルスが印加されるように構成さ
れている。
【０００９】ここで、選択画素とは選択された行電極上
の画素であって、“明”表示画素を駆動する走査では
“明”表示画素、“暗”表示画素を駆動する走査では
“暗”表示画素をこの場合指している。また、非選択画
素とは、選択されていない行電極上の全ての画素をい
う。
の画素であって、“明”表示画素を駆動する走査では
“明”表示画素、“暗”表示画素を駆動する走査では
“暗”表示画素をこの場合指している。また、非選択画
素とは、選択されていない行電極上の全ての画素をい
う。
【００１０】
【発明が解決しようとする課題】マトリクス型強誘電性
液晶表示装置をマトリクス駆動する場合、前記のように
非選択画素にも±Ｖ／４の電圧が印加されてしまう。そ
のため、マトリクス型強誘電性液晶表示装置が良好な表
示品位を保つためには少なくとも±Ｖ／４の電圧が印加
されても明るさが変化しないことが必要である。即ち、
前記２フィールド法の場合では±Ｖ／４で光量が変化せ
ず、±Ｖになって変化することが必要となる。結局、マ
トリクス駆動を行うためにはある電圧まで光量が変化し
ない特性（以下、しきい値特性という）が要求される。
液晶表示装置をマトリクス駆動する場合、前記のように
非選択画素にも±Ｖ／４の電圧が印加されてしまう。そ
のため、マトリクス型強誘電性液晶表示装置が良好な表
示品位を保つためには少なくとも±Ｖ／４の電圧が印加
されても明るさが変化しないことが必要である。即ち、
前記２フィールド法の場合では±Ｖ／４で光量が変化せ
ず、±Ｖになって変化することが必要となる。結局、マ
トリクス駆動を行うためにはある電圧まで光量が変化し
ない特性（以下、しきい値特性という）が要求される。
【００１１】従来のマトリクス型強誘電性液晶表示装置
では、しきい値特性に優れたものが見い出されておら
ず、表示品位が良好でないという問題があった。そこ
で、本発明者等は、上述した問題に対し鋭意研究した結
果、後述する実施形態に示すような液晶を開発した。こ
の液晶においては、印加電圧の正極性側において印加電
圧が第１の閾値電圧を超えた時に第１の安定な分子配向
状態から第２の安定な分子配向状態に変化開始し、印加
電圧が第１の閾値電圧より小さい第２の閾値電圧を下回
った時に第２の安定な分子配向状態から第１の安定な分
子配向状態に変化開始し、印加電圧の負極性側において
印加電圧の絶対値が第３の閾値電圧の絶対値を超えたと
きに第１の安定な分子配向状態から第３の安定な分子配
向状態に変化開始し、印加電圧の絶対値が第３の閾値電
圧の絶対値より小さい第４の閾値電圧の絶対値を下回っ
た時に第３の安定な分子配向状態から第１の安定な分子
配向状態に変化開始して、第１の安定な分子配向状態と
第２の安定な分子配向状態の間の変化状態において第１
のヒステリシス特性を有し、第１の安定な分子配向状態
と第３の安定な分子配向状態の間の状態変化において第
２のヒステリシス特性を有するものである。本発明は、
このような第１、第２のヒステリシス特性を有する液晶
を用い、このヒステリシス特性を利用した新規な駆動に
より、表示品位を良好にすることを目的とする。
では、しきい値特性に優れたものが見い出されておら
ず、表示品位が良好でないという問題があった。そこ
で、本発明者等は、上述した問題に対し鋭意研究した結
果、後述する実施形態に示すような液晶を開発した。こ
の液晶においては、印加電圧の正極性側において印加電
圧が第１の閾値電圧を超えた時に第１の安定な分子配向
状態から第２の安定な分子配向状態に変化開始し、印加
電圧が第１の閾値電圧より小さい第２の閾値電圧を下回
った時に第２の安定な分子配向状態から第１の安定な分
子配向状態に変化開始し、印加電圧の負極性側において
印加電圧の絶対値が第３の閾値電圧の絶対値を超えたと
きに第１の安定な分子配向状態から第３の安定な分子配
向状態に変化開始し、印加電圧の絶対値が第３の閾値電
圧の絶対値より小さい第４の閾値電圧の絶対値を下回っ
た時に第３の安定な分子配向状態から第１の安定な分子
配向状態に変化開始して、第１の安定な分子配向状態と
第２の安定な分子配向状態の間の変化状態において第１
のヒステリシス特性を有し、第１の安定な分子配向状態
と第３の安定な分子配向状態の間の状態変化において第
２のヒステリシス特性を有するものである。本発明は、
このような第１、第２のヒステリシス特性を有する液晶
を用い、このヒステリシス特性を利用した新規な駆動に
より、表示品位を良好にすることを目的とする。
【００１２】
【課題を解決するための手段】請求項１乃至６に記載の
発明においては、液晶として印加電圧の正極性側と負極
性側にヒステリシス特性を有するものを用い、選択信号
（Ｓ1 、Ｓ2 ）と非選択信号（Ｓ3 ）を有する走査信号
とデータ信号（Ｄ1 〜Ｄ3 ）の組み合わせによりマトリ
クス表示を行うようにしたものであって、走査信号は、
表示状態を選択する選択信号（Ｓ 1 、Ｓ 2 ）と、選択さ
れた表示状態を保持する非選択信号（Ｓ 3 ）とを有し、
データ信号は、交流の電圧信号（Ｄ 1 〜Ｄ 3 ）として構
成され、走査信号とデータ信号による液晶への印加電圧
は、所定の期間毎に、正極性側および負極性側に極性反
転する電圧波形として形成し、その場合に、非選択信号
の絶対値を、第１乃至第４の閾値電圧（ｖ1 、ｖ3 、ｖ
1'、ｖ3'）のそれぞれの絶対値の平均の電圧レベルを有
する直流信号としたことを特徴としている。
発明においては、液晶として印加電圧の正極性側と負極
性側にヒステリシス特性を有するものを用い、選択信号
（Ｓ1 、Ｓ2 ）と非選択信号（Ｓ3 ）を有する走査信号
とデータ信号（Ｄ1 〜Ｄ3 ）の組み合わせによりマトリ
クス表示を行うようにしたものであって、走査信号は、
表示状態を選択する選択信号（Ｓ 1 、Ｓ 2 ）と、選択さ
れた表示状態を保持する非選択信号（Ｓ 3 ）とを有し、
データ信号は、交流の電圧信号（Ｄ 1 〜Ｄ 3 ）として構
成され、走査信号とデータ信号による液晶への印加電圧
は、所定の期間毎に、正極性側および負極性側に極性反
転する電圧波形として形成し、その場合に、非選択信号
の絶対値を、第１乃至第４の閾値電圧（ｖ1 、ｖ3 、ｖ
1'、ｖ3'）のそれぞれの絶対値の平均の電圧レベルを有
する直流信号としたことを特徴としている。
【００１３】従って、正極性側と負極性側にヒステリシ
ス特性を有する液晶を用いた新規な駆動にて、表示品位
の良好なマトリクス表示を行うことができる。また、上
記のような２つのヒステリシス特性を有する液晶におい
ては、正極性側と負極性側とで特性が異なっていること
があり、その場合にそれぞれの極性で異なる電圧レベル
の非選択信号を設定していたのでは駆動回路が複雑にな
る。本発明では、非選択信号を上記のような第１乃至第
４の閾値電圧の平均の電圧レベルを有する直流信号とす
ることにより、正極性側と負極性側の駆動に適した同一
の非選択信号とすることができ、駆動回路を簡単にする
ことができる。
ス特性を有する液晶を用いた新規な駆動にて、表示品位
の良好なマトリクス表示を行うことができる。また、上
記のような２つのヒステリシス特性を有する液晶におい
ては、正極性側と負極性側とで特性が異なっていること
があり、その場合にそれぞれの極性で異なる電圧レベル
の非選択信号を設定していたのでは駆動回路が複雑にな
る。本発明では、非選択信号を上記のような第１乃至第
４の閾値電圧の平均の電圧レベルを有する直流信号とす
ることにより、正極性側と負極性側の駆動に適した同一
の非選択信号とすることができ、駆動回路を簡単にする
ことができる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を図面に
より詳細に説明する。図１は、その一実施形態を示すマ
トリクス型強誘電性液晶表示装置の全体構成を示してい
る。この種の表示装置は、マトリクス型液晶セル１０を
備えており、この液晶セル１０は、図１及び図２に示す
ごとく一対の電極基板１１、１２を、例えば１〜１０μ
ｍのギャップを介し互いに平行に配設し、これら各電極
基板１１、１２間に化１の構造式の４−（１−トリフル
オロメチルヘプチルオキシカルボニル）フェニル−４’
−オクチルオキシビフェニル−４−カルボキシレート
（以下、ＴＦＭＨＰＯＢＣと略す）１３を密封し、かつ
各電極基板１１、１２に互いに偏光軸を直交させてなる
各偏光板１４、１５をそれぞれ外方から添着して構成さ
れている。
より詳細に説明する。図１は、その一実施形態を示すマ
トリクス型強誘電性液晶表示装置の全体構成を示してい
る。この種の表示装置は、マトリクス型液晶セル１０を
備えており、この液晶セル１０は、図１及び図２に示す
ごとく一対の電極基板１１、１２を、例えば１〜１０μ
ｍのギャップを介し互いに平行に配設し、これら各電極
基板１１、１２間に化１の構造式の４−（１−トリフル
オロメチルヘプチルオキシカルボニル）フェニル−４’
−オクチルオキシビフェニル−４−カルボキシレート
（以下、ＴＦＭＨＰＯＢＣと略す）１３を密封し、かつ
各電極基板１１、１２に互いに偏光軸を直交させてなる
各偏光板１４、１５をそれぞれ外方から添着して構成さ
れている。
【００１５】
【化１】
【００１６】〔4-(1- ｔriｆluoro ｍethyl ｈeptyloxy
carbonyl) ｐhenyl 4'-ｏctyloxy ｂiphenyl-4-ｃarbox
ylate〕 電極基板１１は、図１及び図２に示すごとく、透明状の
ガラス板１１のその内表面に沿い酸化インジウム或いは
酸化スズからなる透明状の導電膜１１ｂをｎ状の行電極
Ｘ1,Ｘ2,…Ｘn として図１にて図示上下方向に互いに間
隔を付与するとともに同図示左右方向に平行に突設形成
して構成されている。
carbonyl) ｐhenyl 4'-ｏctyloxy ｂiphenyl-4-ｃarbox
ylate〕 電極基板１１は、図１及び図２に示すごとく、透明状の
ガラス板１１のその内表面に沿い酸化インジウム或いは
酸化スズからなる透明状の導電膜１１ｂをｎ状の行電極
Ｘ1,Ｘ2,…Ｘn として図１にて図示上下方向に互いに間
隔を付与するとともに同図示左右方向に平行に突設形成
して構成されている。
【００１７】一方、電極基板１２は図１及び図２に示す
ごとく、透明状のガラス板１２ａにその内表面に沿い酸
化インジウム或いは酸化スズからなる透明状の導電膜１
２ｂをｍ状の列電極Ｙ1,Ｙ2,…Ｙm として図１にて図示
左右方向に互いに間隔を付与するとともに前記各行電極
Ｘ1,Ｘ2,…Ｘn に互いに直交するように突設形成して構
成されている。
ごとく、透明状のガラス板１２ａにその内表面に沿い酸
化インジウム或いは酸化スズからなる透明状の導電膜１
２ｂをｍ状の列電極Ｙ1,Ｙ2,…Ｙm として図１にて図示
左右方向に互いに間隔を付与するとともに前記各行電極
Ｘ1,Ｘ2,…Ｘn に互いに直交するように突設形成して構
成されている。
【００１８】また導電膜１１ｂ、１２ｂの内表面にはポ
リイミド、ポリアミド等の高分子膜１６、１７が付設さ
れ、強誘電性液晶分子１３ａが電極基板１１、１２に平
行に配向するように高分子膜１６、１７の内表面にラビ
ング処理を行っている。強誘電性液晶分子を配向させる
手段としては、前記高分子膜をラビング処理する替わり
に酸化珪素等の斜方蒸着処理方を用いても良い。
リイミド、ポリアミド等の高分子膜１６、１７が付設さ
れ、強誘電性液晶分子１３ａが電極基板１１、１２に平
行に配向するように高分子膜１６、１７の内表面にラビ
ング処理を行っている。強誘電性液晶分子を配向させる
手段としては、前記高分子膜をラビング処理する替わり
に酸化珪素等の斜方蒸着処理方を用いても良い。
【００１９】かかる場合、液晶セル１０内への強誘電性
液晶１３の密封にあたっては、まず、高分子膜１６、１
７のラビング方位が両導電膜１１ｂ、１２ｂの各内表面
間間隔の中心を通り両導電膜１１ｂ、１２ｂに平行とな
る中心線に対して平行となるように両電極基板１１、１
２を平行に組み合せる。然る後、強誘電性液晶１３を加
熱して等方性液体相として毛細管現象を利用して両電極
基板１１、１２間に注入し、かつ液晶セル１０全体を毎
分０．１〜１℃程度にて徐冷することにより強誘電性液
晶１３をスメクチックＣ* 相になるまで冷却する。
液晶１３の密封にあたっては、まず、高分子膜１６、１
７のラビング方位が両導電膜１１ｂ、１２ｂの各内表面
間間隔の中心を通り両導電膜１１ｂ、１２ｂに平行とな
る中心線に対して平行となるように両電極基板１１、１
２を平行に組み合せる。然る後、強誘電性液晶１３を加
熱して等方性液体相として毛細管現象を利用して両電極
基板１１、１２間に注入し、かつ液晶セル１０全体を毎
分０．１〜１℃程度にて徐冷することにより強誘電性液
晶１３をスメクチックＣ* 相になるまで冷却する。
【００２０】この様な冷却の結果、スメクチック層形体
をとる強誘電性液晶１３は高分子膜１６、１７のラビン
グ方向に沿い配向することとなるが、図２に示す様にス
メクチック層１３ｃは く”の字に折れ曲がっている。
この時の強誘電性液晶分子１３の電界とその向きによっ
て安定状態をとる分子配列を図３を用いて説明する。同
図では、液晶セル１０の法線方向から見た図とその断面
方向斜視図をそれぞれ対応させて示してある。
をとる強誘電性液晶１３は高分子膜１６、１７のラビン
グ方向に沿い配向することとなるが、図２に示す様にス
メクチック層１３ｃは く”の字に折れ曲がっている。
この時の強誘電性液晶分子１３の電界とその向きによっ
て安定状態をとる分子配列を図３を用いて説明する。同
図では、液晶セル１０の法線方向から見た図とその断面
方向斜視図をそれぞれ対応させて示してある。
【００２１】まず、図３（ａ）は無電界の時に安定な液
晶分子配列を示している。液晶分子１３ａの分子長軸は
ラビング方向と略平行で断面図で見ると、液晶セル１０
の上半分では自発分極１３ｂが右向き（又は左向き）に
下半分では自発分極１３ｂが左向き（又は右向き）に向
く様に配向している。即ち、液晶分子１３ａが電界によ
って動く軌道１３ｄ（通常スメクチックコ−ンと呼ばれ
る）上で表わせば、液晶セル１０の上半分では液晶分子
１３ａが下方向、下半分では上方向に位置しスメクチッ
ク層１３ｃが”く”の字に折れ曲がった部分で分割され
る。この状態は、直交ニコル間に置いて観察すれば消光
位が観測される。
晶分子配列を示している。液晶分子１３ａの分子長軸は
ラビング方向と略平行で断面図で見ると、液晶セル１０
の上半分では自発分極１３ｂが右向き（又は左向き）に
下半分では自発分極１３ｂが左向き（又は右向き）に向
く様に配向している。即ち、液晶分子１３ａが電界によ
って動く軌道１３ｄ（通常スメクチックコ−ンと呼ばれ
る）上で表わせば、液晶セル１０の上半分では液晶分子
１３ａが下方向、下半分では上方向に位置しスメクチッ
ク層１３ｃが”く”の字に折れ曲がった部分で分割され
る。この状態は、直交ニコル間に置いて観察すれば消光
位が観測される。
【００２２】次に、液晶セル１０の両電極基板１１、１
２間に電界を印加する（図３（ｂ）の断面図では紙面に
沿って下から上向きに印加する）と、液晶分子１３ａは
その自発分極１３ｂの向きが電界方向に揃うため、分子
長軸が前記図３（ａ）の配向方向から角度θだけずれた
状態、即ち、自発分極１３ｂが上向きでスメクチックコ
−ン１３ｄ上で言えば右側に位置する状態が安定状態と
なる。
２間に電界を印加する（図３（ｂ）の断面図では紙面に
沿って下から上向きに印加する）と、液晶分子１３ａは
その自発分極１３ｂの向きが電界方向に揃うため、分子
長軸が前記図３（ａ）の配向方向から角度θだけずれた
状態、即ち、自発分極１３ｂが上向きでスメクチックコ
−ン１３ｄ上で言えば右側に位置する状態が安定状態と
なる。
【００２３】さらに、これと逆向きの電界を印加する
（図３（ｃ））と、前記と同様の理由で分子長軸が同図
（ｂ）とは逆方向に角度−θだけずれた状態、即ち、自
発分極１３ｂが下向きで、スメクチックコ−ン１３ｄ上
で言えば、左側に位置する状態が安定状態となる。そし
て、この図３（ｂ）、（ｃ）の状態も同図（ａ）と同様
に直交ニコル間で観察すると消光位が互いに角度２θず
れた位置に観測される。
（図３（ｃ））と、前記と同様の理由で分子長軸が同図
（ｂ）とは逆方向に角度−θだけずれた状態、即ち、自
発分極１３ｂが下向きで、スメクチックコ−ン１３ｄ上
で言えば、左側に位置する状態が安定状態となる。そし
て、この図３（ｂ）、（ｃ）の状態も同図（ａ）と同様
に直交ニコル間で観察すると消光位が互いに角度２θず
れた位置に観測される。
【００２４】ここで、液晶セル１０に添着する偏光板１
４、１５の偏光軸を次のように定める。偏光板１５の偏
光軸を図３（ａ）の分子長軸と平行（図３（ａ）に図示
した破線矢印Ｐ）とし偏光板１４の偏光軸は、これと直
交（図３（ａ）に図示した実線矢印Ａ）させる。かかる
場合、前記３つの安定状態の光透過は数１で記述され
る。
４、１５の偏光軸を次のように定める。偏光板１５の偏
光軸を図３（ａ）の分子長軸と平行（図３（ａ）に図示
した破線矢印Ｐ）とし偏光板１４の偏光軸は、これと直
交（図３（ａ）に図示した実線矢印Ａ）させる。かかる
場合、前記３つの安定状態の光透過は数１で記述され
る。
【００２５】
【数１】 Ｉ＝Ｉ0 ・ sin 2４θ・ sin 2（πΔｎｄ／λ） ここで、Ｉは透過光強度、Ｉ0 は偏光板の透過率で決ま
る定数、θ0 は偏光板１５の偏光軸と液晶分子長軸のな
す角（図３では、（ａ）でθ0 ＝０、（ｂ）でθ0 ＝
θ、（ｃ）ではθ0 ＝−θとなる。ＴＦＭＨＰＯＢＣの
場合、温度によって変化するがθ＝１１〜３１°であ
る。）Δｎは液晶の常光、異常光に対する屈折率の差、
ｄは液晶セルの基板間隔、λは光の波長である。
る定数、θ0 は偏光板１５の偏光軸と液晶分子長軸のな
す角（図３では、（ａ）でθ0 ＝０、（ｂ）でθ0 ＝
θ、（ｃ）ではθ0 ＝−θとなる。ＴＦＭＨＰＯＢＣの
場合、温度によって変化するがθ＝１１〜３１°であ
る。）Δｎは液晶の常光、異常光に対する屈折率の差、
ｄは液晶セルの基板間隔、λは光の波長である。
【００２６】数１から分かるように、図３（ａ）では光
は透過せず“暗”を示し、図３（ｂ）、（ｃ）では光が
透過し“明”を示すことが容易に認められる。この透過
光強度と液晶セル１０への印加電圧の関係を実験により
測定した。この結果を図４に示す。図４の横軸は印加電
圧で図３（ｂ）で図示した電界の向きで正、同図（ｃ）
で図示した向きで負としてある。縦軸は相対透過光強度
である。
は透過せず“暗”を示し、図３（ｂ）、（ｃ）では光が
透過し“明”を示すことが容易に認められる。この透過
光強度と液晶セル１０への印加電圧の関係を実験により
測定した。この結果を図４に示す。図４の横軸は印加電
圧で図３（ｂ）で図示した電界の向きで正、同図（ｃ）
で図示した向きで負としてある。縦軸は相対透過光強度
である。
【００２７】無電界の図３（ａ）の状態から正の印加電
圧を増加していくと、電界Ｅと自発分極ＰS の積に基づ
くトルクと弾性トルクの競合により、しきい値（閾値）
ｖ1をもって図３（ａ）の状態に配列していた液晶分子
がスメクチックコ−ン１３ｄに沿って反転し始め飽和電
圧ｖ2 を越えて図３（ｂ）の状態となる。これに伴って
透過光強度も変化し、結局“暗”から“明”へスイッチ
ングする。ここで、しきい値電圧は透過光強度が初期値
から１０％変化する電圧と定義し、飽和電圧は同９０％
変化する電圧と定義する。
圧を増加していくと、電界Ｅと自発分極ＰS の積に基づ
くトルクと弾性トルクの競合により、しきい値（閾値）
ｖ1をもって図３（ａ）の状態に配列していた液晶分子
がスメクチックコ−ン１３ｄに沿って反転し始め飽和電
圧ｖ2 を越えて図３（ｂ）の状態となる。これに伴って
透過光強度も変化し、結局“暗”から“明”へスイッチ
ングする。ここで、しきい値電圧は透過光強度が初期値
から１０％変化する電圧と定義し、飽和電圧は同９０％
変化する電圧と定義する。
【００２８】逆に、印加電圧をｖ2 以上から減少させる
と電圧増加時と同じ変化を示さずヒステリシスを示す。
即ち、しきい値ｖ3 をもって図３（ｂ）の状態から分子
が反転し始め、飽和電圧ｖ4 によって図３（ａ）の状態
に変化する。これに伴って透過光強度も変化し、結局
“明”から“暗”へスイッチングする。逆極性の電圧を
印加した時も同様にヒステリシスを示して図３（ａ）の
状態と図３（ｃ）の状態が変化し、“暗”から“明”及
び“明”から“暗”への変化でそれぞれしきい値ｖ1'、
ｖ3'、飽和電圧ｖ2'、ｖ4'をもつ。本発明では上記した
特性を有効に利用している。
と電圧増加時と同じ変化を示さずヒステリシスを示す。
即ち、しきい値ｖ3 をもって図３（ｂ）の状態から分子
が反転し始め、飽和電圧ｖ4 によって図３（ａ）の状態
に変化する。これに伴って透過光強度も変化し、結局
“明”から“暗”へスイッチングする。逆極性の電圧を
印加した時も同様にヒステリシスを示して図３（ａ）の
状態と図３（ｃ）の状態が変化し、“暗”から“明”及
び“明”から“暗”への変化でそれぞれしきい値ｖ1'、
ｖ3'、飽和電圧ｖ2'、ｖ4'をもつ。本発明では上記した
特性を有効に利用している。
【００２９】前記の各行電極Ｘ1,Ｘ2,…Ｘn と各列電極
Ｙ1,Ｙ2,…Ｙm との交又部は、これら各交又部に存在す
る各強誘電性液晶部分と共にそれぞれ各表示画素（１，
１）、…（１，ｍ）、（２，１）、…（ｎ，ｍ）を構成
する（図１参照）。行電極と列電極との間に−極性の適
正な電圧が印加されたとき強誘電性液晶がとりうる分子
配向状態にて表示画素が光を透過させる状態（即ち、明
表示状態）となり、一方、行電極と列電極との間にしき
い値以下の適正な電圧が印加されたとき強誘電性液晶が
取り得る分子配向状態にて表示画素が光を透過させない
状態（即ち、暗表示状態）となるように各偏光板１４、
１５の偏光軸が強誘電性液晶の分子長軸との関係で定め
られている。尚、偏光板１５の背後には、偏光板１５に
投光する光源が配置されている。
Ｙ1,Ｙ2,…Ｙm との交又部は、これら各交又部に存在す
る各強誘電性液晶部分と共にそれぞれ各表示画素（１，
１）、…（１，ｍ）、（２，１）、…（ｎ，ｍ）を構成
する（図１参照）。行電極と列電極との間に−極性の適
正な電圧が印加されたとき強誘電性液晶がとりうる分子
配向状態にて表示画素が光を透過させる状態（即ち、明
表示状態）となり、一方、行電極と列電極との間にしき
い値以下の適正な電圧が印加されたとき強誘電性液晶が
取り得る分子配向状態にて表示画素が光を透過させない
状態（即ち、暗表示状態）となるように各偏光板１４、
１５の偏光軸が強誘電性液晶の分子長軸との関係で定め
られている。尚、偏光板１５の背後には、偏光板１５に
投光する光源が配置されている。
【００３０】また、液晶表示装置は、図１に示すごと
く、線順次走査回路２０と、この線順次走査回路２０に
接続した基準信号発生回路３０と、線順次走査回路２０
及び基準信号発生回路３０に接続した行駆動回路４０及
び列駆動回路５０とを備えており、線順次走査回路２０
は、ＲＯＭ２１と、このＲＯＭ２１に接続したコントロ
ーラ２２により構成されている。ＲＯＭ２１は、液晶セ
ル１０に表示されるための所定の表示内容を表す表示デ
ータを予め記憶している。
く、線順次走査回路２０と、この線順次走査回路２０に
接続した基準信号発生回路３０と、線順次走査回路２０
及び基準信号発生回路３０に接続した行駆動回路４０及
び列駆動回路５０とを備えており、線順次走査回路２０
は、ＲＯＭ２１と、このＲＯＭ２１に接続したコントロ
ーラ２２により構成されている。ＲＯＭ２１は、液晶セ
ル１０に表示されるための所定の表示内容を表す表示デ
ータを予め記憶している。
【００３１】コントローラ２２は、基準クロックパルス
ａ（図８に示すａ）を順次発生し、基準クロックパルス
ａの３倍の周期を持つ同期パルスｂ（図８に示すｂ）を
順次発生し、フレーム毎に反転するフレームパルスｃ
（図８に示すｃ）を順次発生し、シフトクロックパルス
Ｓｋを順次発生し、ＲＯＭ２１からの列電極表示データ
をデータパルスＰｙとして順次発生し、かつ行電極デー
タをデータパルスＰｘとして順次発生する。
ａ（図８に示すａ）を順次発生し、基準クロックパルス
ａの３倍の周期を持つ同期パルスｂ（図８に示すｂ）を
順次発生し、フレーム毎に反転するフレームパルスｃ
（図８に示すｃ）を順次発生し、シフトクロックパルス
Ｓｋを順次発生し、ＲＯＭ２１からの列電極表示データ
をデータパルスＰｙとして順次発生し、かつ行電極デー
タをデータパルスＰｘとして順次発生する。
【００３２】基準信号発生回路３０は、図５に示すごと
く、コントローラ２２に接続したインバータ３１と、コ
ントローラ２２及びインバータ３１に接続したＤタイプ
フリップフロップ３２、３３、３４を有している。イン
バータ３１は、コントローラ２２からの前記同期パルス
ｂを順次反転させて反転ゲートパルスを出力する。
く、コントローラ２２に接続したインバータ３１と、コ
ントローラ２２及びインバータ３１に接続したＤタイプ
フリップフロップ３２、３３、３４を有している。イン
バータ３１は、コントローラ２２からの前記同期パルス
ｂを順次反転させて反転ゲートパルスを出力する。
【００３３】フリップフロップ３２、３３、３４におい
ては、フリップフロップ３４の出力端子と３２のデータ
入力端子が、３２の出力端子と３３のデータ入力端子
が、３３の出力端子と３４の入力端子がそれぞれ接続さ
れており、インバータ３１からの反転ゲートパルスのロ
ーレベル時にプリセットあるいはクリアされて、それぞ
れハイ、ロー、ローレベルを出力すると共に、コントロ
ーラ２２からの基準クロックパルスａの立ち上がりに同
期してフリップフロップ３２、３３、３４の順に出力を
シフトさせ、フリップフロップ３２より基準信号ｄ（図
８に示すｄ）を、３３より基準信号ｅ（図８に示すｅ）
を、３４より基準信号ｆ（図８に示すｆ）を発生する。
ては、フリップフロップ３４の出力端子と３２のデータ
入力端子が、３２の出力端子と３３のデータ入力端子
が、３３の出力端子と３４の入力端子がそれぞれ接続さ
れており、インバータ３１からの反転ゲートパルスのロ
ーレベル時にプリセットあるいはクリアされて、それぞ
れハイ、ロー、ローレベルを出力すると共に、コントロ
ーラ２２からの基準クロックパルスａの立ち上がりに同
期してフリップフロップ３２、３３、３４の順に出力を
シフトさせ、フリップフロップ３２より基準信号ｄ（図
８に示すｄ）を、３３より基準信号ｅ（図８に示すｅ）
を、３４より基準信号ｆ（図８に示すｆ）を発生する。
【００３４】行駆動回路４０は、コントローラ２２と、
コントローラ２２に接続したシフトレジスタ４０Ａと、
基準信号発生回路３０及びシフトレジスタ４０Ａに接続
した各論理回路４０Ｂ１、４０Ｂ２、…、４０Ｂｎを有
している。シフトレジスタ４０Ａは、コントローラ２２
からの同期パルスｂを順次シフトパルスとして受け、同
シフトパルスに同期してコントローラ２２からの各デー
タパルスＰｘを、各論理回路４０Ｂ１ ４０Ｂｎのいず
れかに論理回路４０Ｂ１から論理回路４０Ｂｎにかけて
順次シフトさせてデータパルスｇ（図８に示すｇ）とし
て付与する。
コントローラ２２に接続したシフトレジスタ４０Ａと、
基準信号発生回路３０及びシフトレジスタ４０Ａに接続
した各論理回路４０Ｂ１、４０Ｂ２、…、４０Ｂｎを有
している。シフトレジスタ４０Ａは、コントローラ２２
からの同期パルスｂを順次シフトパルスとして受け、同
シフトパルスに同期してコントローラ２２からの各デー
タパルスＰｘを、各論理回路４０Ｂ１ ４０Ｂｎのいず
れかに論理回路４０Ｂ１から論理回路４０Ｂｎにかけて
順次シフトさせてデータパルスｇ（図８に示すｇ）とし
て付与する。
【００３５】論理回路４０Ｂ１は、図６に示すごとく、
シフトレジスタ４０Ａ及びコントローラ２２に接続した
Ｄタイプラッチ４１ｃ、シフトレジスタ４０Ａに接続し
たインバータ４１ａ、ラッチ４１ｃに接続したインバー
タ４１ｂ及びシフトレジスタ４０Ａ、コントローラ２
２、インバータ４１ａ、４１ｂなどに接続したＡＮＤゲ
ート４２ａ、４３ａ、４４ａ、４５ａ、４６ａ、４７
ａ、４８ａを備えている。
シフトレジスタ４０Ａ及びコントローラ２２に接続した
Ｄタイプラッチ４１ｃ、シフトレジスタ４０Ａに接続し
たインバータ４１ａ、ラッチ４１ｃに接続したインバー
タ４１ｂ及びシフトレジスタ４０Ａ、コントローラ２
２、インバータ４１ａ、４１ｂなどに接続したＡＮＤゲ
ート４２ａ、４３ａ、４４ａ、４５ａ、４６ａ、４７
ａ、４８ａを備えている。
【００３６】Ｄタイプラッチ４１ｃは、シフトレジスタ
４０ＡからのデータパルスｇをＧ端子に、コントローラ
２２からのフレームパルスｃをＤ端子に入力し、Ｇ端子
入力がハイレベルの時フレームパルスｃをそのままＱ端
子より出力し、Ｇ端子入力がローレベルになると、Ｇ端
子入力信号の立ち下がり時のＤ端子入力信号レベルを保
持し、Ｑ端子より出力し、ゲートパルスｃ' を発生す
る。
４０ＡからのデータパルスｇをＧ端子に、コントローラ
２２からのフレームパルスｃをＤ端子に入力し、Ｇ端子
入力がハイレベルの時フレームパルスｃをそのままＱ端
子より出力し、Ｇ端子入力がローレベルになると、Ｇ端
子入力信号の立ち下がり時のＤ端子入力信号レベルを保
持し、Ｑ端子より出力し、ゲートパルスｃ' を発生す
る。
【００３７】インバータ４１ａは、シフトレジスタ４０
Ａからのデータパルスｇを反転させて、反転データパル
スを発生する。インバータ４１ｂは、Ｄタイプラッチ４
１ｃからのゲートパルスｃ' を反転させて、反転ゲート
パルスを発生する。ＡＮＤゲート４２ａは、シフトレジ
スタ４０Ａからのデータパルスｇ及びＤタイプラッチ４
１ｃからのゲートパルスｃ' 、基準信号ｆがすべてハイ
レベルの時ハイレベルにてゲートパルスｈ（図８に示す
ｈ）を発生する。
Ａからのデータパルスｇを反転させて、反転データパル
スを発生する。インバータ４１ｂは、Ｄタイプラッチ４
１ｃからのゲートパルスｃ' を反転させて、反転ゲート
パルスを発生する。ＡＮＤゲート４２ａは、シフトレジ
スタ４０Ａからのデータパルスｇ及びＤタイプラッチ４
１ｃからのゲートパルスｃ' 、基準信号ｆがすべてハイ
レベルの時ハイレベルにてゲートパルスｈ（図８に示す
ｈ）を発生する。
【００３８】ＡＮＤゲート４３ａは、シフトレジスタ４
０Ａからのデータパルスｇ及びＤタイプラッチ４１ｃか
らのゲートパルスｃ' 、基準信号ｅがすべてハイレベル
の時ハイレベルにてゲートパルスｆ（図８に示すｆ）を
発生する。ＡＮＤゲート４４ａは、シフトレジスタ４０
Ａからのデータパルスｇ及び基準信号ｄが共にハイレベ
ルの時ハイレベルにてゲートパルスｊ（図８に示すｊ）
を発生する。
０Ａからのデータパルスｇ及びＤタイプラッチ４１ｃか
らのゲートパルスｃ' 、基準信号ｅがすべてハイレベル
の時ハイレベルにてゲートパルスｆ（図８に示すｆ）を
発生する。ＡＮＤゲート４４ａは、シフトレジスタ４０
Ａからのデータパルスｇ及び基準信号ｄが共にハイレベ
ルの時ハイレベルにてゲートパルスｊ（図８に示すｊ）
を発生する。
【００３９】ＡＮＤゲート４５ａは、シフトレジスタ４
０Ａからのデータパルスｇ及びインバータ４１ｂからの
反転ゲートパルス、基準信号ｆがすべてハイレベルの時
ハイレベルにてゲートパルスｋ（図８に示すｋ）を発生
する。ＡＮＤゲート４６ａは、シフトレジスタ４０Ａか
らのデータパルスｇ及びインバータ４１ｂからの反転ゲ
ートパルス、基準信号ｅがすべてハイレベルの時ハイレ
ベルにてゲートパルスｌ（図８に示すｌ）を発生する。
０Ａからのデータパルスｇ及びインバータ４１ｂからの
反転ゲートパルス、基準信号ｆがすべてハイレベルの時
ハイレベルにてゲートパルスｋ（図８に示すｋ）を発生
する。ＡＮＤゲート４６ａは、シフトレジスタ４０Ａか
らのデータパルスｇ及びインバータ４１ｂからの反転ゲ
ートパルス、基準信号ｅがすべてハイレベルの時ハイレ
ベルにてゲートパルスｌ（図８に示すｌ）を発生する。
【００４０】ＡＮＤゲート４７ａは、インバータ４１ａ
からの反転データパルス及びＤタイプラッチ４１ｃから
のゲートパルスｃ' が共にハイレベルの時ハイレベルに
てゲートパルスｍ（図８に示すｍ）を発生する。ＡＮＤ
ゲート４８ａは、インバータ４１ａからの反転ゲートパ
ルス及びインバータ４１ｂからの反転ゲートパルスが共
にハイレベルの時ハイレベルにてゲートパルスｎ（図８
に示すｎ）を発生する。
からの反転データパルス及びＤタイプラッチ４１ｃから
のゲートパルスｃ' が共にハイレベルの時ハイレベルに
てゲートパルスｍ（図８に示すｍ）を発生する。ＡＮＤ
ゲート４８ａは、インバータ４１ａからの反転ゲートパ
ルス及びインバータ４１ｂからの反転ゲートパルスが共
にハイレベルの時ハイレベルにてゲートパルスｎ（図８
に示すｎ）を発生する。
【００４１】トランスミッションゲート４４ｂは、ＡＮ
Ｄゲート４４ａからのゲートパルスｊに応答して、この
ゲートパルスｊを零レベル（即ち、接地レベル）までシ
フトし、零レベルを有する走査信号Ｓ1 、Ｓ1'（図８に
示すＯ及び図９参照）として各トランスミッションゲー
トとの共通出力端子４９から発生し、液晶セル１０の行
電極Ｘ1 に付与する。
Ｄゲート４４ａからのゲートパルスｊに応答して、この
ゲートパルスｊを零レベル（即ち、接地レベル）までシ
フトし、零レベルを有する走査信号Ｓ1 、Ｓ1'（図８に
示すＯ及び図９参照）として各トランスミッションゲー
トとの共通出力端子４９から発生し、液晶セル１０の行
電極Ｘ1 に付与する。
【００４２】また、トランスミッションゲート４３ｃ
は、ＡＮＤゲート４３ａからのゲートパルスｌに応答し
て、このゲートパルスｌを定電圧回路４３ｂからの正の
定電圧（Ｖ0 −Ｖ1 ）に基づき、（Ｖ0 −Ｖ1 ）のレベ
ルまでシフトすると共に、トランスミッションゲート４
２ｃは、ＡＮＤゲート４２ａからのゲートパルスｈに応
答して、このゲートパルスｈを定電圧回路４２ｂからの
正の定電圧（Ｖ0 ＋Ｖ1）に基づき、（Ｖ0 ＋Ｖ1 ）の
レベルまでシフトする。このため、このような両トラン
スミッションゲート４３ｃ、４２ｃのシフト結果が合成
されて、走査信号Ｓ2 （図８に示すＯ及び図９参照）と
して各トランスミッションゲートとの共通出力端子４９
から発生し、液晶１０の行電極Ｘ1 に付与する。
は、ＡＮＤゲート４３ａからのゲートパルスｌに応答し
て、このゲートパルスｌを定電圧回路４３ｂからの正の
定電圧（Ｖ0 −Ｖ1 ）に基づき、（Ｖ0 −Ｖ1 ）のレベ
ルまでシフトすると共に、トランスミッションゲート４
２ｃは、ＡＮＤゲート４２ａからのゲートパルスｈに応
答して、このゲートパルスｈを定電圧回路４２ｂからの
正の定電圧（Ｖ0 ＋Ｖ1）に基づき、（Ｖ0 ＋Ｖ1 ）の
レベルまでシフトする。このため、このような両トラン
スミッションゲート４３ｃ、４２ｃのシフト結果が合成
されて、走査信号Ｓ2 （図８に示すＯ及び図９参照）と
して各トランスミッションゲートとの共通出力端子４９
から発生し、液晶１０の行電極Ｘ1 に付与する。
【００４３】以下同様にトランスミッションゲート４７
ｃ、４６ｃ、４５ｃ、４８ｃは、それぞれＡＮＤゲート
４７ａ、４６ａ、４５ａ、４８ａからのゲートパルス
ｍ、ｌ、ｋ、ｎに応答して、それぞれの定電圧回路４７
ｂ（Ｖ0 ）、４６ｂ（−（Ｖ0−Ｖ1 ））、４５ｂ（−
（Ｖ0 ＋Ｖ1 ））、４８ｂ（−Ｖ0 ）に基づき、それぞ
れの電圧レベルを有する走査信号号Ｓ3 、Ｓ2'、Ｓ3'
（図８に示すＯ及び図９参照）として各トランスミッシ
ョンゲートとの共通出力端子４９から発生し、液晶セル
１０の行電極Ｘ1 に付与する。
ｃ、４６ｃ、４５ｃ、４８ｃは、それぞれＡＮＤゲート
４７ａ、４６ａ、４５ａ、４８ａからのゲートパルス
ｍ、ｌ、ｋ、ｎに応答して、それぞれの定電圧回路４７
ｂ（Ｖ0 ）、４６ｂ（−（Ｖ0−Ｖ1 ））、４５ｂ（−
（Ｖ0 ＋Ｖ1 ））、４８ｂ（−Ｖ0 ）に基づき、それぞ
れの電圧レベルを有する走査信号号Ｓ3 、Ｓ2'、Ｓ3'
（図８に示すＯ及び図９参照）として各トランスミッシ
ョンゲートとの共通出力端子４９から発生し、液晶セル
１０の行電極Ｘ1 に付与する。
【００４４】かかる場合、第１フレームにおいて、両走
査信号Ｓ1 、Ｓ2 が行電極Ｘ1 を選択するための選択信
号として機能し、行電極Ｘ1 が選択されるまでの間走査
信号Ｓ3'が、選択後走査信号Ｓ3 が非選択信号として、
それぞれのＴ／ｎの間機能する（行電極Ｘ1 の場合、フ
レームの最初に選択されるため、走査信号Ｓ3 のみが非
選択信号となる）。但し、Ｔは１フレーム表示時間を表
す。
査信号Ｓ1 、Ｓ2 が行電極Ｘ1 を選択するための選択信
号として機能し、行電極Ｘ1 が選択されるまでの間走査
信号Ｓ3'が、選択後走査信号Ｓ3 が非選択信号として、
それぞれのＴ／ｎの間機能する（行電極Ｘ1 の場合、フ
レームの最初に選択されるため、走査信号Ｓ3 のみが非
選択信号となる）。但し、Ｔは１フレーム表示時間を表
す。
【００４５】また、第２フレームにおいては、両走査信
号Ｓ1'、Ｓ2'が行電極Ｘ1 を選択するための選択信号と
して機能し、行電極Ｘ1 が選択されるまでの間走査信号
Ｓ3が、選択後走査信号Ｓ3'が非選択信号としてそれぞ
れＴ／ｎの間機能する（第１フレームと同様に行電極Ｘ
1 の場合、走査信号Ｓ3'のみが非選択信号となる）。残
余の論理回路４０Ｂ２〜４０Ｂｎは、共に論理回路４０
Ｂ１と同様に構成されており、これら各論理回路４０Ｂ
２〜４０Ｂｎは、シフトレジスタ４０Ａからの各データ
パルスｇ、コントローラ２２からのフレームパルスｃ並
びに基準信号発生回路からの各ゲートパルスｄ、ｅ、ｆ
に応答して、論理回路４０Ｂ１と同様に、各走査信号Ｓ
1 、Ｓ2 、Ｓ3 、Ｓ1'、Ｓ2'及びＳ3'をそれぞれ生じ
る。
号Ｓ1'、Ｓ2'が行電極Ｘ1 を選択するための選択信号と
して機能し、行電極Ｘ1 が選択されるまでの間走査信号
Ｓ3が、選択後走査信号Ｓ3'が非選択信号としてそれぞ
れＴ／ｎの間機能する（第１フレームと同様に行電極Ｘ
1 の場合、走査信号Ｓ3'のみが非選択信号となる）。残
余の論理回路４０Ｂ２〜４０Ｂｎは、共に論理回路４０
Ｂ１と同様に構成されており、これら各論理回路４０Ｂ
２〜４０Ｂｎは、シフトレジスタ４０Ａからの各データ
パルスｇ、コントローラ２２からのフレームパルスｃ並
びに基準信号発生回路からの各ゲートパルスｄ、ｅ、ｆ
に応答して、論理回路４０Ｂ１と同様に、各走査信号Ｓ
1 、Ｓ2 、Ｓ3 、Ｓ1'、Ｓ2'及びＳ3'をそれぞれ生じ
る。
【００４６】しかして、論理回路４０Ｂ２からの各走査
信号は、第１フレームにおいては両走査信号Ｓ1 、Ｓ2
は選択信号として、また、走査信号Ｓ3'、Ｓ3 は行電極
Ｘ2選択前・後の非選択信号として、それぞれ液晶セル
１０の行電極Ｘ3 に付与される。以下同様に、論理回路
４０Ｂｎからの各走査信号は、第１フレームにおいては
両走査信号Ｓ1 、Ｓ2 は選択信号として、また、走査信
号Ｓ3'、Ｓ3 は、行電極Ｘ2 選択前・後の非選択信号と
して、また、第２フレームにおいては両走査信号Ｓ1'、
Ｓ2'は選択信号として、また、走査信号Ｓ3 ・Ｓ3'は、
行電極Ｘn 選択前・後の非選択信号としてそれぞれ液晶
セル１０の行電極Ｘｎに付与される。
信号は、第１フレームにおいては両走査信号Ｓ1 、Ｓ2
は選択信号として、また、走査信号Ｓ3'、Ｓ3 は行電極
Ｘ2選択前・後の非選択信号として、それぞれ液晶セル
１０の行電極Ｘ3 に付与される。以下同様に、論理回路
４０Ｂｎからの各走査信号は、第１フレームにおいては
両走査信号Ｓ1 、Ｓ2 は選択信号として、また、走査信
号Ｓ3'、Ｓ3 は、行電極Ｘ2 選択前・後の非選択信号と
して、また、第２フレームにおいては両走査信号Ｓ1'、
Ｓ2'は選択信号として、また、走査信号Ｓ3 ・Ｓ3'は、
行電極Ｘn 選択前・後の非選択信号としてそれぞれ液晶
セル１０の行電極Ｘｎに付与される。
【００４７】列駆動回路５０は、コントローラ２２と、
コントローラ２２に接続したシフトレジスタ５０Ａ及び
ラッチ５０Ｂと、基準信号発生回路３０及びラッチ５０
Ｂに接続した各論理回路５０ｃ１、５０ｃ２、…、５０
ｃｍを有している。シフトレジスタ５０Ａは、コントロ
ーラ２２からのシリアルなデータパルスＰｙを、同コン
トローラからのシフトクロックパルスＳｋに応答して順
次入力されて、パラレルなｍ個のデータパルスに繰り返
し変換し、ラッチ５０Ｂに付与する。
コントローラ２２に接続したシフトレジスタ５０Ａ及び
ラッチ５０Ｂと、基準信号発生回路３０及びラッチ５０
Ｂに接続した各論理回路５０ｃ１、５０ｃ２、…、５０
ｃｍを有している。シフトレジスタ５０Ａは、コントロ
ーラ２２からのシリアルなデータパルスＰｙを、同コン
トローラからのシフトクロックパルスＳｋに応答して順
次入力されて、パラレルなｍ個のデータパルスに繰り返
し変換し、ラッチ５０Ｂに付与する。
【００４８】ラッチ５０Ｂは、シフトレジスタ５０Ａか
らの各ｍ個のデータパルスをコントローラ２２からの同
期パルスｂに応答して繰り返しラッチしてデータパルス
ｐ（図８に示すｐ）として各論理回路５０Ｃ１、５０ｃ
２、…、５０ｃｍにそれぞれ付与する。論理回路５０Ｃ
１は、図７に示すごとく、ラッチ５０Ｂ及びコントロー
ラ２２に接続したＥＸＣＬＵＳＩＶＥ−ＯＲゲート５１
と、同ＥＸＣＬＵＳＩＶＥ−ＯＲゲート５１に接続した
インバータ５２と、同インバータ５２及び基準信号発生
回路３０に接続したＡＮＤゲート５３ａと、ＥＸＣＬＵ
ＳＩＶＥ−ＯＲ５１及び基準信号発生回路３０に接続し
たＡＮＤゲート５３ｂと、両ＡＮＤゲート５３ａ、５３
ｂに接続したＯＲゲート５３ｃを備えている。
らの各ｍ個のデータパルスをコントローラ２２からの同
期パルスｂに応答して繰り返しラッチしてデータパルス
ｐ（図８に示すｐ）として各論理回路５０Ｃ１、５０ｃ
２、…、５０ｃｍにそれぞれ付与する。論理回路５０Ｃ
１は、図７に示すごとく、ラッチ５０Ｂ及びコントロー
ラ２２に接続したＥＸＣＬＵＳＩＶＥ−ＯＲゲート５１
と、同ＥＸＣＬＵＳＩＶＥ−ＯＲゲート５１に接続した
インバータ５２と、同インバータ５２及び基準信号発生
回路３０に接続したＡＮＤゲート５３ａと、ＥＸＣＬＵ
ＳＩＶＥ−ＯＲ５１及び基準信号発生回路３０に接続し
たＡＮＤゲート５３ｂと、両ＡＮＤゲート５３ａ、５３
ｂに接続したＯＲゲート５３ｃを備えている。
【００４９】ＥＸＣＬＵＳＩＶＥ−ＯＲ５１は、ラッチ
５０ＢからのラッチデータパルスＰ及びコントローラ２
２からのフレームパルスｃの排他的論理和をとり、ゲー
トパルスｑ（図８に示すｑ）を発生する。ＡＮＤゲート
５３ａは、インバータ５２からのｑの反転ゲートパルス
がハイレベル中に、基準信号発生回路３０からの基準信
号ｅに応答してハイレベルにて、ゲートパルスを発生
し、またｑの反転ゲートパルスがローレベル時にローレ
ベルにてゲートパルスを発生する。
５０ＢからのラッチデータパルスＰ及びコントローラ２
２からのフレームパルスｃの排他的論理和をとり、ゲー
トパルスｑ（図８に示すｑ）を発生する。ＡＮＤゲート
５３ａは、インバータ５２からのｑの反転ゲートパルス
がハイレベル中に、基準信号発生回路３０からの基準信
号ｅに応答してハイレベルにて、ゲートパルスを発生
し、またｑの反転ゲートパルスがローレベル時にローレ
ベルにてゲートパルスを発生する。
【００５０】ＡＮＤゲート５３ｂは、ＥＸＣＬＵＳＩＶ
Ｅ−ＯＲ５１からのゲートパルスｑがハイレベル時に基
準信号発生回路３０からの基準信号ｆに応答してハイレ
ベルにてゲートパルスを発生し、また、ゲートパルスｑ
がローレベル時にローレベルにてゲートパルスを発生す
る。ＯＲゲート５３ｃは、両ＡＮＤゲート５３ａ、５３
ｂのうち、少なくとも一方がハイレベルの時ハイレベル
にてゲートパルスｒ（図８に示すｒ）を発生する。
Ｅ−ＯＲ５１からのゲートパルスｑがハイレベル時に基
準信号発生回路３０からの基準信号ｆに応答してハイレ
ベルにてゲートパルスを発生し、また、ゲートパルスｑ
がローレベル時にローレベルにてゲートパルスを発生す
る。ＯＲゲート５３ｃは、両ＡＮＤゲート５３ａ、５３
ｂのうち、少なくとも一方がハイレベルの時ハイレベル
にてゲートパルスｒ（図８に示すｒ）を発生する。
【００５１】ＮＯＲゲート５４は、ＯＲゲート５３ｃか
らのゲートパルスｒ及び基準信号発生回路３０からの基
準信号ｄが共にローレベル時にハイレベルにて応答し、
ゲートパルスｓ（図８に示すｓ）を発生する。トランス
ミッションゲート５６は、基準信号発生回路３０からの
基準信号ｄに応答して両ゲートパルスを零レベル（即
ち、接地レベル）までシフトし、零レベルを有するデー
タ信号Ｄ１およびＤ１' （図８に示すＯ及び図９参照）
として各トランスミッションゲート５５ｂ、５７ｂとの
共通の出力端子５８から発生し、液晶セル１０の列電極
Ｙ1 に付与する。
らのゲートパルスｒ及び基準信号発生回路３０からの基
準信号ｄが共にローレベル時にハイレベルにて応答し、
ゲートパルスｓ（図８に示すｓ）を発生する。トランス
ミッションゲート５６は、基準信号発生回路３０からの
基準信号ｄに応答して両ゲートパルスを零レベル（即
ち、接地レベル）までシフトし、零レベルを有するデー
タ信号Ｄ１およびＤ１' （図８に示すＯ及び図９参照）
として各トランスミッションゲート５５ｂ、５７ｂとの
共通の出力端子５８から発生し、液晶セル１０の列電極
Ｙ1 に付与する。
【００５２】また、トランスミッションゲート５５ｂが
ＮＯＲゲート５４からゲートパルスｓを受けると共に、
トランスミッションゲート５７ｂがＯＲゲート５３ｃか
らゲートパルスｒを受けると、トランスミッションゲー
ト５５ｂがゲートパルスｓを定電圧回路５５ａからの正
の定電圧のレベル（Ｖ2)までシフトすると共に、トラン
スミッションゲート５７ｂがゲートパルスｒを定電圧回
路５７ａからの負の定電圧のレベル（−Ｖ2)までシフト
する。
ＮＯＲゲート５４からゲートパルスｓを受けると共に、
トランスミッションゲート５７ｂがＯＲゲート５３ｃか
らゲートパルスｒを受けると、トランスミッションゲー
ト５５ｂがゲートパルスｓを定電圧回路５５ａからの正
の定電圧のレベル（Ｖ2)までシフトすると共に、トラン
スミッションゲート５７ｂがゲートパルスｒを定電圧回
路５７ａからの負の定電圧のレベル（−Ｖ2)までシフト
する。
【００５３】このため、このような両トランスミッショ
ンゲート５５ｂ、５７ｂのシフト結果が合成されて、デ
ータ信号Ｄ2 、Ｄ3 及びＤ2'、Ｄ3'（図８に示すＯ及び
図９参照）として共通出力端子５８から発生し、液晶セ
ル１０の列電極Ｙ1 に付与する。かかる場合、第１フレ
ームにおいて、両データ信号Ｄ1 、Ｄ2 が列電極Ｙ1 に
対するＯＮデータ信号として、両データ信号Ｄ1 、Ｄ3
がＯＦＦデータ信号として、それぞれＴ／ｎの間機能す
る。また、第２フレームにおいては、両データ信号
Ｄ1'、Ｄ2'が列電極Ｙ1 に対するＯＮデータ信号とし
て、両データ信号Ｄ1'、Ｄ3'がＯＦＦデータ信号として
それぞれＴ／ｎの間機能する。
ンゲート５５ｂ、５７ｂのシフト結果が合成されて、デ
ータ信号Ｄ2 、Ｄ3 及びＤ2'、Ｄ3'（図８に示すＯ及び
図９参照）として共通出力端子５８から発生し、液晶セ
ル１０の列電極Ｙ1 に付与する。かかる場合、第１フレ
ームにおいて、両データ信号Ｄ1 、Ｄ2 が列電極Ｙ1 に
対するＯＮデータ信号として、両データ信号Ｄ1 、Ｄ3
がＯＦＦデータ信号として、それぞれＴ／ｎの間機能す
る。また、第２フレームにおいては、両データ信号
Ｄ1'、Ｄ2'が列電極Ｙ1 に対するＯＮデータ信号とし
て、両データ信号Ｄ1'、Ｄ3'がＯＦＦデータ信号として
それぞれＴ／ｎの間機能する。
【００５４】残余の論理回路４０Ｃ２〜４０Ｃｍは、共
に論理回路４０Ｃ１と同様に構成されており、これら各
論理回路４０Ｃ２〜４０Ｃｍは、ラッチ５０Ｂからの各
データパルスＰ、コントローラ２２からのフレームパル
スｃ並びに基準信号発生回路からの各ゲートパルスｄ、
ｅ、ｆに応答して、論理回路４０Ｃ１と同様に、各デー
タ信号Ｄ1 、Ｄ2 、Ｄ3 、Ｄ1'、Ｄ2'及びＤ3'をそれぞ
れ生じる。
に論理回路４０Ｃ１と同様に構成されており、これら各
論理回路４０Ｃ２〜４０Ｃｍは、ラッチ５０Ｂからの各
データパルスＰ、コントローラ２２からのフレームパル
スｃ並びに基準信号発生回路からの各ゲートパルスｄ、
ｅ、ｆに応答して、論理回路４０Ｃ１と同様に、各デー
タ信号Ｄ1 、Ｄ2 、Ｄ3 、Ｄ1'、Ｄ2'及びＤ3'をそれぞ
れ生じる。
【００５５】しかして、論理回路４０Ｃ２からの両デー
タ信号Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3 は、第１
フレームにおいてＯＮデータ信号及びＯＦＦデータ信号
として、また、両データ信号Ｄ1'、Ｄ2'及び両データ信
号Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信号
及びＯＦＦデータ信号として、それぞれ液晶セル１０の
列電極Ｙ2 に付与される。
タ信号Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3 は、第１
フレームにおいてＯＮデータ信号及びＯＦＦデータ信号
として、また、両データ信号Ｄ1'、Ｄ2'及び両データ信
号Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信号
及びＯＦＦデータ信号として、それぞれ液晶セル１０の
列電極Ｙ2 に付与される。
【００５６】論理回路４０Ｃ３からの両データ信号
Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3は、第１フレー
ムにおいてＯＮデータ信号及びＯＦＦデータ信号とし
て、また、両データ信号Ｄ1'、Ｄ2'、及び両データ信号
Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信号及
びＯＦＦデータ信号として、それぞれ液晶セル１０の列
電極Ｙm に付与される。
Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3は、第１フレー
ムにおいてＯＮデータ信号及びＯＦＦデータ信号とし
て、また、両データ信号Ｄ1'、Ｄ2'、及び両データ信号
Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信号及
びＯＦＦデータ信号として、それぞれ液晶セル１０の列
電極Ｙm に付与される。
【００５７】以下同様に、論理回路４０Ｃｍからの両デ
ータ信号Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3 は、第
１フレームにおいてＯＮデータ信号及びＯＦＦデータ信
号として、また、両データ信号Ｄ1'、Ｄ2'及び両データ
信号Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信
号及びＯＦＦデータ信号として、それぞれ液晶セル１０
の列電極Ｙm に付与される。
ータ信号Ｄ1 、Ｄ2 及び両データ信号Ｄ1 、Ｄ3 は、第
１フレームにおいてＯＮデータ信号及びＯＦＦデータ信
号として、また、両データ信号Ｄ1'、Ｄ2'及び両データ
信号Ｄ1'、Ｄ3'は、第２フレームにおいてＯＮデータ信
号及びＯＦＦデータ信号として、それぞれ液晶セル１０
の列電極Ｙm に付与される。
【００５８】ここにおいて、各定電圧回路４２ｂからの
定電圧（Ｖ0 ＋Ｖ1 ）、定電圧回路４３ｂからの定電圧
（Ｖ0 −Ｖ1 ）、定電圧回路４５ｂからの定電圧−（Ｖ
0 ＋Ｖ1 ）、定電圧回路４６ｂからの定電圧−（Ｖ0 −
Ｖ1 ）、定電圧回路４７ｂからの定電圧Ｖ0 、及び定電
圧回路４８Ｂからの定電圧−Ｖ0 、そして、図７の定電
圧回路５５ａからの定電圧Ｖ2 及び定電圧回路５７ａか
らの定電圧−Ｖ2 の決定方法について説明する。
定電圧（Ｖ0 ＋Ｖ1 ）、定電圧回路４３ｂからの定電圧
（Ｖ0 −Ｖ1 ）、定電圧回路４５ｂからの定電圧−（Ｖ
0 ＋Ｖ1 ）、定電圧回路４６ｂからの定電圧−（Ｖ0 −
Ｖ1 ）、定電圧回路４７ｂからの定電圧Ｖ0 、及び定電
圧回路４８Ｂからの定電圧−Ｖ0 、そして、図７の定電
圧回路５５ａからの定電圧Ｖ2 及び定電圧回路５７ａか
らの定電圧−Ｖ2 の決定方法について説明する。
【００５９】暗表示状態にある表示画素（ｎ，ｍ）に適
正な電圧を印加して明表示状態に変化させるとき表示画
素（ｎ，ｍ）の透過光量が電圧印加後、全変化の９０％
以上まで変化する時間及び明表示状態にある表示画素
（ｎ，ｍ）に適正な電圧を印加して暗表示状態に変化さ
せるときのそれを、それぞれ強誘電性液晶１３の応答時
間とし、それぞれの応答時間以上の時間ｔ0 として走査
信号Ｓ1 、Ｓ1'及びデ−タ信号Ｄ1 、Ｄ1'の設定信号幅
とする。
正な電圧を印加して明表示状態に変化させるとき表示画
素（ｎ，ｍ）の透過光量が電圧印加後、全変化の９０％
以上まで変化する時間及び明表示状態にある表示画素
（ｎ，ｍ）に適正な電圧を印加して暗表示状態に変化さ
せるときのそれを、それぞれ強誘電性液晶１３の応答時
間とし、それぞれの応答時間以上の時間ｔ0 として走査
信号Ｓ1 、Ｓ1'及びデ−タ信号Ｄ1 、Ｄ1'の設定信号幅
とする。
【００６０】そして、走査信号Ｓ2 、Ｓ2'及びデータ信
号Ｄ2 、Ｄ2'、Ｄ3 、Ｄ3'の信号幅を２ｔ0 とする。こ
のとき、図４の印加電圧−透過光強度特性の曲線との関
連にて良好なるコントラストを得るために、数２〜数４
を満足するように前記各電圧レベルを定める。
号Ｄ2 、Ｄ2'、Ｄ3 、Ｄ3'の信号幅を２ｔ0 とする。こ
のとき、図４の印加電圧−透過光強度特性の曲線との関
連にて良好なるコントラストを得るために、数２〜数４
を満足するように前記各電圧レベルを定める。
【００６１】
【数２】｜Ｖ0 ｜＝｛（｜ｖ1 ｜＋｜ｖ3 ｜）／２＋
（｜ｖ1'｜＋｜ｖ3'｜）／２｝／２
（｜ｖ1'｜＋｜ｖ3'｜）／２｝／２
【００６２】
【数３】｜Ｖ2 ｜≦ （｜ｖ1 ｜−｜ｖ3 ｜）／２ ，
（｜ｖ1'｜−｜ｖ3'｜）／２
（｜ｖ1'｜−｜ｖ3'｜）／２
【００６３】
【数４】｜Ｖ0 ｜＋｜Ｖ1 ｜＋｜Ｖ2 ｜ ＞ ｜ｖ
2 ｜，｜ｖ2'｜ 尚、強誘電性液晶１３の応答時間は、±（Ｖ0 ＋Ｖ1 ＋
Ｖ2 ）の電圧印加時における応答時間をいう。以上のよ
うに構成した本実施形態において、線順次走査回路２０
が、基準クロックパルスａ及び同期パルスｂ、フレーム
パルスｃ、シフトクロックパルスＳｋ、データパルスＰ
ｘ及びデータパルスＰｙをそれぞれ順次発生し、基準信
号発生回路３０が、基準クロックパルスａ及び同期パル
スｂに順次応答して、各基準信号ｄ、ｅ及びｆをそれぞ
れ図８に示す各タイミングにて順次発生すると、行駆動
回路４０が、線順次走査回路２０からの同期パルスｂ、
フレームパルスｃ及びデータパルスＰｘ並びに基準信号
発生回路３０からの基準信号ｄ、ｅ及びｆに応答して、
第１フレームでは選択信号（両走査信号Ｓ1 、Ｓ2 ）ま
たは、非選択信号（走査信号Ｓ3 またはＳ3'）を、第２
フレームでは選択信号（両走査信号Ｓ1'、Ｓ2'）また
は、非選択信号（走査信号Ｓ3'またはＳ3 ）を、液晶セ
ル１０の各行電極Ｘ1 〜Ｘn のいずれかに行電極Ｘ1 か
ら行電極Ｘn にかけてＴ／ｎ毎にシフトさせながら付与
する。
2 ｜，｜ｖ2'｜ 尚、強誘電性液晶１３の応答時間は、±（Ｖ0 ＋Ｖ1 ＋
Ｖ2 ）の電圧印加時における応答時間をいう。以上のよ
うに構成した本実施形態において、線順次走査回路２０
が、基準クロックパルスａ及び同期パルスｂ、フレーム
パルスｃ、シフトクロックパルスＳｋ、データパルスＰ
ｘ及びデータパルスＰｙをそれぞれ順次発生し、基準信
号発生回路３０が、基準クロックパルスａ及び同期パル
スｂに順次応答して、各基準信号ｄ、ｅ及びｆをそれぞ
れ図８に示す各タイミングにて順次発生すると、行駆動
回路４０が、線順次走査回路２０からの同期パルスｂ、
フレームパルスｃ及びデータパルスＰｘ並びに基準信号
発生回路３０からの基準信号ｄ、ｅ及びｆに応答して、
第１フレームでは選択信号（両走査信号Ｓ1 、Ｓ2 ）ま
たは、非選択信号（走査信号Ｓ3 またはＳ3'）を、第２
フレームでは選択信号（両走査信号Ｓ1'、Ｓ2'）また
は、非選択信号（走査信号Ｓ3'またはＳ3 ）を、液晶セ
ル１０の各行電極Ｘ1 〜Ｘn のいずれかに行電極Ｘ1 か
ら行電極Ｘn にかけてＴ／ｎ毎にシフトさせながら付与
する。
【００６４】一方、列駆動回路５０が、線順次走査回路
２０からの同期パルスｂ、フレームパルスｃ、シフトク
ロックパルスＳｋ及びデータパルスＰｙ並びに基準信号
発生回路３０からの基準信号ｄ、ｅ及びｆに応答して、
第１フレームではＯＮテータ信号（両データ信号Ｄ1,Ｄ
2 ）またはＯＦＦデータ信号（両データ信号Ｄ1 、
Ｄ 3 ）を、第２フレームではＯＮデータ信号（両データ
信号Ｄ1'、Ｄ2'）またはＯＦＦデータ信号（両データ信
号Ｄ1'、Ｄ3'）を、液晶セル１０の各列電極Ｙ1 〜Ｙm
にそれぞれ繰り返し付与する。
２０からの同期パルスｂ、フレームパルスｃ、シフトク
ロックパルスＳｋ及びデータパルスＰｙ並びに基準信号
発生回路３０からの基準信号ｄ、ｅ及びｆに応答して、
第１フレームではＯＮテータ信号（両データ信号Ｄ1,Ｄ
2 ）またはＯＦＦデータ信号（両データ信号Ｄ1 、
Ｄ 3 ）を、第２フレームではＯＮデータ信号（両データ
信号Ｄ1'、Ｄ2'）またはＯＦＦデータ信号（両データ信
号Ｄ1'、Ｄ3'）を、液晶セル１０の各列電極Ｙ1 〜Ｙm
にそれぞれ繰り返し付与する。
【００６５】このような構成において、液晶セル１０が
行駆動回路４０及び列駆動回路５０によりどのようにマ
トリクス駆動されるかにつき各表示画素（１、１）及び
（１、２）を例にとって説明する。ここでは、簡単のた
めに第１フレームと第２フレームで同じ表示を行うもの
として説明する。例えば、第１フレームで行駆動回路４
０が行電極Ｘ1 に選択信号（両走査信号Ｓ1 及びＳ2 ）
を付与すると共に、列駆動回路５０が列電極Ｙ1 にＯＮ
データ信号Ｄ1 およびＤ2 ）を付与すると、表示画素
（１，１）が明表示画素（図１１参照）として機能す
る。
行駆動回路４０及び列駆動回路５０によりどのようにマ
トリクス駆動されるかにつき各表示画素（１、１）及び
（１、２）を例にとって説明する。ここでは、簡単のた
めに第１フレームと第２フレームで同じ表示を行うもの
として説明する。例えば、第１フレームで行駆動回路４
０が行電極Ｘ1 に選択信号（両走査信号Ｓ1 及びＳ2 ）
を付与すると共に、列駆動回路５０が列電極Ｙ1 にＯＮ
データ信号Ｄ1 およびＤ2 ）を付与すると、表示画素
（１，１）が明表示画素（図１１参照）として機能す
る。
【００６６】かかる場合、行電極Ｘ1 と列電極Ｙ1 との
間には、走査信号Ｓ1 とデータ信号Ｄ1 との合成による
消去信号Ｅ1 （図１２（ａ））がｔ0 間付与される。さ
らに、走査信号Ｓ2 とデータ信号Ｄ2 との合成による書
込信号Ｗ1 （図１２（ａ））が２ｔ0 の間付与される。
但し、消去信号Ｅ1 は、０Ｖで、一方書込信号Ｗ1 は信
号幅ｔ0 の（Ｖ0 −Ｖ1 −Ｖ2 ）のレベルと信号幅ｔ0
の（Ｖ0 ＋Ｖ1 ＋Ｖ2）のレベルを有する。
間には、走査信号Ｓ1 とデータ信号Ｄ1 との合成による
消去信号Ｅ1 （図１２（ａ））がｔ0 間付与される。さ
らに、走査信号Ｓ2 とデータ信号Ｄ2 との合成による書
込信号Ｗ1 （図１２（ａ））が２ｔ0 の間付与される。
但し、消去信号Ｅ1 は、０Ｖで、一方書込信号Ｗ1 は信
号幅ｔ0 の（Ｖ0 −Ｖ1 −Ｖ2 ）のレベルと信号幅ｔ0
の（Ｖ0 ＋Ｖ1 ＋Ｖ2）のレベルを有する。
【００６７】しかして、表示画素（１、１）は、消去信
号Ｅ1 のレベル（０Ｖ）及び信号幅ｔ0 に基づき一度暗
表示状態（図３（ａ）の配列状態）となり、然る後、書
込信号Ｗ1 の図３（ｂ）の状態に変化する飽和電圧ｖ2
以上のレベル（Ｖ0 ＋Ｖ1 ＋Ｖ2 ）及び信号幅ｔ0 に基
づき明表示状態（図３（ｂ）の配列状態）となる。Ｔ／
ｎの後は、行駆動回路４０からの非選択信号及び列駆動
回路５０からのＯＮデータ信号（或いは、ＯＦＦデータ
信号）の合成による図３（ｂ）の状態から同図（ａ）の
状態への変化のしきい値電圧ｖ3 以上のレベルを有する
保持信号Ｈ（図１２（ａ））が表示画素（１、１）に付
与されて明表示状態を保持する。これら、一連の様子
は、図１２（ｂ）の透過光強度変化で示されている。
号Ｅ1 のレベル（０Ｖ）及び信号幅ｔ0 に基づき一度暗
表示状態（図３（ａ）の配列状態）となり、然る後、書
込信号Ｗ1 の図３（ｂ）の状態に変化する飽和電圧ｖ2
以上のレベル（Ｖ0 ＋Ｖ1 ＋Ｖ2 ）及び信号幅ｔ0 に基
づき明表示状態（図３（ｂ）の配列状態）となる。Ｔ／
ｎの後は、行駆動回路４０からの非選択信号及び列駆動
回路５０からのＯＮデータ信号（或いは、ＯＦＦデータ
信号）の合成による図３（ｂ）の状態から同図（ａ）の
状態への変化のしきい値電圧ｖ3 以上のレベルを有する
保持信号Ｈ（図１２（ａ））が表示画素（１、１）に付
与されて明表示状態を保持する。これら、一連の様子
は、図１２（ｂ）の透過光強度変化で示されている。
【００６８】第２フレームでも同様に行駆動回路４０が
行電極Ｘ1 に選択信号（両走査信号Ｓ1'及びＳ2'）を付
与するとともに列駆動回路５０が列電極Ｙ1 にＯＮデー
タ信号（両データ信号Ｄ1'及びＤ2'）を付与すると、表
示画素（１，１）が明表示画素（図１１参照）として機
能する。かかる場合も第１フレームで説明したと同様の
理屈で、今度は図３（ａ）と同図（ｃ）との間の変化を
利用して明表示状態が実現される。即ち、走査信号Ｓ1'
とデータ信号Ｄ1'との合成による消去信号Ｅ1'（図１２
（ａ）参照）がｔ0 間付与されると共に、走査信号Ｓ2'
とデータ信号Ｄ2'との合成による書込信号Ｗ1'（図１２
（ａ））が２ｔ0 の間付与されることになる。但し、消
去信号Ｅ1'は０Ｖで一方、書込信号Ｗ1'は信号幅ｔ2 の
−（Ｖ0 −Ｖ1 −Ｖ2 ）のレベルと信号幅ｔ0 の−（Ｖ
0 ＋Ｖ1 ＋Ｖ2 ）のレベルを有する。
行電極Ｘ1 に選択信号（両走査信号Ｓ1'及びＳ2'）を付
与するとともに列駆動回路５０が列電極Ｙ1 にＯＮデー
タ信号（両データ信号Ｄ1'及びＤ2'）を付与すると、表
示画素（１，１）が明表示画素（図１１参照）として機
能する。かかる場合も第１フレームで説明したと同様の
理屈で、今度は図３（ａ）と同図（ｃ）との間の変化を
利用して明表示状態が実現される。即ち、走査信号Ｓ1'
とデータ信号Ｄ1'との合成による消去信号Ｅ1'（図１２
（ａ）参照）がｔ0 間付与されると共に、走査信号Ｓ2'
とデータ信号Ｄ2'との合成による書込信号Ｗ1'（図１２
（ａ））が２ｔ0 の間付与されることになる。但し、消
去信号Ｅ1'は０Ｖで一方、書込信号Ｗ1'は信号幅ｔ2 の
−（Ｖ0 −Ｖ1 −Ｖ2 ）のレベルと信号幅ｔ0 の−（Ｖ
0 ＋Ｖ1 ＋Ｖ2 ）のレベルを有する。
【００６９】しかして、表示画素（１、１）は、消去信
号Ｅ1'のレベル（０Ｖ）及び信号幅ｔ0 に基づき一度暗
表示状態（図３（ａ）の配列状態）となり、然る後、書
込信号Ｗ1'の図３（ｃ）の状態に変化する飽和電圧ｖ2'
以上のレベル−（Ｖ0 ＋Ｖ1＋Ｖ2 ）及び信号ｔ0 に基
づき明表示状態（図３（ｃ）の配列状態）となる。Ｔ／
ｎの後は、行駆動回路４０からの非選択信号及び列駆動
回路５０からのＯＮデータ信号（或いはＯＦＦデータ信
号）の合成による図３（ｃ）の状態から同図（ａ）の状
態への変化のしきい値電圧ｖ3'以下のレベルを有する保
持信号Ｈ'（図１２（ａ）参照）が表示画素（１、１）
に付与されて明表示状態を保持する。
号Ｅ1'のレベル（０Ｖ）及び信号幅ｔ0 に基づき一度暗
表示状態（図３（ａ）の配列状態）となり、然る後、書
込信号Ｗ1'の図３（ｃ）の状態に変化する飽和電圧ｖ2'
以上のレベル−（Ｖ0 ＋Ｖ1＋Ｖ2 ）及び信号ｔ0 に基
づき明表示状態（図３（ｃ）の配列状態）となる。Ｔ／
ｎの後は、行駆動回路４０からの非選択信号及び列駆動
回路５０からのＯＮデータ信号（或いはＯＦＦデータ信
号）の合成による図３（ｃ）の状態から同図（ａ）の状
態への変化のしきい値電圧ｖ3'以下のレベルを有する保
持信号Ｈ'（図１２（ａ）参照）が表示画素（１、１）
に付与されて明表示状態を保持する。
【００７０】ここで、各Ｘ電極に印加される非選択信号
は、選択信号が印加される毎に順次Ｓ3 からＳ3'に変化
する。これら一連の様子は、図１２（ｂ）の透過光強度
変化で示されている。次に、暗表示状態を実現する場合
について説明する。第１フレームで行駆動回路４０が行
電極Ｘ1 に選択信号（両走査信号Ｓ1 及びＳ2 ）を付与
すると共に列駆動回路５０が列電極Ｙ2 にＯＦＦデータ
信号（両データ信号Ｄ1 及びＤ3 ）を付与すると表示画
素（１、２）が暗表示画素（図１１にて斜線部分参照）
として機能する。
は、選択信号が印加される毎に順次Ｓ3 からＳ3'に変化
する。これら一連の様子は、図１２（ｂ）の透過光強度
変化で示されている。次に、暗表示状態を実現する場合
について説明する。第１フレームで行駆動回路４０が行
電極Ｘ1 に選択信号（両走査信号Ｓ1 及びＳ2 ）を付与
すると共に列駆動回路５０が列電極Ｙ2 にＯＦＦデータ
信号（両データ信号Ｄ1 及びＤ3 ）を付与すると表示画
素（１、２）が暗表示画素（図１１にて斜線部分参照）
として機能する。
【００７１】かかる場合、行電極Ｘ1 と列電極Ｙ2 との
間には走査信号Ｓ1 とデータ信号Ｄ 1 との合成による消
去信号Ｅ2 （図１２（ｃ））がｔ0 間付与されると共
に、走査信号Ｓ2 とデータ信号Ｄ3 との合成による書込
信号Ｗ2 が２ｔ0 間付与されることとなる。但し、消去
信号Ｅ2 は０Ｖで一方、書込信号Ｗ2 は信号幅ｔ0 で
（Ｖ0 −Ｖ1 ＋Ｖ2 ）のレベルと信号幅ｔ0 で（Ｖ0 ＋
Ｖ1 −Ｖ2 ）のレベルを有する。
間には走査信号Ｓ1 とデータ信号Ｄ 1 との合成による消
去信号Ｅ2 （図１２（ｃ））がｔ0 間付与されると共
に、走査信号Ｓ2 とデータ信号Ｄ3 との合成による書込
信号Ｗ2 が２ｔ0 間付与されることとなる。但し、消去
信号Ｅ2 は０Ｖで一方、書込信号Ｗ2 は信号幅ｔ0 で
（Ｖ0 −Ｖ1 ＋Ｖ2 ）のレベルと信号幅ｔ0 で（Ｖ0 ＋
Ｖ1 −Ｖ2 ）のレベルを有する。
【００７２】しかして、表示画素（１，２）は、消去信
号Ｅ2 のレベル（０Ｖ）及び信号幅ｔ0 に基づき暗表示
状態（図３（ａ）の配列状態）となり、然る後、各書込
信号Ｗ2 の信号幅ｔ0 でレベル（Ｖ0 −Ｖ1 ＋Ｖ2 ）及
び（Ｖ0 ＋Ｖ1 −Ｖ2 ）が図３（ａ）の配列から同図
（ｂ）の配列への変化のしきい値電圧ｖ1 以下であるた
めに図３（ａ）の状態を維持し、結局、暗表示状態が実
現される。Ｔ／ｎの後は、前述と同様に保持信号Ｈが印
加されるが、この電圧レベルがいずれもｖ1 以下である
ために暗表示状態が保持される。
号Ｅ2 のレベル（０Ｖ）及び信号幅ｔ0 に基づき暗表示
状態（図３（ａ）の配列状態）となり、然る後、各書込
信号Ｗ2 の信号幅ｔ0 でレベル（Ｖ0 −Ｖ1 ＋Ｖ2 ）及
び（Ｖ0 ＋Ｖ1 −Ｖ2 ）が図３（ａ）の配列から同図
（ｂ）の配列への変化のしきい値電圧ｖ1 以下であるた
めに図３（ａ）の状態を維持し、結局、暗表示状態が実
現される。Ｔ／ｎの後は、前述と同様に保持信号Ｈが印
加されるが、この電圧レベルがいずれもｖ1 以下である
ために暗表示状態が保持される。
【００７３】第２フレームでも同様に行駆動回路４０が
行電極Ｘ1 に選択信号（両走査信号Ｓ1'及びＳ2'）を付
与すると共に列駆動回路５０が列電極Ｙ2 にＯＦＦデー
タ信号（両データ信号Ｄ1'及びＤ3'）を付与すると表示
画素（１、２）が暗表示画素（図１１にて斜線部分参
照）として機能する。かかる場合も第１レームで説明し
たのと同様の理屈で、暗表示状態が実現される。即ち、
走査信号Ｓ1'とデータ信号Ｄ1'との合成による消去信号
Ｅ2'（図１２（ｃ））がｔ0 間付与されると共に、走査
信号Ｓ2'とデータ信号Ｄ3'との合成による書込信号Ｗ2'
（図１２（ｃ）) が２ｔ0 の間付与されることになる。
但し、消去信号Ｅ2'は０Ｖで一方、書込信号Ｗ2'は信号
幅Ｔ0 の−（Ｖ0 −Ｖ1 ＋Ｖ2）のレベルと−（Ｖ0 ＋
Ｖ1 −Ｖ2 ）のレベルを有する。
行電極Ｘ1 に選択信号（両走査信号Ｓ1'及びＳ2'）を付
与すると共に列駆動回路５０が列電極Ｙ2 にＯＦＦデー
タ信号（両データ信号Ｄ1'及びＤ3'）を付与すると表示
画素（１、２）が暗表示画素（図１１にて斜線部分参
照）として機能する。かかる場合も第１レームで説明し
たのと同様の理屈で、暗表示状態が実現される。即ち、
走査信号Ｓ1'とデータ信号Ｄ1'との合成による消去信号
Ｅ2'（図１２（ｃ））がｔ0 間付与されると共に、走査
信号Ｓ2'とデータ信号Ｄ3'との合成による書込信号Ｗ2'
（図１２（ｃ）) が２ｔ0 の間付与されることになる。
但し、消去信号Ｅ2'は０Ｖで一方、書込信号Ｗ2'は信号
幅Ｔ0 の−（Ｖ0 −Ｖ1 ＋Ｖ2）のレベルと−（Ｖ0 ＋
Ｖ1 −Ｖ2 ）のレベルを有する。
【００７４】しかして、表示画素（１、２）は、消去信
号Ｅ2'のレベル（０Ｖ）及び信号幅ｔ0 に基づき暗表示
状態（図３（ａ）の配列状態）となり、然る後の書込信
号Ｗ 2'のレベルがいずれも図３（ａ）から同図（ｃ）へ
の変化のしきい値電圧ｖ1'以下であるために暗表示状態
が維持される。Ｔ／ｎの後は、行駆動回路４０からの非
選択信号及び列駆動回路５０からのＯＮデータ信号（或
いは、ＯＦＦデータ信号）の合成による保持信号Ｈ' が
表示画素（１、２）に付与されるが、いずれも図３
（ａ）の状態から同図（ｃ）の状態への変化のしきい値
電圧Ｖ1'以下であるために暗表示状態を保持する。
号Ｅ2'のレベル（０Ｖ）及び信号幅ｔ0 に基づき暗表示
状態（図３（ａ）の配列状態）となり、然る後の書込信
号Ｗ 2'のレベルがいずれも図３（ａ）から同図（ｃ）へ
の変化のしきい値電圧ｖ1'以下であるために暗表示状態
が維持される。Ｔ／ｎの後は、行駆動回路４０からの非
選択信号及び列駆動回路５０からのＯＮデータ信号（或
いは、ＯＦＦデータ信号）の合成による保持信号Ｈ' が
表示画素（１、２）に付与されるが、いずれも図３
（ａ）の状態から同図（ｃ）の状態への変化のしきい値
電圧Ｖ1'以下であるために暗表示状態を保持する。
【００７５】ここで、各Ｘ電極に印加される非選択信号
は、選択信号が印加される毎に順次Ｓ3 がＳ3'に変化す
る。これら一連の様子は、図１２(d) の透過光強度変化
で示されている。また、他の表示画素も同様に駆動さ
れ、その結果液晶セル１０がマトリクス駆動されること
になる。
は、選択信号が印加される毎に順次Ｓ3 がＳ3'に変化す
る。これら一連の様子は、図１２(d) の透過光強度変化
で示されている。また、他の表示画素も同様に駆動さ
れ、その結果液晶セル１０がマトリクス駆動されること
になる。
【００７６】なお、図１０は、行電極及び列電極に付与
される信号のタイミングを示している。尚、本発明の実
施にあたっては、強誘電性液晶としてＴＦＭＨＰＯＢＣ
を用いたが、前記安定な３状態を示し、前記ヒステリシ
ス特性を有すれば何を用いてもよく、例えば、化２〜化
４の構造式のもの（ＴＦＭＮＰＯＢＣ、ＭＨＰＯＢＣ、
ＴＦＭＨＢ２ＦＤＢ）を用いてもよい。 （１）ＴＦＭＮＰＯＢＣ
される信号のタイミングを示している。尚、本発明の実
施にあたっては、強誘電性液晶としてＴＦＭＨＰＯＢＣ
を用いたが、前記安定な３状態を示し、前記ヒステリシ
ス特性を有すれば何を用いてもよく、例えば、化２〜化
４の構造式のもの（ＴＦＭＮＰＯＢＣ、ＭＨＰＯＢＣ、
ＴＦＭＨＢ２ＦＤＢ）を用いてもよい。 （１）ＴＦＭＮＰＯＢＣ
【００７７】
【化２】
【００７８】〔4-(1- ｔriｆluoro ｍethyl ｎonyloxyc
arbonyl)ｐhenyl 4'-ｏctyloxy ｂiphenyl-4-ｃarboxyl
ate〕 （２）ＭＨＰＯＢＣ
arbonyl)ｐhenyl 4'-ｏctyloxy ｂiphenyl-4-ｃarboxyl
ate〕 （２）ＭＨＰＯＢＣ
【００７９】
【化３】
【００８０】〔4-(1- ｍethyl ｈeptyloxycarbonyl) ｐ
henyl 4'-ｏctyloxy ｂiphenyl-4-ｃarboxylate〕 （３）ＴＦＭＨＢ２ＦＤＢ
henyl 4'-ｏctyloxy ｂiphenyl-4-ｃarboxylate〕 （３）ＴＦＭＨＢ２ＦＤＢ
【００８１】
【化４】
【００８２】〔4-(1- ｔriｆluoro ｍethyl ｈeptyloxy
carbonyl)-4'- ｂiphenyl 2-ｆluoro-4-decyloxyｂenzo
ate 〕」 さらに、複数の液晶を所定の比率で混合したものも同様
に用いることができる。また、本発明の実施に当たって
は、フレーム毎に電圧極性を逆転させたが、複数フレー
ム毎に逆転させても、液晶セルに実質的直流成分が残ら
なければ自由に設定できる。
carbonyl)-4'- ｂiphenyl 2-ｆluoro-4-decyloxyｂenzo
ate 〕」 さらに、複数の液晶を所定の比率で混合したものも同様
に用いることができる。また、本発明の実施に当たって
は、フレーム毎に電圧極性を逆転させたが、複数フレー
ム毎に逆転させても、液晶セルに実質的直流成分が残ら
なければ自由に設定できる。
【００８３】また、本発明の実施に当たっては、液晶セ
ル１０を透過型に限ることなく反射型としてもよい。
ル１０を透過型に限ることなく反射型としてもよい。
【図１】本発明の一実施形態を示す全体構成図である。
【図２】図１における液晶セルの拡大断面図である。
【図３】図２における液晶分子の配向状態を示す図であ
る。
る。
【図４】強誘電性液晶の光透過率と印加電圧との関係を
示す図である。
示す図である。
【図５】図１における基準信号発生回路の詳細構成図で
ある。
ある。
【図６】図１における行駆動回路中の論理回路の詳細構
成図である。
成図である。
【図７】図１における列駆動回路中の論理回路の詳細構
成図である。
成図である。
【図８】図１に示す実施形態の作動説明に供する信号波
形図である。
形図である。
【図９】走査信号とデータ信号の信号波形を示す図であ
る。
る。
【図１０】液晶セルに付与される信号のタイミングを示
す図である。
す図である。
【図１１】行電極と列電極の部分拡大図である。
【図１２】液晶に印加される電圧波形を示す図である。
１０…液晶セル、１１、１２…電極基板、１３…強誘電
性液晶、２０…線順次走査回路、２１…ＲＯＭ、２２…
コントローラ、３０…基準信号発生回路、４０…行駆動
回路、５０…列駆動回路。
性液晶、２０…線順次走査回路、２１…ＲＯＭ、２２…
コントローラ、３０…基準信号発生回路、４０…行駆動
回路、５０…列駆動回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 薫 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 山田 祐一郎 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 萩原 隆 東京都千代田区丸の内二丁目７番３号 昭和シェル石油株式会社内 (72)発明者 鈴木 義一 東京都千代田区丸の内二丁目７番３号 昭和シェル石油株式会社内 (72)発明者 河村 一朗 東京都千代田区丸の内二丁目７番３号 昭和シェル石油株式会社内
Claims (6)
- 【請求項１】 ｎ条の行電極とｍ条の列電極とが互いに
格子状に対向されるように並設した両電極基板（１１、
１２）間に液晶（１３）を封入してｍｎ個の表示画素を
形成する液晶セル（１０）と、前記ｎ条の行電極に走査
信号を付与する行駆動回路（４０）と、前記ｍ条の列電
極にデータ信号を付与する列駆動回路（５０）とを備え
て、前記ｍｎ個の表示画素によりマトリクス表示を行う
ようにしたマトリクス型液晶表示装置において、 前記液晶（１３）は、印加電圧の正極性側において前記
印加電圧が第１の閾値電圧（ｖ1 ）を超えた時に第１の
安定な分子配向状態から第２の安定な分子配向状態に変
化開始し、前記印加電圧が前記第１の閾値電圧より小さ
い第２の閾値電圧（ｖ3 ）を下回った時に前記第２の安
定な分子配向状態から前記第１の安定な分子配向状態に
変化開始し、前記印加電圧の負極性側において前記印加
電圧の絶対値が第３の閾値電圧（ｖ1'）の絶対値を超え
たときに前記第１の安定な分子配向状態から第３の安定
な分子配向状態に変化開始し、前記印加電圧の絶対値が
前記第３の閾値電圧の絶対値より小さい第４の閾値電圧
（ｖ3'）の絶対値を下回った時に前記第３の安定な分子
配向状態から前記第１の安定な分子配向状態に変化開始
して、前記第１の安定な分子配向状態と前記第２の安定
な分子配向状態の間の状態変化において第１のヒステリ
シス特性を有し、前記第１の安定な分子配向状態と前記
第３の安定な分子配向状態の間の状態変化において第２
のヒステリシス特性を有するものであって、 前記走査信号は、表示状態を選択する選択信号（Ｓ1 、
Ｓ2 ）と、選択された表示状態を保持する非選択信号
（Ｓ3 ）とを有して構成され、前記データ信号は、交流
の電圧信号（Ｄ1 〜Ｄ3 ）として構成され、前記走査信
号と前記データ信号による前記液晶への印加電圧は、所
定の期間毎に、正極性側および負極性側に極性反転する
電圧波形として形成されており、 前記非選択信号の絶対値は、前記第１乃至第４の閾値電
圧（ｖ1 、ｖ3 、ｖ1'、ｖ3'）のそれぞれの絶対値の平
均の電圧レベルを有する直流信号であることを特徴とす
るマトリクス型液晶表示装置。 - 【請求項２】 前記正極性側および前記負極性側への極
性反転は、１画 面表示時間内で行われることを特徴とす
る請求項１に記載のマトリクス型液晶表示装置。 - 【請求項３】 前記選択信号および前記データ信号によ
り明表示を行うときの前記印加電圧の絶対値は、正極性
の電圧波形にあっては前記液晶が前記第２の安定な分子
配向状態になるときの閾値電圧（ｖ 2 ）より大きい電圧
であり、負極性の電圧波形にあっては前記液晶が前記第
３の安定な分子配向状態になるときの閾値電圧（ｖ 2 '）
の絶対値より大きい電圧であることを特徴とする請求項
１又は２に記載のマトリクス型液晶表示装置。 - 【請求項４】 前記選択信号および前記データ信号によ
り暗表示を行うときの前記印加電圧の絶対値は、正極性
の電圧波形にあっては前記液晶が前記第１の安定な分子
配向状態になるときの閾値電圧（ｖ 4 ）より小さい電圧
であり、負極性の電圧波形にあっては前記液晶が前記第
１の安定な分子配向状態になるときの閾値電圧（ｖ 4 '）
の絶対値より小さい電圧であることを特徴とする請求項
３に記載のマトリクス型液晶表示装置。 - 【請求項５】 前記非選択信号および前記データ信号に
よる印加電圧は、正極性の電圧波形にあっては前記第１
の閾値電圧（ｖ 1 ）と前記第２の閾値電圧（ｖ 3 ）の間
の電圧であり、負極性の電圧波形にあっては前記第３の
閾値電圧（ｖ 1 '）と前記第４の閾値電圧（ｖ 3 '）の間の
電圧であることを特徴とする請求項３又は４に記載のマ
トリクス型液晶表示装置。 - 【請求項６】 前記液晶は、スメクチック相を有する液
晶であることを特徴とする請求項１乃至５のいずれか１
つに記載のマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31319895A JP2697717B2 (ja) | 1995-11-30 | 1995-11-30 | マトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31319895A JP2697717B2 (ja) | 1995-11-30 | 1995-11-30 | マトリクス型液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33130888A Division JP2680392B2 (ja) | 1988-03-24 | 1988-12-27 | マトリクス型強誘電性液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08234172A JPH08234172A (ja) | 1996-09-13 |
| JP2697717B2 true JP2697717B2 (ja) | 1998-01-14 |
Family
ID=18038292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31319895A Expired - Fee Related JP2697717B2 (ja) | 1995-11-30 | 1995-11-30 | マトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697717B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100310690B1 (ko) * | 1998-07-01 | 2001-12-17 | 김순택 | 액정표시장치의구동방법및그구동회로 |
| JP3918399B2 (ja) | 2000-04-28 | 2007-05-23 | 富士通株式会社 | 液晶素子 |
-
1995
- 1995-11-30 JP JP31319895A patent/JP2697717B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08234172A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183537B2 (ja) | 液晶電気光学素子の駆動方法 | |
| KR960005738B1 (ko) | 강유전성 액정 전자 광학 장치 및 액정 표시 장치 | |
| JPS61156229A (ja) | 液晶装置 | |
| JPH0466327B2 (ja) | ||
| JPH116994A (ja) | アクティブマトリクス型光変調器、ディスプレイ、および非対称的な光学性能の効果を減少させる方法 | |
| JP2680392B2 (ja) | マトリクス型強誘電性液晶表示装置 | |
| JPH0968696A (ja) | 液晶素子の駆動法、及び該駆動法が用いられる液晶装置 | |
| JPH05119746A (ja) | マトリツクス型液晶表示装置 | |
| JP2697717B2 (ja) | マトリクス型液晶表示装置 | |
| JP2697715B2 (ja) | マトリクス型液晶表示装置 | |
| JP2697716B2 (ja) | マトリクス型液晶表示装置 | |
| JP2633191B2 (ja) | 表示制御装置 | |
| JPH05303076A (ja) | 液晶装置 | |
| JP2668933B2 (ja) | マトリックス型液晶表示装置 | |
| JP2697671B2 (ja) | マトリックス型液晶表示装置 | |
| JP2000098966A (ja) | ウォブリング技術を用いた表示方法 | |
| JP2697672B2 (ja) | マトリックス型液晶表示装置 | |
| JP2730548B2 (ja) | マトリックス型液晶表示装置 | |
| JP2584767B2 (ja) | 液晶装置の駆動法 | |
| JP2855607B2 (ja) | マトリックス型液晶表示装置 | |
| JP2790137B2 (ja) | マトリックス型液晶表示装置 | |
| JP2001235766A (ja) | 液晶素子とその駆動方法 | |
| JP3204702B2 (ja) | 液晶表示素子の駆動方法 | |
| EP0865022A2 (en) | Ferroelectric liquid crystal electro-optic apparatus and manufacturing method thereof | |
| JP3317244B2 (ja) | 液晶電気光学素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |