JP2730548B2 - マトリックス型液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、強誘電性液晶を利用してなるマトリックス型
液晶表示装置に関する。 【０００２】 【従来の技術】従来、この種のマトリックス型液晶表示
装置においては、強誘電性液晶のネマチック液晶にない
高速応答性及び記憶特性を有効に活用して、一表示画面
におけるＯＮ表示画素及びＯＦＦ表示画素をダイナミッ
ク駆動してマトリックス表示するようにしたものがあ
る。なお、上述したＯＮ表示画素とは、これに対応した
強誘電性液晶部分を含む表示領域であって光を透過させ
る表示領域をいう。一方、上述したＯＦＦ表示画素と
は、これに対応した強誘電性液晶部分を含む表示領域で
あって光を通過させない表示領域をいう。 【０００３】 【発明が解決しようとする課題】ところで、このような
構成において、ダイナミック駆動を行う上で強誘電性液
晶の重要な特性とされる閾値特性においては、強誘電性
液晶の分子（以下、液晶分子という）が自発分極と印加
電界との直接相互作用で働くために、明確な閾値が介在
しないという現象が観察される。 【０００４】このような明確な閾値を有しない場合に
は、マトリックス駆動における非選択期間で印加される
保持電圧で液晶が応答してしまい、コントラストが低下
するという問題がある。これに対しては、ダイナミック
駆動上必要とされる閾値を確保するために、駆動パルス
幅の制御、強誘電性液晶の応答速度の電圧依存性、負の
誘電異方性をもつ強誘電性液晶のスイッチング異常現象
等を利用して駆動パルスのパルス波形に工夫を凝らし、
かつ次の線順次走査までの時間の間、高周波重畳による
安定化効果により非選択時における液晶の高速応答を防
止して、マトリックス表示を行うものがある。 【０００５】また、特開昭６２−１７３４３６号公報に
は、非選択期間で印加される保持電圧により液晶が応答
しないように、走査信号、データ信号を４パルスにして
駆動する４パルス駆動法が提案されている。しかしなが
ら、上記したいずれの駆動法においても強誘電性液晶に
明確な閾値特性がないため、駆動回路を複雑な構成にせ
ざるを得ないという問題がある。 【０００６】そこで、本発明者等は、鋭意検討を行い、
強誘電性液晶の配向処理に工夫を凝らすことによって、
強誘電性液晶に明確な閾値が現れることを見い出した。
この点については後述する実施例の中で詳細に説明す
る。従って、本発明は、強誘電性液晶の明確な閾値特性
を利用して、高コントラストのマトリックス表示を行う
ことを目的とする。 【０００７】また、強誘電性液晶の明確な閾値特性に適
した、駆動回路を用いることを目的とする。 【０００８】 【課題を解決するための手段】上記目的を達成するた
め、特許請求の範囲第１項に記載した発明においては、
ｎ条の行電極とｍ条の列電極とを互いに格子状に対向さ
せるように並設した第１、第２の電極基板間に強誘電性
液晶を封入してｍｎ個の表示画素を形成する液晶セル
と、 前記ｎ条の行電極に選択信号と非選択信号とからな
る走査信号を所定の走査期間を時間的な基準として順次
付与する行駆動回路と、 前記ｍ条の列電極にデータ信号
を付与する列駆動回路とを備え、前記走査信号と前記デ
ータ信号との合成信号を前記ｍｎ個の表示画素に印加し
て、前記ｍｎ個の表示画素によりマトリックス表示を行
うようにしたマトリックス型液晶表示装置において、 前
記強誘電性液晶の液晶分子には前記第１、第２の電極基
板の相対向する面に対してプレティルト角が与えられ、
前記第１の電極基板に与えられたプレティルト角と前記
第２の電極基板に与えられたプレティルト角とが逆傾斜
の関係を有しており、 前記液晶セルは、前記第１、第２
の電極基板間の印加電圧に対し一方極性側、他方極性側
において、絶対値が所定の電圧以上で光透過率が変化し
始める閾値を有する印加電圧−光透過率特性を有してお
り、 前記選択信号と前記データ信号との合成信号は、前
記走査期間内に印加され前記液晶セルを一方の光学的安
定状態にするのに充分な一定の電圧レベルを有する反転
準備パルスと、前記反転準備パルスが印加される走査期
間と同じ走査期間内における前記反転準備パルスの直後
に印加され、前記液晶セルを他方の光学的安定状態にす
る一定の電圧レベルを有する書込パルスとを有し、少な
くとも前記反転準備パルスの印加終了時には前記液晶セ
ルが一方の光学的安定状態になっており、 前記反転準備
パルス及び前記書込パルスが印加される前記走査期間内
において、前記書込パルスの直前の前記反転準備パルス
のパルス幅を、前記書込パルスのパルス幅よりも短く設
定したことを特徴としている。 【０００９】上記構成において、強誘電性液晶の液晶分
子には、第１、第２の電極基板の相対向する面に対して
プレティルト角が与えられ、第１の電極基板に与えられ
たプレティルト角と第２の電極基板に与えられたプレテ
ィルト角とが逆傾斜の関係を有しているため、強誘電性
液晶には明確な閾値特性が現れる。その結果、液晶セル
は、第１、第２の電極基板間の印加電圧に対し一方極性
側、他方極性側において、絶対値が所定の電圧以上で光
透過率が変化し始める閾値を有する印加電圧−光透過特
性を有することになる。 【００１０】この印加電圧−光透過率特性に従って、表
示画素に走査信号とデータ信号との合成信号を印加して
いくことにより、マトリックス表示を行うことができ
る。この場合、印加電圧−光透過率特性により、非選択
期間には選択期間で決定された表示画素の光透過率を維
持することができるため、高コントラストの表示を行う
ことができる。ところで、一般的にマトリクス型液晶表
示装置において大画面化を目指した場合、行電極数が増
加し、それに比例して１走査期間が短くなる。強誘電性
液晶を用いた液晶セルの透過率は、印加電圧の波高値と
パルス幅の積で決定されるため、大画面化を目指した場
合、書込パルスの波高値を高くすると、非選択期間に印
加される電圧の波高値も必然的に高くなる。このため、
非選択期間に印加される電圧の波高値が閾値を超えて表
示の保持が不十分になり、表示品位が低下する可能性が
ある。 【００１１】しかしながら、特許請求の範囲第１項に記
載の発明においては、上記印加電圧−光透過率特性を有
する液晶セルを用い、選択信号とデータ信号との合成信
号を、走査期間内に印加され液晶セルを一方の光学的安
定状態にするのに充分な一定の電圧レベルを有する反転
準備パルスと、反転準備パルスが印加される走査期間と
同じ走査期間内における反転準備パルスの直後に印加さ
れ、液晶セルを他方の光学的安定状態にする一定の電圧
レベルを有する書込パルスとを有するようにし、これら
反転準備パルス及び書込パルスが印加される走査期間内
において、書込パルスの直前の反転準備パルスのパルス
幅を、書込パルスのパルス幅よりも短く設定しているた
め、１走査期間を短くしても表示品位が低下することを
防止できる。 【００１２】 【００１３】 【００１４】 【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。以下、本発明の一実施形態を図面に
より説明すると、図１は、本発明に係わるマトリックス
型液晶表示装置の全体構成を示している。この液晶表示
装置は、マトリックス型液晶セル１０を備えており、こ
の液晶セル１０は、図１及び図２に示すごとく、一対の
電極基板１１、１２を例えば、１〜４（μｍ）のギャッ
プを介し互いに平行に配設し、これら各電極基板１１、
１２間にフェニールピリミジン系強誘電性液晶１３を密
封し、かつ各電極基板１１、１２に互いに偏光軸を直交
させてなる各偏光板１４、１５をそれぞれ外方から添着
して構成されている。 【００１５】電極基板１１は、図１及び図２に示すごと
く、透明状のガラス板１１ａにその内表面に沿い酸化イ
ンジウム或いは酸化スズからなる透明状の導電膜１１ｂ
を形成し、かつこの導電膜１１ｂの内表面にｎ状の行電
極Ｘ１、Ｘ２、‥‥、Ｘｎを図１にて図示上下方向に互
いに間隔を付与するとともに同図示左右方向に互いに平
行に突設形成して構成されている。 【００１６】一方、電極基板１２は、図１及び図２に示
すごとく、透明状のガラス板１２ａにその内表面に沿い
酸化インジウム或いは酸化スズからなる透明状の導電膜
１２ｂを形成し、かつこの導電膜１２ｂの内表面にｍ状
の列電極Ｙ１、Ｙ２‥‥、Ｙｍを図１にて図示左右方向
に互いに間隔を付与するとともに各行電極Ｘ１、Ｘ２‥
‥、Ｘｎに共に直交するように突設形成して構成されて
いる。 【００１７】また、導電膜１１ｂの内表面には、一酸化
けい素からなる蒸着膜１６が、両導電膜１１ｂ、１２ｂ
に対する法線Ｐ（図２参照）と蒸着角度θａ（＝８０
（度）〜８５（度））をなすように斜方蒸着法により蒸
着されている。一方、導電膜１２ｂの内表面には、一酸
化けい素からなる蒸着膜１７が、法線Ｐと蒸着角度θｂ
をなすように斜方蒸着法により蒸着されている。これに
より、強誘電性液晶１３の各液晶分子１３ａがプレテイ
ルト角θｐ＝５（度）〜３５（度）を与えられるように
強誘電性液晶１３が配向処理されることとなる。 【００１８】かかる場合、液晶セル１０内への強誘電性
液晶１３の密封にあたっては、まず、両蒸着膜１６、１
７の各蒸着方位（即ち、各蒸着角度θａ、θｂ）が両導
電膜１１ｂ、１２ｂの各内表面間間隔の中心を通り両導
電膜１１ｂ、１２ｂに平行（即ち、法線Ｐに垂直）とな
る中心線に対し線対称をなすように両電極基板１１、１
２を平行に組合わせる。然る後、強誘電性液晶１３を加
熱して等方性液体相とし、毛細管現象を利用して両電極
基板１１、１２間に注入し、かつ液晶セル１０全体を毎
分１（度）程度にて徐冷することにより強誘電性液晶１
３をスメクチックＣ^* 相になるまで冷却する。 【００１９】このような冷却の結果、スメクチック層と
なった強誘電性液晶１３の各液晶分子１３ａが、両蒸着
膜１６、１７の各蒸着方位及び凹凸に沿い前記中心線に
線対称をなすように配向することとなる。かかる場合、
各液晶分子１３ａのプレティルト角θｐは、前記中心線
から各蒸着膜１６、１７に近ずくにつれて前記中心線に
線対称的に増大するようになっている。換言すれば、強
誘電性液晶１３のスメクチック層が、図２に示すごと
く、前記中心線に対し、線対称的に各蒸着膜１６、１７
により断面湾曲状に曲げ変形を与えられることとなる。 【００２０】しかして、このように構成した液晶セル１
０において、両電極基板１１、１２間に印加する電圧が
低い場合には液晶分子は回転しないが、所定の高電圧を
印加すると、強誘電性液晶１３の前記中心線の一側に位
置する各液晶分子１３ａ（以下、一側液晶分子という）
の回転方向が、強誘電性液晶１３の前記１３の前記中心
線の他側に位置する各液晶分子１３ａ（以下他側液晶分
子という）の回転方向と逆になる。 【００２１】このため、前記一側液晶分子が前記中心線
上近傍にて前記他側液晶分子とぶつかり合うこととな
り、その結果、強誘電性液晶１３のエネルギー損失が、
前記一側液晶分子が前記他側液晶分子と同一に回転する
場合に比べ、大幅に増大する。換言すれば、強誘電性液
晶１３の各液晶分子１３ａは、両電極基板１１、１２間
への印加電圧が低い場合には回転せず、所定の高印加電
圧でもって初めて回転し始めることとなる。このこと
は、強誘電性液晶１３が明確な閾値をもつに至ったこと
を意味する。 【００２２】因みに、上述のような配向処理した強誘電
性液晶１３における印加電圧と光透過率との関係を実験
により確認したところ、図３に示すように曲線Ｘとして
得られた。なお、印加電圧は、強誘電性液晶１３が応答
する応答時間以上の十分な時間、印加した電圧であり、
光透過率は、相対的な光透過率である。また、上述のよ
うな配向処理を伴わない従来の配向処理方法による強誘
電性液晶における印加電圧と光透過率との関係を実験に
より確認したところ、図３に示すように曲線Ｙとして得
られた。 【００２３】これら両曲線Ｘ、Ｙを比較すれば容易に理
解されるとおり、曲線Ｘによれば、強誘電性液晶１３の
光透過率が、印加電圧１０（Ｖ）以下で零（％）を維持
し、印加電圧１０（Ｖ）〜２０（Ｖ）にて急増し、かつ
印加電圧約２０（Ｖ）以上にて１００（％）を維持する
一方、曲線Ｙによれば、強誘電性液晶の光透過率が、印
加電圧（Ｖ）から約７（Ｖ）にかけて４０（％）から１
００（％）に増大し、かつ印加約７（Ｖ）以上にて１０
０（％）を維持する。その結果、曲線Ｘによる特性をも
つ強誘電性液晶１３が、曲線Ｙによる特性をもつ従来の
強誘電性液晶に比べて、非常に明確な閾値特性を有する
ことが認識できる。 【００２４】なお、図３に示す印加電圧と光透過率の特
性は、印加電圧の正極性側について所定電圧以上のとき
光透過率が増大し始めるものを示しているが、強誘電性
液晶１３はメモリー性を有するので、正極性側の電圧印
加から負極性側に所定電圧以上の電圧を印加したときに
光透過率が低下し始めることになる。また、各行電極Ｘ
１〜Ｘｎと各列電極Ｙ１〜Ｙｍとの各交叉部は、これら
各交叉部に存在する各強誘電性液晶部分と共にそれぞれ
各表示画素（１、１）、‥‥、（１、ｍ）、（２、１）
‥‥、（ｎ、ｍ）を構成する（図１参照）。行電極と列
電極との間に一極性の適正な電圧が印加されたとき強誘
電性液晶がとり得る分子配列状態にて表示画素が光を透
過させる状態（即ち、ＯＮ表示状態）となり、一方、行
電極と列電極との間に逆極性の適正な電圧が印加された
とき強誘電性液晶がとり得る分子配列状態にて表示画素
が光を透過させない状態（即ち、ＯＦＦ表示状態）とな
るように、各偏光板１４、１５の偏光軸が強誘電性液晶
の分子配向軸との関係で定められている。なお、偏光板
１４の背後には、同偏光板１４に投光する光源が配置さ
れている。また、前記強誘電性液晶はその電圧印加解除
前の状態を同解除後も保持する。 【００２５】また、液晶表示装置は、図１に示すごと
く、線順次走査回路２０と、この線順次走査回路２０に
接続した基準信号発生回路３０と、線順次走査回路２０
及び基準信号発生回路３０に接続した行駆動回路４０及
び列駆動回路５０とを備えており、線順次走査回路２０
は、ＲＯＭ２１と、このＲＯＭ２１に接続したコントロ
ーラ２２により構成されている。ＲＯＭ２１は、液晶セ
ル１０に表示されるための所定の表示内容を表す表示デ
ータを予め記憶しており、この表示データは、液晶セル
１０の各行電極のいずれかに入力する行電極表示データ
と、液晶セル１０の各列電極に入力する列電極表示デー
タとにより構成されている。 【００２６】コントローラ２２は基準クロックパルスａ
（図７参照）を順次発生し、同期パルスｂ（図７参照）
を順次発生し、シフトクロックパルスｑを順次発生し、
ＲＯＭ２１からの行電極表示データをデータパルスＰｘ
として順次発生し、かつＲＯＭ２１からの列電極表示デ
ータをデータパルスＰｙとして順次発生する。基準信号
発生回路３０は、図１及び図４に示すごとく、コントロ
ーラ２２に接続したインバータ３１とこのインバータ３
１に接続したインバータ３２と、コントローラ２２及び
インバータ３２に接続したバイナリカウンタ３３を備え
ており、インバータ３１はコントローラ２２からの各同
期パルスｂを順次反転させて反転パルスとして発生す
る。インバータ３２はインバータ３１からの各反転パル
スを順次反転させて反転パルス（即ち、同期パルスｂ）
として発生する。バイナリカウンタ３３は、インバータ
３２からの各同期パルスｂにより繰返しリセットされ
て、各リセット後にコントローラ２２からの各基準クロ
ックパルスａを反転させながら計数しその各計数結果を
出力端子Ｑ２からの二進パルスｅ（図７参照）として順
次発生する。 【００２７】また、基準信号発生回路３０は、インバー
タ３２及びバイナリカウンタ３３に接続したＯＲゲート
３４とバイナリカウンタ３３に接続したインバータ３５
を備えており、ＯＲゲート３４は、インバータ３２から
の同期パルスｂの立上がりに応答してハイレベルにてゲ
ートパルスＣ１（図７参照）を発生した後、バイナリカ
ウンタ３３からの各二進パルスｅ及びインバータ３２か
らの各同期パルスｂに順次応答して各二進パルスｅの立
上がり毎にゲートパルスＣ２（図７参照）をハイレベル
にて発生する。また、ＯＲゲート３４からの各ゲートパ
ルスＣ１、Ｃ２はインバータ３２からの各同期パルスｂ
の立下りに応答してローレベルになる。インバータ３５
は、バイナリカウンタ３３からの各二進パルスｅを順次
反転させて反転パルスｅ（バー）として発生する。 【００２８】行駆動回路４０は、コントローラ２２に接
続したシフトレジスタ４０Ａと、基準信号発生回路３０
及びシフトレジスタ４０Ａに接続した各論理回路４０Ｂ
１、４０Ｂ２、‥‥、４０Ｂｎを有しており、シフトレ
ジスタ４０Ａは、コントローラ２２からの各同期パルス
ｂを順次シフトパルスとして受け、これら各シフトパル
スに同期して、コントローラ２２からの各データパルス
Ｐｘを、各論理回路４０Ｂ１〜４０Ｂｎのいずれかに論
理回路４０Ｂ１から論理回路４０Ｂｎにかけて順次シフ
トさせてデータパルスｈ（図７参照）として付与する。 【００２９】論理回路４０Ｂ１は、図１及び図４及び図
５に示すごとく、基準信号発生回路３０のインバータ３
２及びシフトレジスタ４０Ａに接続したＡＮＤゲート４
１と、基準信号回路３０のインバータ３５及びシフトレ
ジスタ４０Ａに接続したＮＡＮＤゲート４２を備えてお
り、ＡＮＤゲート４１は、シフトレジスタ４０Ａからの
データパルスｈのハイレベル中にインバータ３２からの
同期パルスｂに応答してハイレベルにてゲートパルスｊ
（図７参照）を発生する。また、ＡＮＤゲート４１から
のゲートパルスｊはインバータ３２からの同期パルスｂ
の立下りに応答してローレベルになる。ＮＡＮＤゲート
４２は、シフトレジスタ４０Ａからのデータパルスｈ及
びインバータ３５からの反転パルスｅ（バー）に応答し
て、データパルスｈ及び反転パルスｅ（バー）の両ハイ
レベル時にローレベルにてゲートパルスｉ（図７参照）
を発生し、またこのゲートパルスｉを反転パルスｅ（バ
ー）或いはデータパルスｈのローレベル時にハイレベル
にする。 【００３０】また、論理回路４０Ｂ１は、ＡＮＤゲート
４１及びＮＡＮＤゲート４２に接続したＮＯＲゲート４
３を備えており、ＮＯＲゲート４３は、ＡＮＤゲート４
１及びＮＡＮＤゲート４２からの各ゲートパルスｊ、ｉ
のローレベル時にのみハイレベルにてゲートパルスｋ
（図７参照）を発生する。トランスミッションゲート４
４は、ＡＮＤゲート４１からのハイレベルのゲートパル
スｊに応答して、このゲートパルスｊを、定電圧回路４
４ａからの負の電圧（−２Ｖｏ）に基き、（−２Ｖｏ）
のレベルを有する走査信号Ｓ１（図８参照）として各ト
ランスミッションゲート４５、４６との共通の出力端子
４７から発生し液晶セル１０の行電圧Ｘ１に付与する、
なお、各トランスミッションゲート４４、４５、４６し
ては、例えば、（株）東芝製ＴＣ４０６６型集積回路が
採用される。 【００３１】また、トランスミッションゲート４６は、
ＮＯＲゲート４３からのゲートパルスｋに応答して、こ
のゲートパルスｋを、ゲートパルスｊの立下り以後デー
タパルスｈのハイレベル下にて定電圧回路４６ａからの
正の定電圧（＋Ｖｏ）までシフトし、このシフト結果を
走査信号Ｓ２（図８参照）として出力端子＋４７から発
生し行電極Ｘ１に付与する。かかる場合、両走査信号Ｓ
１、Ｓ２が行電極Ｘ１を選択するための選択信号（図８
参照）としてＴ／ｎの間機能する。但し、符号Ｔは一画
面表示時間を表す（図９参照）。 【００３２】また、トランスミッションゲート４５は、
ＮＡＮＤゲート４２からのハイレベルのゲートパルスｉ
を、データパルスｈの立下り以後において零レベル（即
ち接地レベル）までシフトし、このシフト結果を走査信
号Ｓ３（図８参照）として出力端子４７から発生し行電
極Ｘ１に付与する。かかる場合、走査信号Ｓ３が、行電
極Ｘ１を非選択とするための非選択信号（図８参照）と
してＴ／ｎの間機能する。 【００３３】残余の論理回路４０Ｂ２〜４０Ｂｎは、共
に、論理回路４０Ｂ１と同様に構成されており、これら
各論理回路４０Ｂ２〜４０Ｂｎは、シフトレジスタ４０
Ａからの各データパルスｈ並びに基準信号回路３０から
の同期パルスｂ及びゲートパルスｅに応答して、論理回
路４０Ｂ１と同様に、各走査信号Ｓ１、Ｓ２及びＳ３を
それぞれ生じる。しかして、論理回路４０Ｂ２からの両
走査信号Ｓ１、Ｓ２及び走査信号Ｓ３は、選択信号及び
非選択信号としてそれぞれ液晶セル１０の行電極Ｘ２に
付与され、論理回路４０Ｂ３からの両走査信号Ｓ１、Ｓ
２及び走査信号Ｓ３は、選択信号及び非選択信号として
それぞれ液晶セル１０の行電極Ｘ３に付与され、‥‥、
また論理回路４０Ｂｎからの両走査信号Ｓ１、Ｓ２及び
走査信号Ｓ３は、選択信号及び非選択信号としてそれぞ
れ液晶セル１０の行電極に付与される。 【００３４】列駆動回路５０は、コントローラ２２に接
続したシフトレジスタ５０Ａ及びラッチ５０Ｂと、基準
信号発生回路３０及びラッチ５０Ｂに接続した各論理回
路５０Ｃ１、５０Ｃ２、‥‥、５０Ｃｍを有しており、
シフトレジスタ５０Ａは、コントローラ２２からの各デ
ータパルスＰｙを、同コントローラ２２からのシフトク
ロックパルスｑに応答して順次入力されて、パラレルな
ｍ個のデータパルスに繰返し変換しラッチ５０Ｂに付与
する。ラッチ５０Ｂは、シフトレジスタ５０Ａからの各
ｍ個のデータパルスをコントローラ２２からの各同期パ
ルスｂに順次応答し繰返しラッチしてデータパルスｄ
（図７参照）として各論理回路５０Ｃ１、５０Ｃ２、‥
‥、５０Ｃｍにそれぞれ付与する。 【００３５】論理回路５０Ｃ１は、図１、図４及び図６
に示すごとく、ラッチ５０Ｂに接続したインバータ５１
と、ラッチ５０Ｂ及び基準信号発生回路３０のＯＲゲー
ト３４に接続したＡＮＤゲート５２と、インバータ５１
及び基準信号発生回路３０のインバータ３５に接続した
ＡＮＤゲート５３と、両ＡＮＤゲート５２、５３に接続
したＮＯＲゲート５４を備えており、インバータ５１は
ラッチ５０Ｂからのラッチデータパルスを反転させて反
転データパルスを生じる。ＡＮＤゲート５２は、ラッチ
５０Ｂからのラッチデータパルスｄのハイレベル中にＯ
Ｒゲート３４からの各ゲートパルスｃ１、ｃ２に順次応
答してハイレベルにて各ゲートパルスを発生し、またラ
ッチデータパルスｄのローレベル時にローレベルにてゲ
ートパルスを発生する。 【００３６】ＡＮＤゲート５３は、インバータ５１から
の反転データパルスのローレベル時にローレベルにてゲ
ートパルスを発生し、また同反転データパルスのハイレ
ベル中にインバータ３５からの各反転パルスｅ（バー）
に順次応答してハイレベルにて各ゲートパルスを発生す
る。ＮＯＲゲート５４は、両ＡＮＤゲート５２、５３か
らの各ゲートパルスに応答して、ラッチデータパルスｄ
のハイレベル中に各ゲートパルスｆ１（図７参照）を発
生し、またラッチデータパルスｄのローレベル中に各ゲ
ートパルスｆ２（図７参照）を順次発生する。ＮＯＲゲ
ート５５は基準信号発生回路３０インバータ３２からの
各同期パルスｂ及びＮＯＲゲート５４からの各ゲートパ
ルスｆ１、ｆ２に応答してハイレベルにて各ゲートパル
スｇ１、ｇ２（図７参照）を順次発生する。 【００３７】トランスミッションゲート５６はインバー
タ３２からの各同期パルスｂに応答して各同期パルスｂ
を零レベル（即ち、接地レベル）にシフトし各トランス
ミッションゲート５７、５８との共通の出力端子５９か
ら各データ信号Ｄ１（図８参照）として生じ液晶セル１
０の列電極Ｙ１に付与する。また、トランスミッション
ゲート５７がＮＯＲゲート５４からゲートパルスｆ１を
受けとるとともに、トランスミッションゲート５８がＮ
ＯＲゲート５５からゲートパルスｇ１を受けると、トラ
ンスミッションゲート５７がゲートパルスｆ１を定電圧
回路５７ａからの負の定電圧のレベル（−Ｖ１）までシ
フトするとともに、トランスミッションゲート５８がゲ
ートパルスｇ１を定電圧回路５８ａからの正の定電圧の
レベル（＋Ｖ１）までシフトする。 【００３８】このため、このような両トランスミッショ
ンゲート５７、５８のシフト結果が合成されて出力端子
５９から各交流的データ信号Ｄ２（図８参照）が零レベ
ルを基準として発生し列電極Ｙ１に付与される。かかる
場合、各データ信号Ｄ１、Ｄ２が、列電極Ｙ１に対する
各ＯＮデータ信号としてそれぞれＴ／ｎの間機能する
（図８参照）。なお、各トランスミッションゲート５
６、５７、５８としては、例えば、（株）東芝製ＴＣ４
０６６型集積回路が採用される。 【００３９】また、トランスミッションゲート５７がＮ
ＯＲゲート５４から各ゲートパルスｆ２を受けるととも
に、トランスミッションゲート５８がＮＯＲゲート５５
から各ゲートパルスｇ２を受けると、トランスミッショ
ンゲート５７が各ゲートパルスｆ２を定電圧回路５７ａ
からの負の定電圧のレベル（−Ｖ１）までシフトすると
ともに、トランスミッションゲート５８が各ゲートパル
スｇ２を定電圧回路５８ａからの正の定電圧のレベル
（＋Ｖ１）までシフトする。 【００４０】このため、このような両トランスミッショ
ンゲート５７、５８のシフト結果が合成されて出力端子
５９から各交流的データ信号Ｄ３（図８参照）が零レベ
ルを基準として発生し列電極Ｙ１に付与される。かかる
場合、各両データ信号Ｄ１、Ｄ３が列電極Ｙ１に対する
各ＯＦＦデータ信号としてＴ／ｎの間それぞれ機能する
（図８参照）。 【００４１】残余の論理回路５０Ｃ２〜５０Ｃｍは、共
に、論理回路５０Ｃ１と同様に構成されており、これら
各論理回路５０Ｃ２〜５０Ｃｍは、ラッチ５０Ｂからの
各ラッチデータパルスｄ、並びに基準信号発生回路３０
からの同期パルスｂ及び各ゲートパルスｃ１、ｃ２、ｅ
（バー）に応答して、論理回路５０Ｃ１と同様に、各デ
ータ信号Ｄ１、Ｄ２、Ｄ３を生じる。 【００４２】しかして、論理回路５０Ｃ２からの両デー
タ信号Ｄ１、Ｄ２及び両データ信号Ｄ１、Ｄ３は、ＯＮ
データ信号及びＯＦＦデータ信号としてそれぞれ液晶セ
ル１０の列電極Ｙ２に付与され、論理回路５０Ｃ３から
の両データ信号Ｄ１、Ｄ２及び両データ信号Ｄ１、Ｄ３
は、ＯＮデータ信号及びＯＦＦデータ信号としてそれぞ
れ液晶セル１０の列電極Ｙ３に付与され、‥‥、また、
論理回路５０Ｃｍからの両データ信号Ｄ１、Ｄ２及び両
データ信号Ｄ１、Ｄ３は、ＯＮデータ信号及びＯＦＦデ
ータ信号としてそれぞれ液晶セル１０の列電極板Ｙｍに
付与される。 【００４３】ここにおいて、各定電圧回路４４ａからの
定電圧（−２Ｖｏ）、定電圧回路４６ａからの定電圧
（＋Ｖｏ）、定電圧回路５７ａからの定電圧（−Ｖ
１）、及び定電圧回路５８ａからの定電圧（＋Ｖ１）の
決定方法について説明する。ＯＦＦ表示状態にある表示
画素（ｎ、ｍ）に電圧を印加してＯＮ表示状態に変化さ
せるとき表示画素（ｎ、ｍ）の光透過率が電圧印加後９
０％に達する時間を強誘電性液晶１３の応答時間とし、
データ信号Ｄ１又は走査信号Ｓ１の信号幅に対応する前
記応答時間を設定応答時間ｔｏとし、データ信号Ｄ２又
は走査信号Ｓ２の信号幅に対応する前記応答時間を４ｔ
ｏとするとき、曲線Ｘ（図３参照）との関連にて、Ｖ_O
＝１５（Ｖ）とし、かつＶ１＝７．５（Ｖ）とすれば、
Ｖ_O ＋Ｖ１＝２２．５（ｖ）、Ｖ_O −Ｖ１＝７．５
（Ｖ）となり、Ｖ_O ＋Ｖ１の電圧を印加したときに光透
過率が１００％となり、Ｖ_O −Ｖ１の電圧を印加したと
きに光透過率が０％になるため、強誘電性液晶の閾値電
圧を明確にできる。但し、設定応答時間ｔ_o は、Ｖ_O ＋
Ｖ１＝２２．５（Ｖ）の電圧の印加時における前記応答
時間をいう。 【００４４】以上のように構成した本実施形態におい
て、線順次走査回路２０が、基準クロックパルスａ、同
期パルスｂ、シフトクロックパルスｑ、データパルスＰ
ｘ及びデータパルスＰｙをそれぞれ順次発生し、基準発
生回路３０が各基準クロックパルスａ及び各同期パルス
ｂに順次応答して、各同期パルスｂ、各ゲートパルスｃ
１、ｃ２、ｅ（バー）をそれぞれ図７に示すタイミング
にて順次発生すると、行駆動回路４０が、線順次走査回
路２０からの各同期パルスｂ及びデータパルスＰｘ並び
に基準発生信号回路３０からの同期パルスｂ、各ゲート
パルスｅ（バー）に応答して、選択信号（両走査信号Ｓ
１、Ｓ２）又は非選択信号（走査信号Ｓ３）を、液晶セ
ル１０の各行電極Ｘ１〜Ｘｍのいずれかに行電極Ｘ1 か
ら行電極ＸｎにかけてＴ／ｎ毎にシフトさせながら付与
し、一方、列駆動回路５０が、線順次走査回路２０から
の各同期パルスｂ、各シフトクロックパルスｑ及び各デ
ータパルスＰｙ並びに基準信号発生回路３０からの各同
期パルスｂ、各ゲートパルスｃ１、ｃ２、ｅ（バー）に
応答して、各ＯＮデータ信号（データ信号Ｄ１、Ｄ２）
又は各ＯＦＦデータ信号（データ信号Ｄ１、Ｄ３）を、
液晶セル１０の各列電極Ｙ１〜Ｙｍにそれぞれ繰返し付
与する（図９参照）。 【００４５】このような状態において、液晶セル１０が
行駆動回路４０及び列駆動回路５０によりどのようにマ
トリックス駆動されるのかにつき、各表示画素（１、
１）及び（１、２）を例にとって説明する。例えば、行
駆動回路４０が行電極Ｘ１に選択信号（両走査信号Ｓ１
及びＳ２）を付与するとともに列駆動回路５０が列電極
Ｙ１にＯＮデータ信号（両データ信号Ｄ１及びＤ２）を
付与すると、表示画素（１、１）がＯＮ表示画素（図１
０参照）として機能する。かかる場合、行電極Ｘ１と列
電極Ｙ１との間には、走査信号Ｓ１とデータ信号Ｄ１と
の合成による消去信号Ｅ１（図１１（Ａ）参照）がｔｏ
の間付与されるとともに、走査信号Ｓ２とデータ信号Ｄ
２との合成による書込信号Ｗ１（図１１（Ａ）参照）が
４ｔｏの間付与されることになる。但し、消去信号Ｅ１
は（−２Ｖｏ）のレベルを有し、一方、書込信号Ｗ１
は、（Ｖｏ＋Ｖ１）のレベル及び（−Ｖ１）のレベルを
有する交流信号である。 【００４６】しかして、表示画素（１、１）は消去信号
Ｅ１のレベル（−２Ｖｏ）及び設定応答時間ｔｏに対応
する信号幅に基き一度ＯＦＦ表示状態となり、然る後、
書込信号Ｗ１に対する強誘電性液晶１３の応答に応じ図
１１（Ｂ）に示すごとく光透過率を上昇させてＯＮ表示
状態となる。Ｔ／ｎの後は、行駆動回路４０からの非選
択信号及び列駆動回路５０からのＯＮデータ信号（或い
は、ＯＦＦデータ信号）の合成による交流的保持信号Ｈ
（図１１（Ａ）参照）が表示画素（１、１）に付与され
てＯＮ表示状態を保持する。かかる場合、保持信号Ｈの
±Ｖ１のレベル変化及び信号幅のため、強誘電性液晶１
３は殆ど応答せず表示画素（１、１）のＯＮ表示状態が
確保される。 【００４７】また、行駆動回路４０が行電極Ｘ１に選択
信号（両走査信号Ｓ１及びＳ２）を付与するとともに列
駆動回路５０が列電極Ｙ２にＯＦＦデータ信号（両デー
タ信号Ｄ１及びＤ３）を付与すると、表示画素（１、
２）がＯＦＦ表示画素（図１０にて図示斜線部分参照）
として機能する。かかる場合、行電極Ｘ１と列電極Ｙ２
との間には、走査信号Ｓ１とデータ信号Ｄ１との合成に
よる消去信号Ｅ２（図１１（Ｃ）参照）がｔｏとの間付
与されるとともに、走査信号Ｓ２とデータ信号Ｄ３との
合成による書込信号Ｗ２（図１１（Ｃ）参照）が４ｔｏ
の間付与されることとなる。但し、消去信号Ｅ２は（−
２Ｖｏ）のレベルを有し、一方、書込信号Ｗ２は（Ｖ１
−Ｖｏ）のレベル及び（＋Ｖ１）のレベルを有する。 【００４８】しかして、表示画素（１、２）は、消去信
号Ｅ２のレベル（−２Ｖｏ）及びｔｏに対応する信号幅
に基き一度ＯＦＦ表示状態となり、然る後、書込信号Ｗ
２の階段的変動に対する強誘電性液晶１３の非動作下に
て、図１１（Ｄ）に示すごとく光透過率をほぼ零に維持
しＯＦＦ表示状態を実現する。なお、その後のＯＦＦ表
示状態の保持は、上述と同様に保持信号Ｈによりなされ
る。（図１（Ａ）（Ｃ）参照）。また、他の表示画素も
同様にして駆動され、その結果、液晶セル１０がマトリ
ックス駆動されることとなる。 【００４９】以上説明したように、強誘電性液晶１３が
図３の曲線Ｘで特定される光透過率−電圧特性をもつよ
うに、両導電膜１１ｂ、１２ｂの各内表面を各蒸着膜１
６、１７の形成により配向処理することによって、液晶
セル１０の各表示画素のＯＮ表示状態及びＯＦＦ表示状
態を明確にすべくダイナミック駆動するにあたり、各行
電極Ｘ１〜Ｘｎに付与すべき走査信号、及び各列電極Ｙ
１〜Ｙｎに付与すべきデータ信号に、前記光透過率一電
圧特性との関連にて簡単な波形変化をもたせるのみでよ
い。 【００５０】従って、強誘電性液晶１３の明確な閾値特
性を前提として、表示装置の列駆動回路及び駆動回路の
回路構成を大幅に簡単にしつつ表示コントラストの向上
を図り得る。また、液晶セル１０への印加電圧が一画面
表示時間Ｔですべて相殺されて零となるので、強誘電性
液晶の直流分による劣化をも未然に防止できる。なお、
本発明の実施にあたっては、両導電膜１１ｂ、１２ｂに
それぞれ蒸着膜１６、１７を形成するようにしたが、こ
れに代えて、両導電膜１１ｂ、１２ｂの一方にのみ蒸着
膜１６或いは１７を形成するようにして実施してもよ
い。 【００５１】また、本発明の実施にあたり、強誘電性液
晶１３のスメクチック層に曲げ変形を与えるに必要な配
向処理方法としては、斜方蒸着法に限ることなく、例え
ば、ＳＢＥ液晶の配向に用いられるハイプレティルト用
ポリイミド配向膜ＬＱ−１８００（日立化成株式会社
製）を各導電膜１１ｂ、１２ｂに塗布した後各蒸着膜１
６、１７の蒸着方向にラビング方向を合わせてラビング
するようにして実施してもよい。 【００５２】また、本発明の実施にあたっては、液晶セ
ル１０を透過型に限ることなく反射型としてもよい。

【図面の簡単な説明】 【図１】本発明の一実施形態を示す全体構成図である。 【図２】図１における液晶セルの拡大概略断面図であ
る。 【図３】強誘電性液晶の光透過率と印加電圧との関係を
示すグラフである。 【図４】図１における基準信号発生回路の詳細回路図で
ある。 【図５】図１における行駆動回路の論理回路の詳細回路
図である。 【図６】図１における列駆動回路の論理回路の詳細回路
図である。 【図７】図１及び図４〜図６における主要な回路素子の
出力波形図である。 【図８】データ信号と走査信号の波形を示す図である。 【図９】図１における液晶セルに付与される信号の説明
図である。 【図１０】行電極と列電極の部分拡大図である。 【図１１】液晶セルに対する印加信号の説明図である。 【符号の説明】 １０…液晶セル、２０…線順次走査回路、３０…基準信
号発生回路、４０…行駆動回路、５０…列駆動回路。

Claims (1)

1. (57)【特許請求の範囲】 （１）ｎ条の行電極とｍ条の列電極とを互いに格子状に
   対向させるように並設した第１、第２の電極基板間に強
   誘電性液晶を封入してｍｎ個の表示画素を形成する液晶
   セルと、 前記ｎ条の行電極に選択信号と非選択信号とからなる走
   査信号を所定の走査期間を時間的な基準として順次付与
   する行駆動回路と、 前記ｍ条の列電極にデータ信号を付与する列駆動回路と
   を備え、前記走査信号と前記データ信号との合成信号を
   前記ｍｎ個の表示画素に印加して、前記ｍｎ個の表示画
   素によりマトリックス表示を行うようにしたマトリック
   ス型液晶表示装置において、 前記強誘電性液晶の液晶分子には前記第１、第２の電極
   基板の相対向する面に対してプレティルト角が与えら
   れ、前記第１の電極基板に与えられたプレティルト角と
   前記第２の電極基板に与えられたプレティルト角とが逆
   傾斜の関係を有しており、 前記液晶セルは、前記第１、第２の電極基板間の印加電
   圧に対し一方極性側、他方極性側において、絶対値が所
   定の電圧以上で光透過率が変化し始める閾値を有する印
   加電圧−光透過率特性を有しており、 前記選択信号と前記データ信号との合成信号は、前記走
   査期間内に印加され前記液晶セルを一方の光学的安定状
   態にするのに充分な一定の電圧レベルを有する反転準備
   パルスと、前記反転準備パルスが印加される走査期間と
   同じ走査期間内における前記反転準備パルスの直後に印
   加され、前記液晶セルを他方の光学的安定状態にする一
   定の電圧レベルを有する書込パルスとを有し、少なくと
   も前記反転準備パルスの印加終了時には前記液晶セルが
   一方の光学的安定状態になっており、 前記反転準備パルス及び前記書込パルスが印加される前
   記走査期間内において、前記書込パルスの直前の前記反
   転準備パルスのパルス幅を、前記書込パルスのパルス幅
   よりも 短く設定したことを特徴とするマトリックス型液
   晶表示装置。 （２）前記データ信号は、一方の極性と他方の極性とか
   らなるパルス信号波形を有しており、 前記液晶セルを前記一方の光学的安定状態にする場合の
   前記データ信号と、前記液晶セルを前記他方の光学的安
   定状態にする場合の前記データ信号とが極性反転するよ
   うに構成されている 特許請求の範囲第１項に記載のマト
   リックス型液晶表示装置。 （３）前記一方の光学的安定状態は暗状態であり、前記
   他方の光学的安定状態は明状態であることを特徴とする
   特許請求の範囲第１項又は第２項に記載のマトリックス
   型液晶表示装置。