JP2654044B2

JP2654044B2 - キャリア再生回路

Info

Publication number: JP2654044B2
Application number: JP63007603A
Authority: JP
Inventors: 泰市郎栗田; 稔本田; 一郎湯山; 豊田中; 淳山北
Original assignee: Nippon Hoso Kyokai NHK
Current assignee: Japan Broadcasting Corp
Priority date: 1988-01-19
Filing date: 1988-01-19
Publication date: 1997-09-17
Anticipated expiration: 2012-09-17
Also published as: JPH01183985A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、バースト信号からキャリア位相を再生する
キャリア再生回路に係り、特にEDTV方式の１つである高
域成分をキャリアで変調・多重して伝送された信号の受
信側キャリア再生回路に関する。

［発明の概要］本発明はEDTV方式の１つである“輝度信号の高域成分
をフィールドオフセットしたキャリアで変調して伝送路
帯域内に折り返して多重・伝送する方式”において、受
信機側で前記キャリアの位相を正しく安定に再生するた
めに、前記キャリア再生のために多重されたバーストの
ゼロクロス位相を複数検出し、その中の最も出現頻度の
高い位相をキャリア位相情報として利用している。

［従来の技術］本発明の対象としているEDTV方式とその回路について
は、特願昭61−93231号「テレビジョン信号多重方
式」，特願昭61−149781号「ディジタル周波数変換回
路」，「EDTVにおける輝度信号帯域拡大の特性」（本
田，栗田，湯山・テレビ全大1987,13−７）などに示さ
れている。

また、ゼロクロス点の位相検出技術については、ハイ
ビジョン３値同期信号に関する技術がある。

［発明が解決しようとする課題］本発明の対象としているEDTV方式においては、キャリ
ア再生位相の検出精度とその安定性が画質に重要な影響
を及ぼす。また、EDTV方式ではディジタル信号処理が前
提となるが、この場合にキャリアの位相は第２図（ｂ）
に示すカウンタ30のリセットタイミングで決定される。

従来はこのタイミングのキャリア周波数がnfh（fhは
水平同期周波数;nは整数,NHK方式ではｎ＝520）である
ことを利用してHD（水平同期信号）から作っていた。

しかしこの方法では、位相の精度と安定性が伝送路の
影響を受けやすいという欠点がある。

また、位相を安定に再生する技術としては、ゼロクロ
ス点の位相を検出するハイビジョン３値同期技術が知ら
れているが、EDTV方式では現行方式との互換性から３値
同期は使用されない。

よって本発明の目的は、上述の点に鑑み、専用のバー
スト信号より精度よく位相を検出し得るよう構成したキ
ャリア再生回路を提供することにある。

［課題を解決するための手段］かかる目的を達成するために、本発明では水平または
垂直ブランキング期間に多重されたバースト信号のゼロ
クロス点における位相を検出する手段と、検出された前
記位相の全部または一部の中で最も出現頻度の高い位相
を検出する最頻位相検出手段と、前記最頻位相検出手段
の出力に応じて、再生すべきキャリアの位相を決定する
手段とを備える。

［作用］本発明では、“輝度信号の高域成分をフィールドオフ
セットしたキャリアで変調して伝送路帯域内に折り返し
て多重・伝送する方式”において、受信機側で前記キャ
リアの位相を正しく安定に再生するために、前記キャリ
ア再生のために多重されたバーストにゼロクロス位相を
複数検出し、その中の最も出現頻度の高い位相をキャリ
ア位相情報として利用する。

［実施例］以下、実施例に基づいて本発明を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。
本図において、１はゼロクロス検出回路、２はゲート回
路、３はゲートパルス発生回路、４は分周機能を有する
カウンタ、５はシフトレジスタ、６は多数決論理回路、
７は一致検出回路、８はゲート回路、９はゲートパルス
発生回路、10は最頻位相検出回路の全体、11は分周機能
を有するカウンタである。

第１図において、入力信号はキャリア再生のためのバ
ースト信号が多重されたテレビジョン信号であり、信号
形式はNTSC、バースト周波数は130fh（fhは水平同期周
波数,15.734kHz）、再生するキャリア周波数は520fh、
クロック周波数は910fh（＝4fsc）、バーストは水平ま
たは垂直のブランキング期間に多重されているものとす
る。

トリガパルスは、バーストが水平ブランキング期間に
多重されている場合はHD（水平同期信号）、垂直ブラン
キングにフィールド毎に多重される場合はVD（垂直同期
信号）、垂直ブランキングにフレーム毎に多重される場
合はFP（フレームパルス）となる。すなわち、トリガパ
ルスは１つのバーストに１つずつ対応するものとする。

第２図（ａ）は、EDTV受信機において折り返し多重さ
れた高域成分Ｙ′ｈを復調し、ベースバンド成分Yhにす
るための回路である。ここでは、乗算器21を用いて、
Ｙ′ｈにキャリアnfhを乗算している。また、ｎ＝520,
クロック周波数が910fhである場合には第２図（ｂ）の
回路を用いればよい。第２図（ｂ）において、22〜28は
係数器、29はセレクタ、30は分周（÷７）回路として用
いるカウンタである。

（キャリア周波数）：（クロック周波数）＝4:7であ
るため、正弦波を位相的に７分割したときの各点の標本
値を係数器22〜28（第２図（ｂ）参照）において入力信
号に乗算し、その結果をセレクタ29で正しく選択すれ
ば、出力信号は入力信号にキャリアを乗算したものにな
る。このとき、520fhはクロック周波数に対するナイキ
スト周波数を越えているので、実際には例えば第２図
（ｂ）の回路を２相で使用しなければならないが（特願
昭61−149781号参照）、その動作は第２図（ｂ）と同様
である。

セレクタ29の選択信号は７種の選択をするため３ビッ
トのディジタル信号で与えられており、この選択信号で
キャリアの位相が決定される。このため、第１図に示し
たキャリア再生回路の出力信号は、３ビットの位相情報
となっている。この３ビット信号は第１図示のカウンタ
11,第２図（ｂ）のカウンタ30などのように周期７で巡
回するカウンタの出力信号として通常与えられ、結局、
これらのカウンタのリセット信号入力の位相がキャリア
の位相を決定する（従来はこのリセット信号としてHDを
用いていたが、先に述べたとおり、キャリア位相が伝送
路の影響を受けやすいという欠点がある）。

第１図において、ゼロクロス検出回路１は入力信号ｘ
の正から負（または負から正）のゼロクロス点において
パルスを発生する。ゲート回路２では、ゲートパルス発
生回路３によりトリガパルスから生成されたゲートパル
スによって、ゼロクロス検出回路１の出力信号のバース
ト部分のみオンとなるようにゲートする。ゲート回路２
の出力信号は最頻位相検出回路10の入力信号となり、最
頻位相検出回路10の出力信号ｚは“7"を周期とするカウ
ンタ11のリセット信号となる。カウンタ11の出力信号は
３ビットのキャリア位相情報として出力される。

最頻位相検出回路10は以下の動作をする。周期を“7"
として巡回し、リセット機能を有しないカウンタ４の３
ビットの出力信号は３×ｍビットのシフトレジスタ５の
シリアルデータ入力となり、このシフトレジスタ５にお
いて信号ｙのパルスをトリガとしてｍ個（ｍは整数）記
憶される。このｍは１バースト中のバーストの波数と同
等かそれ以下でよい。シフトレジスタ５から得られる３
×ｍビット（ｍ個）の出力信号は、多数決論理回路６に
入力され、ｍ個の中で最も頻度の高い値が多数決論理回
路６から出力される。もし２種以上の値が最大で、かつ
同じ頻度の場合は、例えばより後の（最近の）入力を含
む値が出力される。

カウンタ４の出力信号と多数決論理回路６の出力信号
は一致検出回路７で比較され、両者が一致した時にのみ
パルスが一致検出回路７から出力される。この一致検出
回路７の出力信号はゲート回路８に入力される。そし
て、ゲート回路８とゲートパルス発生回路９により、バ
ースト期間のみオフとするゲート処理がなされ、出力信
号ｚとなる。

第３図（ａ）〜（ｃ）は、第１図の動作波形を示す。
ここで、同図（ａ）は入力信号ｘのバースト部分を示し
ており、ゼロクロス検出されてバースト期間のゲート処
理を施された信号ｙは同図（ｂ）となる。この信号ｙは
７つの位相状態（１〜７とする）を採り得るバースト期
間中のみ存在するパルス列となる。

ゼロクロス検出処理は比較的安定な位相検出法である
が、同図（ｂ）のように伝送路の状態によっては未だ乱
れた位相状態を示す可能性がある（ｙのパルス間の平均
周期は７クロック≒0.5μsecである）。

第３図（ｃ）は、最頻位相検出回路10の出力信号ｚを
示し、信号ｙのうちで最も頻度の高い位相（図では位相
１）のみを周期７クロックで次のバースト期間まで出力
する。このようにして安定なキャリア位相再生が可能と
なる。

第４図はゼロクロス検出およびゲート回路の具体例を
示している。入力信号ｘは必要に応じてノイズを抑圧す
るためのLPF（ローパスフィルタ）41に入力され、クラ
ンプ回路42および43でクランプされ、コンパレータ44で
ゼロ電位と比較される。コンパレータ44の出力信号は入
力信号ｘの正負を示す信号であり、Ｄ型フリップフロッ
プ45,46およびANDゲート47により、この信号の正から負
のエッジを示すパルスが生成される。このようにして生
成されたパルスが、入力信号ｘの正から負のゼロクロス
点を示すパルスとなる。このパルスがANDゲート48に入
力され、ゲートパルス発生回路49の出力によりバースト
期間中オンとなるゲート処理がなされ、出力信号ｙとな
る。

第１図に示した多数決論理回路６は、例えばROMで構
成されており、ｍ＝５の場合には３×５＝15ビットのア
ドレスを持つ256キロビットのPROM（１アドレスは１バ
イト容量）で実現できる。このとき、このPROMのアドレ
ス入力はシフトレジスタ５より入力されるｍ個の３ビッ
ト信号である。従って、このPROMの各アドレスの内容と
して、そのアドレスに対応して、ｍ個の３ビット信号の
最頻３ビット信号値が１つだけ存在する場合にはその信
号値を、最頻３ビット信号が複数存在する場合は、シフ
トレジスタ５において時間的に最も後に位置する最頻３
ビット信号値を記憶させておけばよい。同様にして、一
致検出回路７は６ビットのアドレスを持つROMで構成で
きる。

また、ゲート回路８はバースト期間中に不安定なリセ
ット信号ｚが出力されるのを防ぐためのものである。し
かし、通常、バースト期間中は復調すべき画像情報も伝
送されていないので、ゲート回路８はなくても動作可能
である。

第５図は本発明のその他の実施例（特許請求の範囲第
３項に対応する）を示している。ここでは、３×ｍビッ
トのシフトレジスタ52の内容ｍ個すべてをバースト期間
より前のタイミングにおいてカウンタ51から出力され得
ない値にプリセットする。例えば、カウンタ51からは１
〜７の値が出力されるものとすれば、オールゼロにプリ
セットする。このようにすると、何らかの伝送路の影響
によって本来ｍと同等以上であるはずのバーストの波数
がｍより減ったとしても、出力信号ｚは安定な位相を呈
することになる。すなわち、バーストの波数の残りが比
較的多い場合（ｍ個中にゼロが少ない場合）には、多数
決論理回路53においてゼロが除かれ、多数決論理回路53
からは正しい位相情報が出力され、少ない場合はゼロが
出力される。

多数決論理回路53からゼロが出力される場合、一致検
出回路54から出力信号は全く送出されず、位相の誤再生
を防ぐことができる。

第６図はその他の実施例（特許請求の範囲第２項と第
４項の組み合わせに対応する）を示している。本図にお
いて、カウンタ61,シフトレジスタ62,多数決論理回路63
の動作は、第１図に示したカウンタ4,シフトレジスタ5,
多数決論理回路６の動作と各々同様である。すなわち、
多数決論理回路63の出力信号は、各バーストの終了時点
においてはそのバースト期間中におけるゼロクロス点の
最頻位相を示している。シフトレジスタ65および多数決
論理回路66は、多数決論理回路63の出力として得られた
各バーストの最頻位相をさらに複数のバーストにわたり
蓄積し、蓄積された各バーストの最頻位相の中から総合
的な最頻位相を検出するためのものである。シフトレジ
スタ65および多数決論理回路66はシフトクロックを除い
てシフトレジスタ62および多数決論理回路63と同じ動作
をする。シフトレジスタ65のシフトクロックは、遅延
（ディレイ）回路64によってバースト期間の終了後まで
遅延させられたトリガパルスである。また、一致検出回
路67の動作は、第１図に示した一致検出回路７の動作と
同様である。これらにより、シフトレジスタ65には各バ
ースト期間終了後、そのバーストの最頻位相が１つずつ
ｍ′個記憶され、それらの中の最も頻度の高い位相が出
力信号ｚとなる。本実施例は、VTRのドロップアウトな
どのようにバースト状の妨害に対して有効である。

本発明は、フィールドオフセットキャリアを用いたED
TV方式のみならず、他のEDTV方式や、バーストを利用し
たディジタルキャリア再生回路すべてに利用できる。

また、各実施例中に示した最頻位相検出回路は、ゼロ
クロス検出以外にも例えば最大値検出回路と組み合わせ
るなどして、他の用途にも単独で使用され得る。

さらに、第６図においてｍ＝１の場合には、シフトレ
ジスタ62は単なる３ビットのレジスタ、多数決論理回路
63はスルーにしたのと等価である。このとき、第１図に
示したゲートパルス発生回路３の出力信号と遅延（ディ
レイ）回路64の出力信号の位相関係によって決まるバー
スト内位置でのバーストのゼロクロス位相がそのままシ
フトレジスタ65に記憶される。従って、ｍ′＞１の場
合、各バースト内での最頻位相は検出されないが、各バ
ーストから検出された位相の複数のバースト間にわたる
最頻値が検出される。このようにして、特許請求の範囲
第４項に述べた回路を単独で使用することもできる。

［発明の効果］以上述べたとおり、本発明を実施することにより、バ
ースト信号から位相の精度が良くかつ安定したキャリア
を再生することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はキャリアの乗算回路の一例を示す図、第３図は第１図における各部信号の波形を示す図、第４図は第１図に示した回路の一部を具体的に示す図、第５図は本発明のその他の実施例を示す図、第６図は本発明のその他の実施例を示す図である。１……ゼロクロス検出回路、２……ゲート回路、３……ゲートパルス発生回路、４……カウンタ、５……シフトレジスタ、６……多数決論理回路、７……一致検出回路、８……ゲート回路、９……ゲートパルス発生回路、 10……最頻位相検出回路、 11……カウンタ。

フロントページの続き (72)発明者田中豊東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者山北淳東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内

Claims

(57)【特許請求の範囲】

【請求項１】水平または垂直ブランキング期間に多重さ
れたバースト信号のゼロクロス点における位相を検出す
る手段と、検出された前記位相の全部または一部の中で最も出現頻
度の高い位相を検出する最頻位相検出手段と、前記最頻位相検出手段の出力に応じて、再生すべきキャ
リアの位相を決定する手段とを備えたことを特徴とするキャリア再生回路。
【請求項２】前記最頻位相検出手段を、クロック周波数
とバースト周波数の比に応じた値を周期として巡回する
カウンタと、前記ゼロクロス点における位相を検出する
手段からの出力信号の出力タイミングに応じて前記カウ
ンタの出力値を複数記憶するレジスタと、前記レジスタ
の記憶値の中で最も頻度の多い値を出力する論理回路
と、前記論理回路の出力値と前記カウンタの出力値を比
較して値が一致した時に一致信号を出力する回路とによ
り構成したことを特徴とする請求項第１項記載のキャリ
ア再生回路。
【請求項３】前記シフトレジスタの内容すべてを、バー
スト信号の期間に先だって前記カウンタから出力され得
ない値にプリセットするようにしたことを特徴とする請
求項第２項記載のキャリア再生回路。
【請求項４】前記最頻位相検出手段において、複数のバ
ーストから検出された位相の中で最も出現頻度の高い位
相を検出するようにしたことを特徴とする請求項第１項
記載のキャリア再生回路。