JP2652286B2 - 自励式フライバックコンバータ - Google Patents

自励式フライバックコンバータ

Info

Publication number
JP2652286B2
JP2652286B2 JP18168391A JP18168391A JP2652286B2 JP 2652286 B2 JP2652286 B2 JP 2652286B2 JP 18168391 A JP18168391 A JP 18168391A JP 18168391 A JP18168391 A JP 18168391A JP 2652286 B2 JP2652286 B2 JP 2652286B2
Authority
JP
Japan
Prior art keywords
voltage
mos
fet
transformer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18168391A
Other languages
English (en)
Other versions
JPH0515155A (ja
Inventor
和男 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP18168391A priority Critical patent/JP2652286B2/ja
Publication of JPH0515155A publication Critical patent/JPH0515155A/ja
Application granted granted Critical
Publication of JP2652286B2 publication Critical patent/JP2652286B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、DC−DCコンバータ
やAC−DCコンバータ等のスイッチング電源に用いる
フライバックコンバータに係り、とくにメインスイッチ
ング素子としてMOS−FETを使用した場合でも安定
に動作する自励式フライバックコンバータ関する。
【0002】
【従来の技術】従来の自励式フライバックコンバータの
一例を図6に示す。この図において、Tはトランス、Q
3はメインスイッチング素子としてのMOS−FETで
あり、トランスTは一次巻線N1、二次巻線N2及び帰還
巻線N3を有している。直流電源Eからの直流供給電圧
Vccは一次巻線NとMOS−FET Qとの直列回
路に加えられ、帰還巻線NはコンデンサC1を介しM
OS−FET Qのゲート、ソース間に接続されてい
る。起動抵抗R3はMOS−FET Qのゲートに起動
用の電圧を印加するものであり、帰還巻線Nに並列に
接続された抵抗R4及びコンデンサC2の直列接続からな
る時定数回路とトランジスタQ4とはMOS−FET Q
をターンオフさせるための回路を構成している。トラ
ンジスタQ4はMOS−FET Qのゲート、ソース間
に並列に接続され、さらにトランジスタQ4に並列にバ
イパス用ダイオードD1が接続されている。二次巻線N
には整流用ダイオードD2と平滑用コンデンサC3とか
らなる整流平滑回路が接続され、コンデンサC3の両端
の電圧が直流出力電圧V0として出力端子1,2間に出力
されるようになっている。
【0003】さて、図6の従来回路において、起動抵抗
3でMOS−FET Q3のゲートに印加された起動電
圧によってMOS−FET Qがターンオンすると、
トランスTの帰還巻線NにはMOS−FET Q
ゲートが正となる向きに誘起電圧が生じ、MOS−FE
T Qのオン状態が継続する。しかし、時定数回路の
コンデンサC2の両端の電圧がトランジスタQ4のベー
ス、エミッタ間の閾値を越えるとトランジスタQ4がタ
ーンオンして強制的にMOS−FET Qのゲート電
圧を下げるのでMOS−FET Qはターンオフす
る。MOS−FETQのオン期間にトランスTに蓄え
られた励磁エネルギは、MOS−FETQのオフ期間
に二次巻線N側より放出される。すなわち、MOS−
FET Qのオフ期間に二次巻線Nに生じるフライ
バック電圧は整流用ダイオードD2と平滑用コンデンサ
3とからなる整流平滑回路で整流平滑されて出力端子
1,2間に直流出力電圧V0として出力される。MOS−
FET Qのオフ期間中、前記帰還巻線Nにはソー
スに対してゲートが負となる向きの誘起電圧が生じてお
り、この誘起電圧でコンデンサC1は図示の極性の電圧
Vfにまで充電される。トランスTの励磁エネルギの放
出が終了すると、帰還巻線Nの誘起電圧は零になる
が、コンデンサC1の充電電圧VfがMOS−FET Q
のゲートに加わることでMOS−FET Qが再び
ターンオンする。以後同様のMOS−FETQによる
スイッチング動作が繰り返される。
【0004】
【発明が解決しようとする課題】ところで、スイッチン
グ電源では、直流出力電圧V0と直流出力電流I0との関
係が図7のように安定な垂下特性となっていることが望
ましい。すなわち、直流出力電流I0が過大乃至出力短
絡状態となった場合には直流出力電圧V0が低下乃至実
質的に零となり、その直流出力電流I0が正常値に復帰
した場合には直流出力電圧V0も正常値に復帰する特性
が要望されている。
【0005】しかるに、図6の回路では、過負荷状態乃
至出力短絡状態となったときの動作に問題が発生する。
図6の回路では一旦起動した後はMOS−FET Q
のオフ期間にコンデンサC1に充電された電圧Vfを利用
してMOS−FET Qをターンオンするのである
が、過負荷状態乃至出力短絡状態で直流出力電圧が低下
してくると前記充電電圧Vfも低くなり、MOS−FE
T Qのゲート、ソース間の閾値Vthを越えることが
できなくなる(MOS−FETでは閾値Vthが数Vでバ
イポーラトランジスタに比して大きい)。そうなると、
起動抵抗R3(通常比較的大きな抵抗値)とコンデンサ
1の時定数でコンデンサC1の充電電圧がさらに増大し
て前記ゲート、ソース間の閾値Vthを越えるまでMOS
−FETQがターンオンできなくなる。すなわち、ス
イッチングの周期が起動抵抗R3とコンデンサC1の時定
数で決まり、正常な動作に比べてMOS−FET Q
のオフ期間が長くなり、直流出力電力は急減してしま
う。このため、直流出力電圧V0と直流出力電流I0との
関係は図8のようになり(点線部分が直流出力電力の急
減している状態を示す)、極めて不安定な特性となる。
また、一旦直流出力電力が急減してしまうと、過負荷状
態乃至出力短絡状態から正常な負荷状態に戻っても、ト
ランスTの励磁エネルギ放出直後の前記コンデンサC1
の充電電圧VfでMOS−FET Qをターンオンさせ
るのが困難で、負荷の接続を継続したままで正常な動作
に戻すのが難しい問題がある。
【0006】なお、上記の過負荷時の直流出力電力の急
減を防止するために起動抵抗R3の抵抗値を小さくして
起動抵抗R3とコンデンサC1の時定数を小さくすること
も考えられるが、トランスTの励磁エネルギが全て放出
される前にMOS−FETQがターンオンする動作と
なり易く、トランスTの磁気飽和によるMOS−FET
等の破壊を招く危険性がでてくる。
【0007】本発明は、上記の点に鑑み、過負荷乃至出
力短絡状態でも安定な動作が可能な自励式フライバック
コンバータを提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、トランスの一次巻線の電流をメインスイ
ッチング素子でオン、オフし、前記トランスの二次巻線
に誘起したフライバック電圧を整流する自励式フライバ
ックコンバータにおいて、前記メインスイッチング素子
の制御電極に前記トランスの帰還巻線の誘起電圧を印加
するとともに、一対のトランジスタのベースもしくはゲ
ートを共通に接続したカレントミラー回路を前記メイン
スイッチング素子の起動回路に設け、前記カレントミラ
ー回路の前記一対のトランジスタのエミッタもしくはソ
ース間に前記帰還巻線の誘起電圧又は該誘起電圧に比例
した電圧を印加して、前記トランスの励磁エネルギが放
出された後に前記メインスイッチング素子の制御電極に
起動電流又は電圧が加わる如く構成している。
【0009】
【作用】本発明の自励式フライバックコンバータにおい
ては、トランスの帰還巻線の誘起電圧又はこれに比例し
た電圧の零点をカレントミラー回路で高感度で検出し
て、前記トランスの励磁エネルギが全部放出されたタイ
ミングでメインスイッチング素子をターンオンさせてい
る。このため、メインスイッチング素子としてMOS−
FET等のゲート、ソース間の閾値Vthが大きい素子を
用いた場合でも安定した動作が可能となる。
【0010】図5でカレントミラー回路の基本形及びカ
レントミラー回路でトランスの帰還巻線に生じた誘起電
圧を検出する場合の動作原理を説明する。カレントミラ
ー回路の基本形は、特性の揃った一対のトランジスタQ
1,Q2のベース同士を共通に接続し、さらに図中点線J
のようにエミッタ同士も共通に接続した回路であり、一
方のトランジスタQ1のコレクタ側電流源より各トラン
ジスタQ1,Q2のベースに等しいベース電流を供給すれ
ば、トランジスタQ1とトランジスタQ2にはそれぞれ等
しいコレクタ電流が流れる性質を備えている。本発明者
は、このカレントミラー回路において、一対のトランジ
スタのエミッタ同士の共通接続を切り離し、エミッタ間
にトランスの帰還巻線Nで電位差(誘起電圧)ΔVを
与えた場合に、微小な電位差であってもカレントミラー
回路の平衡状態が崩れてトランジスタのコレクタ側に大
きな電圧変動が引き起こされることを見いだした。な
お、図3中、Vccは直流供給電圧、R1はバイアス抵
抗、R2は出力抵抗である。また、各トランジスタQ1,
2のベース電流Ib1,Ib2、コレクタ電流Ic1,Ic2
電位差ΔV、出力抵抗R2の両端の出力電圧Vs等の関係
は以下の式 (1)乃至式 (10)に示される。
【数1】 上記式(10)において、常温(T=300°K)ではkT
は約0.023eVなので、電位差ΔVとして数mVを検
出できる。この結果、トランスの励磁エネルギが全て放
出されて該トランスの帰還巻線の誘起電圧が零になった
ことを高精度で検出可能である。
【0011】
【実施例】以下、本発明に係る自励式フライバックコン
バータの実施例を図面に従って説明する。
【0012】図1は本発明の第1実施例を示す。この図
において、メインスイッチング素子としてのMOS−F
ET Qの起動回路に図5で動作を説明したカレント
ミラー回路CMが設けられている。すなわち、トランジ
スタQ1,Q2はベースが共通に接続された特性の揃った
同一チップのトランジスタであり、バイアス抵抗R1
トランジスタQ1の直列回路に直流電源Eからの直流供
給電圧Vccが印加され、出力抵抗R2とトランジスタQ2
の直列回路は直流電源Eの正側端とトランスTの帰還巻
線Nの一端(ゲート接続側端)との間に接続されてい
る。すなわち、トランジスタQ1,Q2のエミッタ間に帰
還巻線Nが接続されている。そして、トランジスタQ
2のコレクタはMOS−FET Qのゲートに接続され
る。なお、その他の構成は前述の図6の従来回路と同様
である。
【0013】上記実施例の構成において、トランスTが
励磁エネルギを全部放出した時、すなわち帰還巻線N
の誘起電圧が零となった時に、MOS−FET Q
ゲート電圧Vgがゲート、ソース間の閾値Vthを越える
ようにカレントミラー回路CMのバイアス抵抗R1及び
出力抵抗R2の抵抗値を設定しておく。但し、励磁エネ
ルギ放出終了時のゲート電圧Vgは次式から求められ
る。 Vg=Vcc−R22≒Vcc−R2Ic2
【0014】今、直流電源Eより直流供給電圧Vccを印
加すると、カレントミラー回路CMの出力抵抗R2(起
動抵抗として機能する)を介してMOS−FET Q
のゲート、ソース間の閾値Vthよりも高いゲート電圧V
gがゲートに加えられ、MOS−FET Qがターンオ
ンする。MOS−FET Qがターンオンすると、ト
ランスTの帰還巻線NにはMOS−FET Qのゲ
ートが正となる向きに誘起電圧が生じ、MOS−FET
のオン状態が継続する。しかし、時定数回路のコ
ンデンサC2の両端の電圧がトランジスタQ4のベース、
エミッタ間の閾値を越えるとトランジスタQ4がターン
オンして強制的にMOS−FET Qのゲート電圧を
下げるのでMOS−FET Qはターンオフする。M
OS−FETQのオン期間にトランスTに蓄えられた
励磁エネルギは、MOS−FET Qのオフ期間に二
次巻線N側より整流平滑回路を介し負荷に放出され
る。MOS−FET Qのオフ期間中、前記帰還巻線
にはソースに対してゲートが負となる向きの誘起電
圧が生じており、このためカレントミラー回路CMにお
けるトランジスタQ1のエミッタよりもトランジスタQ2
のエミッタ電位が低い状態となっている。従って、トラ
ンジスタQ1,Q2のエミッタが同電位のときに比べトラ
ンジスタQ2のコレクタ電流が極めて多い状態となり、
MOS−FET Qのゲート電圧は前記閾値Vthを下
回りMOS−FET Qのオフ状態が継続する。トラ
ンスTの励磁エネルギが全部の放出されると帰還巻線N
の誘起電圧は零になり、このとき前記トランジスタQ
1,Q2のエミッタは同電位となり、トランジスタQ2のコ
レクタ電流は当初の設定値にまで減じ、MOS−FET
のゲート電圧Vgは前記閾値Vthを上回ってMOS
−FET Qが再び起動(ターンオン)する。以後同
様のMOS−FET Qによるスイッチング動作が繰
り返される。
【0015】上記第1実施例の構成によれば、カレント
ミラー回路CMでトランスTの励磁エネルギが全部放出
されたことを常に高精度で検出できるので、過負荷乃至
出力短絡状態となって出力端子1,2間の直流出力電圧
0が低下した状態でも正常なMOS−FET Qのス
イッチング動作を継続することができる。すなわち、図
7で説明したような直流出力電圧V0と直流出力電流I0
の関係となり、安定した垂下特性となる。また、カレン
トミラー回路CMの出力抵抗R2は起動抵抗として機能
するが、その抵抗値を小さくすることができ、コンバー
タの起動特性を改善することができ、例えば、重負荷を
かけたままの起動や、出力に外部よりバイアス電流を印
加した状態での起動も可能となる。
【0016】図2は本発明の第2実施例の要部を示す。
この場合、トランスTの帰還巻線Nに中間タップを設
け、帰還巻線Nの一端(直流電源Eの負側端)とその
中間タップとの間の誘起電圧をカレントミラー回路CM
のトランジスタQ1,Q2のエミッタ間に加えるようにし
ている。その他の回路構成は前述の第1実施例と同様で
ある。
【0017】この第2実施例の構成は、帰還巻線N
両端の誘起電圧が大きくてトランジスタQ1,Q2のベー
ス、エミッタ間耐圧が不足する場合に有効である。
【0018】図3は本発明の第3実施例の要部を示す。
この第3実施例では、トランスTの帰還巻線N3に中間
タップを取らないで直接帰還巻線N3を用いる場合、図
3の如くカレントミラー回路CMのトランジスタQ1,Q
2のそれぞれのエミッタに直列にダイオードD3,D4を付
加して逆耐圧を保障する回路構成を示す。その他の回路
構成は前述の第1実施例と同様である。
【0019】この第3実施例の構成も、帰還巻線N
両端の誘起電圧が大きくてトランジスタQ1,Q2のベー
ス、エミッタ間耐圧が不足する場合に有効である。
【0020】図4は本発明の第4実施例の要部を示す。
この第4実施例では、カレントミラー回路CMを高速で
作動させるため、トランジスタQ2のコレクタ、エミッ
タ間を飽和させないよう、抵抗R1とトランジスタQ1,
2のコレクタ間にそれぞれ直列にダイオードD5,D6
付加した回路構成を示す。なお、その他の回路構成は前
述の第1実施例と同様である。
【0021】なお、上記各実施例では、バイポーラトラ
ンジスタでカレントミラー回路CMを構成したが、バイ
ポーラトランジスタ以外の電界効果トランジスタ(MOS
FET,J-FET)で構成することもできる。電界効果トラン
ジスタの場合、ゲートを共通に接続し、ソース間に電位
差を印加すればよい。またメインスイッチング素子は、
MOS−FET以外のバイポーラトランジスタ等を採用
することもできる。
【0022】
【発明の効果】以上説明したように、本発明の自励式フ
ライバックコンバータによれば、カレントミラー回路で
トランスの励磁エネルギが放出されたことを検出してメ
インスイッチング素子の制御電極に起動電圧又は電流を
加えるように制御しているため、負荷状態に影響される
ことなくメインスイッチング素子のスイッチング動作を
安定的に行うことができる。そして、直流出力電圧と直
流出力電流との関係は安定した垂下特性を示し、出力短
絡に対する保護機能を持つ。また、起動用抵抗の抵抗値
は小さくすることができるので、起動特性を改善するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る自励式フライバックコンバータの
第1実施例を示す回路図である。
【図2】本発明の第2実施例の要部を示す回路図であ
る。
【図3】本発明の第3実施例の要部を示す回路図であ
る。
【図4】本発明の第4実施例の要部を示す回路図であ
る。
【図5】本発明で用いたカレントミラー回路の動作説明
図である。
【図6】自励式フライバックコンバータの従来例を示す
回路図である。
【図7】安定した垂下特性を示す説明図である。
【図8】図6の従来例の場合の直流出力電圧と直流出力
電流との関係を示す説明図である。
【符号の説明】
1,2 出力端子 CM カレントミラー回路 C1乃至C3 コンデンサ R1乃至R4 抵抗 Q1,Q2,Q4 トランジスタ Q3 MOS−FET D1乃至D6 ダイオード T トランス E 直流電源

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 トランスの一次巻線の電流をメインスイ
    ッチング素子でオン、オフし、前記トランスの二次巻線
    に誘起したフライバック電圧を整流する自励式フライバ
    ックコンバータにおいて、前記メインスイッチング素子
    の制御電極に前記トランスの帰還巻線の誘起電圧を印加
    するとともに、一対のトランジスタのベースもしくはゲ
    ートを共通に接続したカレントミラー回路を前記メイン
    スイッチング素子の起動回路に設け、前記カレントミラ
    ー回路の前記一対のトランジスタのエミッタもしくはソ
    ース間に前記帰還巻線の誘起電圧又は該誘起電圧に比例
    した電圧を印加して、前記トランスの励磁エネルギが放
    出された後に前記メインスイッチング素子の制御電極に
    起動電流又は電圧が加わる如く構成したことを特徴とす
    る自励式フライバックコンバータ。
JP18168391A 1991-06-27 1991-06-27 自励式フライバックコンバータ Expired - Lifetime JP2652286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18168391A JP2652286B2 (ja) 1991-06-27 1991-06-27 自励式フライバックコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18168391A JP2652286B2 (ja) 1991-06-27 1991-06-27 自励式フライバックコンバータ

Publications (2)

Publication Number Publication Date
JPH0515155A JPH0515155A (ja) 1993-01-22
JP2652286B2 true JP2652286B2 (ja) 1997-09-10

Family

ID=16105050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18168391A Expired - Lifetime JP2652286B2 (ja) 1991-06-27 1991-06-27 自励式フライバックコンバータ

Country Status (1)

Country Link
JP (1) JP2652286B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6146892B2 (ja) * 2012-11-16 2017-06-14 コーセル株式会社 フライバック方式のスイッチング電源装置

Also Published As

Publication number Publication date
JPH0515155A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
JP3450929B2 (ja) スイッチング電源装置
US4447841A (en) Overcurrent protection circuit for a multiple output switching power supply and method therefor
US20060007714A1 (en) Dual mode over-current protection for switching mode power converter
US7321223B2 (en) Switching power supply apparatus
JP2888729B2 (ja) 出力短絡保護回路
JP2001145344A (ja) Dc−dcコンバータ
JP2652286B2 (ja) 自励式フライバックコンバータ
JP3419134B2 (ja) 自励式コンバータ装置
JP3175205B2 (ja) スイッチング電源装置の突入電流抑制回路
JP3198831B2 (ja) スイッチング電源装置
CA2214217C (en) Switching power supply apparatus
JP3107193B2 (ja) Dc−dcコンバータ
JP3757293B2 (ja) Dc−dcコンバータ
CN111799998B (zh) 一种适用于高压电子设备的变换器
JPH0727835Y2 (ja) スイッチング電源回路
JPS644307Y2 (ja)
JPH1146480A (ja) スイッチング電源装置
JP2002345235A (ja) スイッチング電源装置
JP3177979B2 (ja) 3端子レギュレータの直列運転立上回路
KR0121874Y1 (ko) 과전압 보호 회로
JPH072010B2 (ja) 電源回路
JP3373194B2 (ja) スイッチング電源装置
JPH10257760A (ja) スイッチング電源回路
JP2003244952A (ja) 同期整流型フォワードコンバータ
JP3425107B2 (ja) 過電流保護回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970318