JP2652054B2 - 保護リレー装置 - Google Patents

保護リレー装置

Info

Publication number
JP2652054B2
JP2652054B2 JP63310803A JP31080388A JP2652054B2 JP 2652054 B2 JP2652054 B2 JP 2652054B2 JP 63310803 A JP63310803 A JP 63310803A JP 31080388 A JP31080388 A JP 31080388A JP 2652054 B2 JP2652054 B2 JP 2652054B2
Authority
JP
Japan
Prior art keywords
relay
protection
protection relay
phase
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63310803A
Other languages
English (en)
Other versions
JPH02159920A (ja
Inventor
富雄 千葉
三安 城戸
博之 工藤
潤三 川上
忠雄 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63310803A priority Critical patent/JP2652054B2/ja
Publication of JPH02159920A publication Critical patent/JPH02159920A/ja
Application granted granted Critical
Publication of JP2652054B2 publication Critical patent/JP2652054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力系統の保護リレー装置に係り、特にデ
ジタル保護リレー演算に係るソフトウェアを標準化する
ことに関する。
〔従来の技術〕
デジタル保護リレー装置としては、従来、刊行物であ
る電気学会雑誌(105巻、12号第1158頁〜第1160頁)や
日立評論(Vol.63,No.4,1981年4月,第52頁以降)に記
載されているように、入力部、演算部、整定部、出力部
から構成されている。そして、入力部のA/D変換器は一
般に12ビットとされ、リレー演算処理には16ビットのマ
イクロプロセッサ(MPU)が用いられており、このMPUは
いわゆる固定小数点演算形のものである。また、保護リ
レー演算に係るソフトウェア(演算手法)は、異なる複
数種類(例えば、リアクタンスリレー、モーリレー、オ
フセットモーリレーなど)の各保護リレー演算を時分
割、多重処理により実現するようにしている。また、そ
の演算アルゴリズムには、後者の刊行物に記載のよう
に、積演算手法などが一般に用いられる。
〔発明が解決しようとする問題点〕
しかしながら、上記従来の技術にあっては、複数種類
の保護リレーに係る各演算プログラムを各別に作成し、
それらをROMに格納する構成としていることから、演算
プログラムの作成に多大な時間がかかりソフト生産性が
悪く、しかもプログラム容量が膨大になってしまうとい
う問題がある。
なお、上記問題は、演算に用いるプロセッサが16ビッ
ト、固定小数点演算形のMPUであり、かつ乗算実行の処
理速度が遅いということにも起因する。
また、プロセッサが固定小数点方式の16ビット形で
は、乗算命令が多くなると、有効桁数の確保のために処
理が複雑化すると共に、リレー整定数の大きさなどによ
りプログラム自体を変えなければならないなどの問題点
があった。
さらに、プログラム容量、実行時間にも制限があるた
め、プログラムも高精度に製作することができず、精度
面でも必ずしも十分ではなかった。
本発明の目的は、上記従来技術の問題点を解消し、演
算プログラムの作成を容易化してソフト生産性を向上す
ることができる保護リレー装置を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の保護リレー装置
は、複数種類の保護リレーの演算を、それぞれの種類の
保護リレーに対応させて設定される複数組のリレー特性
定数を用いて表された一の標準式に従って実行し、その
演算結果により電力系統の事故検出を行う保護リレー演
算手段と、所定周期で取り込まれる3相電力系統の状態
量データを格納するとともに、前記リレー特性定数のそ
れぞれの組を保護リレーの種類ごとに対応させて格納す
るメモリとを備えてなり、前記保護リレー演算手段は、
前記所定周期ごとに、前記メモリに格納された状態量デ
ータの1相分を読み出すとともに、前記リレー特性定数
を組ごとに順次読み出し、読み出した1相分の状態量デ
ータの対し、順次読み出したそれぞれの組のリレー特性
定数を用い、前記標準式に従って1相分に係る前記複数
種類の保護リレー演算を実行し、この1相分に係る保護
リレー装置の実行処理を3相について順次繰返し実行す
るものとしたものである。
〔作用〕
このように構成される本発明によれば、以下の作用に
より、上記目的が達成される。
すなわち、複数種類の保護リレーに係る演算式を一つ
の標準式に標準化し、その標準式に係る特性定数を可変
設定するようにしたかとから、同一の演算プログラムに
より複数種の保護リレーを実現でき、プログラムの作成
がきわめて容易になるとともに、プログラム容量を大幅
に低減することができる。この結果、ソフト生産性を向
上できるとともに、安価で高信頼度の保護リレーシステ
ムを実現することができる。しかもプログラム容量が小
さいことから、プログラムの点検・監視を高頻度で行う
ことができ、メンテナンスフリー化も可能になる。
なお、保護リレー演算を浮動小数点形式で行うように
すれば、例えばリレー整定値の大きさによって有効桁数
を確保するためにプログラムを変化させることもない。
また、デジタルシグナルプロセッサを用いれば、積演算
が非常に高速に行われるので、高速処理が可能である。
〔実施例〕
以下、本発明を実施例に基づいて説明する。
第1図に、本発明を適用してなる一実施例のデジタル
保護リレー装置の全体概要構成図を示す。図示のよう
に、保護リレー装置は入力処理ユニット1、システム制
御ユニット2、保護リレー演算ユニット3、およびこれ
らが接続されたシステムバス4、さらにシステム制御ユ
ニット3に接続された整定パネル5を含んで構成されて
いる。
入力処理ユニット1は、電力系統の状態量を表す入力
データ(送電線の電圧・電流データ等)を取り込んで所
定の入力処理を施すものであり、複数の入力データをバ
ッファアンプ10、サンプルホルダ(S/H)11、マルチプ
レクサ(MPX)12を介してA/D変換器13に導びき、A/D変
換器13にてデジタル変換した後、バスインタフェイス回
路14を介してシステムバス4に送出する構成とされてい
る。
システム制御ユニット2は、各ユニット間のデータ転
送、保護リレーに係るシーケンス処理、外部機器との間
の入出力処理、およびリレー整定値の入力処理等を行う
ものであり、マイクロプロセッサ(MPU)20,命令メモリ
(ROM)21,データメモリ(RAM)22,バスインタフェイス
回路23,外部機器との入出力インタフェイス回路24,リレ
ー整定用インタフェイス回路25,およびこれらが接続さ
れたロカールバス26を含んで構成されている。リレー整
定用インタフェイス回路25には整定パネル5が接続され
ている。
保護リレー演算ユニット3は、入力処理ユニット1に
より処理された入力データと、整定パネル5により入力
設定されたリレー整定値等のリレー特性定数を取り込
み、所定の演算プログラムに従って保護リレー演算を実
行して事故の有無を判定し、その結果を出力するもので
あり、デジタルシグナルプロセッサ(DSP)30,命令メモ
リ(ROM)31,データメモリ(RAM)32,2ポートデータメ
モリ(RAM)33,バスインタフェイス回路34を含んで構成
されている。
DSP30の内部は第2図に示すような構成とされてい
る。同図において、310は外部メモリのアドレス指定を
行うアドレスレジスタ、320はデータレジスタ、330はデ
ータRAM、340はnビット×nビットの高速並列乗算器で
ある。該高速並列乗算器は、前記乗算器への入力データ
inX及びinYを1インストラクションサイクルの間に乗算
し、結果outZを出力するものである。
350はDSPの演算処理及びデータの入出力を制御するプ
ログラムを記憶したインストラクション用ROM,360は外
部との制御信号a,b及びcなど割込み等をコントロール
する制御回路、370はALU(Arithmetic Logic Unit)で
あり、加減算等を行う演算部、380はアキュムレータ、3
90はDSPの内部バス(データバス、アドレスバス)であ
る。
DSPの特徴としては、先にも述べたが、1インストラ
クションサイクルの間に高速に積和演算が可能であるこ
と、さらにはパイプライン処理が可能であることなどに
より、固定及び浮動小数点データの高速な数値演算が実
現できることである。
ここで、本発明の特徴部分に係る保護リレー演算処理
の内容について説明する。
第3図(a),(b),(c)に3種類の保護リレー
の特性図を例示する。なお、この特性は公知のものであ
る。
同図(a)はリアクタンスリレーの特性であり、
ZSX1,ZSX2,ZSX3は第1段〜第3段の整定値である。この
リレーの演算式は公知であり、第1段の場合、次式で表
される。
ここで、Vは電圧、 Iは電流、 K1は定数、 nはサンプリング点数、 Nはnの範囲である。
同図(b)は、モーリレーの特性であり、ZSH1,ZSH2,
ZSH3は第1段〜第3段の整定値である。このリレーの演
算式は公知であり、第1段の場合、次式で表される。
同図(c)は、オフセットモーリレーの特性であり、
ZFは前方の整定値、ZBは後方の整定値である。このリレ
ーの演算式は公知であり、次式で表される。
上記したように、各保護リレーによって演算式の内容
は異なっている。しかし、任意に設定できる係数k1,k2,
k3,k4,k5を用い、また任意に設定できる整定値Z1,Z2
用いれば、上述した保護リレー演算式は次式(4)に示
すように標準化することができる。
第4図に、上記式(1)〜(3)の演算式を実現させ
るための係数k1〜k5の値の組合せ(パターン)を示す。
例えば、(k1=k2=k5=1,k3=0,k4=−1)に設定する
と、式(1)のリアクタンスリレーの演算処理となる。
同様に、(k1=k2=k3=k5=1,k4=0)に設定すると式
(2)のモーリレー、(k1〜k5=1)に設定するとオフ
セットモーリレーが実現できる。なお、同図には示して
ないが、過電流リレーおよび不足電圧リレーについても
同様に実現することができる。
すなわち本実施例では、上記式(4)の標準式を用い
て保護リレーに係る演算プログラムを作成してそのプロ
グラムをDSP30の内部ROM350に格納するとともに、係数k
1〜k5と整定値Z1,Z2のリレー特性定数を外部からデータ
として与えることにより、一つの演算プログラムで複数
種類の保護リレー演算処理を行わせるようにしているの
である。
なお、式(1)〜(3)に示した各別の演算式を用い
る場合に比べ、式(4)の標準式によると乗算が増える
が、MPUよりも1桁以上高速乗算処理可能なDSP30を用い
ることにより、問題となることはない。
ここで第5図に示した処理手順のフローチャートによ
り、標準式(4)に基づきリアクタンスリレー(3段
分)の保護リレー演算処理を行なう場合を例にとって具
体的に説明する。なお、演算処理は3相分について行な
う。
まず、ステップ101で、保護リレー演算手段を構成す
るDSP30に対し、リアクタンスリレーに対応させて設定
されている係数k1〜k5(第4図参照)を入力する。次
に、ステップ102で、入力データのうち例えばa相の電
圧・電流データVa,Iaを入力する。そして、ステップ103
で、第1段目のリレー整定値Z1=Z2=ZSX1を入力する。
これにより、a相の演算に必要な全ての条件が入力され
たことになる。そこで、ステップ104で、標準式(4)
に従って保護リレー演算を実行する。次のステップ105
では、リアクタンスリレーの第3段目まで演算が終了し
たか否か判断する。今は第1段の終了であるからステッ
プ103に戻り、第2段の整定値Z1=Z2=ZSX2を入力す
る。そして、ステップ104で第1段の場合と同様に標準
式(4)に従って演算を実行する。
このようにして、ステップ103〜105を第3段まで繰返
し実行する。なお、第3段の場合はZ1=Z2=ZSX3の整定
値を入力する。
第3段が終了したときはステップ106に進み、ここに
おいてa相〜c相までの3相分の保護リレー演算が終了
したか否か判定する。そして、b相、c相について終了
していなければステップ102に戻り、b相又はc相の入
力データV6、Ib又はVc、Icを入力し、上述したと同様
に、順次第1段〜第3段までの演算を繰返し実行する。
ステップ106での判定が肯定のときはステップ107に進
み、サンプル時刻を歩進させて、次のサンプルデータに
備える。
以上の演算手段のタイムチャートを第6図に示す。同
図において、横軸は時間軸を表わしており、図中※を付
した時間帯がステップ104に対応する保護リレー演算を
実行している時間帯である。この演算は標準式(4)を
実行するもので、全て同一のプログラムを繰返し実行す
るものである。
なお、上述したように、所望の保護リレーの機能を実
現するための係数k1〜k5、リレー整定値Z1,Z2は、入力
データと同様にデータとしてDSP30に供給する。この供
給方法は、第1図のデータメモリ32、2ポート形データ
メモリ33、又はDSP30内のRAM330に格納しておき、DSP30
により取り込ませるプログラムとすればよい。これらの
メモリに格納する方法は種々考えられるが、第1図実施
例では、外部に設けた整定パネル5からシステム制御ユ
ニット2を介して、係数k1〜k5および整定値Z1,Z2を入
力設定するようにしている。
第7図に、上記メモリ内の所定エリアに3段のリアク
タンスリレーに係る係数と整定値、および入力データが
格納されている状態を示す。なお、第3図(b)に示し
たモーリレー3段分の処理を3相分について実行する機
能をもたせる場合は、係数k1〜k5のエリアには第4図N
o.2に示した対応する係数の値が、また整定値Z1のエリ
アには第3図(b)に示した3段分のZSH1,ZSH2,ZSH3
格納される。同図に、第3図(c)に示したオフセット
モーリレーとして機能させる場合は、係数k1〜k5とし
て、、第4図No.3に示した値を、設定値Z1=ZF,Z2=ZB
をそれぞれ対応エリアに格納する。この場合、オフセッ
トモーリレーは1要素であり、Z1とZ2はそれぞれ1つで
ある。
上述したように、本実施例によれば、各種の保護リレ
ーに係る演算式を式(4)のように標準式とし、この標
準式に係る係数k1〜k5を外部からデータとして入力設定
するとともに、リレー整定値も外部から入力設定するこ
とにより、所望とする保護リレー演算を行なわせるよう
にしていることから、各種の保護リレーを同一の演算プ
ログラムにより実現できる。すなわち、標準式(4)
は、全く変更することなく全ての保護リレー又はいかな
るリレー整定値についても不変であるから、演算プログ
ラムを固定してサブルーチンの形で利用することが可能
である。したがって、保護リレーシステムを構成した場
合において、従来の各別に演算プログラムを設けていた
ものに比べ、プログラム容量を約1桁低減することが可
能となり、ソフトの生産性を向上することができる。
第8図に、第1図の保護リレー装置により、複数種類
の保護リレー機能を実現させる場合の処理手順を示す。
すなわち、複数種の保護リレーに対応する複数組の係数
k1〜k5と、各リレーの複数段に対応する複数組の整定値
をZ1,Z2を与え、同一時に3相分について、それら複数
種の保護リレー演算を、1つの演算プログラム(標準
式)により実行させるようにしたものである。第9図
に、保護リレー演算に必要な入力データ、係数群、整定
値群等が格納されたRAMの内容を示す。同図に示すよう
に、メモリエリアは入力データ関係エリア、係数関係エ
リア、整定値関係エリアに区分され、それぞれ入力デ
ータの数(例えば3相分に相当する数)、入力データの
先頭アドレス、入力データ群、係数の種類の数(保護
リレー種類数に相当する数)、係数の先頭アドレス、係
数群(保護リレー種類ごと)、整定値の数(段数な
ど)、整定値の先頭アドレス、整定値群(保護リレー種
類ごと)が格納されるようになっている。
ここで、第8図のフローチャートに沿って、保護リレ
ー演算処理の手順を説明する。まず、ステップ201は、
イニシャル処理であり、メモリのクリヤ、レジスタのセ
ットなどを行う。ステップ203,205,207は第5図で示し
たステップ101〜103の処理と同様の処理を行なうように
なっている。しかし、ステップ202,204,206でそれぞれ
演算処理する相数(通常は3相)、係数の数(保護リレ
ーの種類数)、整定値の数(段数)などを外部から入力
するようになっており、これによって相数、複数種の保
護リレーおよび段数に対してもプログラムの標準化を図
ったものである。これらの数の歩進はステップ209,211,
213で行なわれる。
なお、扱う保護リレーの種類は、第1図実施例で説明
したリアクタンスリレー、モーリレー、およびオフセッ
トモーリレーの他に、次式(5)、(6)で示す過電流
リレーと不足電圧リレーを含めた5種類である。
以上説明したように、本実施例によれば、同一の演算
プログラムによって、係数(k1〜k5)の変更、設定によ
り、リアクタンスリレー、モーリレー、オフセットモー
リレー、過電流リレー、不足電圧リレーのいずれでも実
現することができる。また、浮動小数点演算方式のため
に、整定値の大きさによっても有効桁数確保のためにプ
ログラムが変わることがないので、ソフトウェア、すな
わち、プログラムの標準化が実現できる。
ここで、プログラム容量の低減効果について具体例を
挙げて説明する。例えば、第3図(a)の特性(点線も
含む)のリアクタンスリレーはリレーが6要素である。
これを3相分処理するとすれば、処理するリレー要素は
18要素分となる。さらに、短絡保護と地絡保護を処理し
ようとするとリレーは36要素になる。これを従来方式で
処理すると、1要素100ステップとすると約3.6Kステッ
プの演算プログラムとなる。これに対し、本発明によれ
ば、標準式(4)のステップ数を従来の2倍とみても約
200ステップ以下であり、プログラム容量を大幅(約1/2
0)に低減できることになる。この結果、ソフト生産性
を向上できるとともに、デバグ作業が簡単になる。
なお、上記各実施例では、標準式(4)による演算処
理を浮動小数点演算形のディジタルシグナルプロセッサ
DSPで行う例について示したが、浮動少数点演算形のプ
ロセッサであるならば、汎用のマイクロプロセッサ、マ
イクロコンピュータでもよいことは言うまでもない。
さらに、本実施例によれば、保護リレー演算プログラ
ムは固定された内容でかつ非常に小さいので、プログラ
ムを高頻度で点検監視可能となるなどの利点もあり、高
信頼度システムを実現できる。
また、システムが容易に構成でき、シンプルであるの
で低コストなシステムが実現できる。
また、前述したように、保護リレーの特性設定に係る
係数(k1〜k5)は最終的にDSP30内のデータメモリ(RA
M)330に格納されていればよく、例えば、第1図の整定
パネル5から入力設定することができるとして説明し
た。ここで、その設定法の一実施例を説明する。
システム制御ユニット2の整定インタフェイス25内に
は、リレーの整定値を記憶するために、通常、電気的に
再書き込み可能な不発揮性メモリ(E2PROM)が内蔵さ
れ、このメモリに整定パネル5から整定値を書き込むよ
うにしている。これを利用して、前記係数(k1〜k5)を
整定値と同様に書き込んで設定する。そして、この書き
込まれた係数をマイクロプロセッサ(MPU)20により保
護リレー演算ユニット3の2ポートデータメモリ33に転
送する。次に、DSP30により2ポートデータメモリ33内
の係数(k1〜k5)を読み出し、自己のデータメモリ330
に取り込み、第7図又は第9図のように格納し、演算に
供する。なお、係数(k1〜k5)の設定と同様に、係数の
数および係数の先頭アドレスの情報についても、整定パ
ネル5から入力することができる。
このようにして、整定パネルにより保護リレーシステ
ムを直接開発することが可能となる。なお、整定パネル
に代えて、パーソナルコンピュータを用いて係数(k1
k5)等を設定することができ、オンラインでリレー特性
の設定・変更が可能になる。
〔発明の効果〕
以上説明したように、本発明によれば、複数種類の保
護リレーに係る演算式を一つの標準式に標準化し、その
標準式に係る特性定数を可変設定するようにしたことか
ら、同一の演算プログラムにより複数種の保護リレーを
実現でき、プログラムの作成がきわめて容易になるとと
もに、プログラム容量を大幅に低減することができる。
この結果、ソフト生産性を向上できるとともに、安価で
高信頼度の保護リレーシステムを実現することができ
る。しかも、プログラム容量が小さいことから、プログ
ラムの点検・監視を高頻度で行うことができ、メンテナ
ンスフリー化も可能になる。
また、係数を含め、特性定数を整定パネルやパーソナ
ルコンピュータなどを介してデータ的に設定・変更でき
ることから、簡単に所望の種類および特性の保護リレー
を実現することができ、保護リレーシステムの構成に関
して開発、変更およびチェック等が容易に行なえるとと
もに、オンラインで保護リレーシステムおよび特性の変
更が可能になる。
【図面の簡単な説明】
第1図は本発明の一実施例の全体ブロック構成図、第2
図はデジタルシグナルプロセッサの内部ブロック図、第
3図(a)〜(c)は保護リレーの特性例を示す線図、
第4図は標準式と各種保護リレーの対応関係を示す図、
第5図は一実施例の保護リレー演算手段を示すフローチ
ャート、第6図は第5図フローチャートのタイミングチ
ャート、第7図は第5図実施例に係るデータメモリの内
容を示す図、第8図は他の実施例の保護リレー演算手順
を示すフローチャート、第9図は第8図実施例に係るデ
ータメモリの内容を示す図である。 1……入力処理ユニット、2……システム制御ユニッ
ト、3……保護リレー演算ユニット、5……整定パネ
ル、30……デジタルシグナルプロセッサ(DSP)、31…
…命令メモリ(ROM)、32……データメモリ(RAM)、33
……2ポートデータメモリ(RAM)、34……バスインタ
フェイス回路。
フロントページの続き (72)発明者 川上 潤三 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 河合 忠雄 茨城県日立市国分町1丁目1番1号 株 式会社日立製作所国分工場内 (56)参考文献 特開 昭56−137724(JP,A) 特開 昭53−23046(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数種類の保護リレーの演算を、それぞれ
    の種類の保護リレーに対応させて設定される複数組のリ
    レー特性定数を用いて表された一の標準式に従って実行
    し、その演算結果により電力系統の事故検出を行う保護
    リレー演算手段と、 所定周期で取り込まれる3相電力系統の状態量データを
    格納するとともに、前記リレー特性定数のそれぞれの組
    を保護リレーの種類ごとに対応させて格納するメモリと
    を備えてなり、 前記保護リレー演算手段は、前記所定周期ごとに、前記
    メモリに格納された状態量データの1相分を読み出すと
    ともに、前記リレー特性定数を組ごとに順次読み出し、
    読み出した1相分の状態量データに対し、順次読み出し
    たそれぞれの組のリレー特性定数を用い、前記標準式に
    従って1相分に係る前記複数種類の保護リレー演算を実
    行し、この1相分に係る保護リレー演算の実行処理を3
    相について順次繰返し実行するものであり、 前記一の標準式は、 ここで、I、Vは、それぞれ電流、電圧 k1〜k5、Kは、リレー特性定数のうちの係数 Z1、Z2は、リレー特性定数のうちの整定値 nは、サンプリング点数 Nは、サンプリング点数の範囲 で表され、係数k1〜k5の組が、リアクタンスリレー、モ
    ーリレー、オフセットモーリレー、過電圧リレー、不足
    電圧リレーに対応させてそれぞれ設定されてなる保護リ
    レー装置。
JP63310803A 1988-12-08 1988-12-08 保護リレー装置 Expired - Fee Related JP2652054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63310803A JP2652054B2 (ja) 1988-12-08 1988-12-08 保護リレー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63310803A JP2652054B2 (ja) 1988-12-08 1988-12-08 保護リレー装置

Publications (2)

Publication Number Publication Date
JPH02159920A JPH02159920A (ja) 1990-06-20
JP2652054B2 true JP2652054B2 (ja) 1997-09-10

Family

ID=18009627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63310803A Expired - Fee Related JP2652054B2 (ja) 1988-12-08 1988-12-08 保護リレー装置

Country Status (1)

Country Link
JP (1) JP2652054B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323046A (en) * 1976-08-16 1978-03-03 Hitachi Ltd Computer type protection relay
JPS56137724A (en) * 1980-03-28 1981-10-27 Casio Comput Co Ltd Digital filter device

Also Published As

Publication number Publication date
JPH02159920A (ja) 1990-06-20

Similar Documents

Publication Publication Date Title
EP0384435B1 (en) Power signal processing system
JPH031229A (ja) 演算装置
JPH0444970B2 (ja)
JP2652054B2 (ja) 保護リレー装置
JPH07107664B2 (ja) 乗算回路
JPS61112527A (ja) デイジタル距離継電器
JPH0528431B2 (ja)
JP3121609B2 (ja) デジタル信号処理装置
JP2624738B2 (ja) 丸め処理方式
JP2675087B2 (ja) マイクロコンピュータ
JP2819842B2 (ja) デジタル・シグナル・プロセッサ
JPH02100135A (ja) 信号処理装置の制御方法
JP3055558B2 (ja) nビット演算装置
JP3300214B2 (ja) 複合演算器
JPH0652215A (ja) 行列演算プロセッサ
KR920008212B1 (ko) MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서.
JPH04114232A (ja) マイクロコンピュータ
SU1278888A1 (ru) Устройство дл выполнени базовой операции быстрого преобразовани Фурье
JPS5936781B2 (ja) デイジタル微分解析機の内插積分および外插積分方式
JPS61138332A (ja) デイジタル演算回路
JP2558721B2 (ja) 入出力回路
JP2708013B2 (ja) Nポイントfftプロセッサ用メモリ制御回路
JP2000059980A (ja) ディジタル保護制御装置
JPH03189868A (ja) データ処理プロセツサ
JPH04245333A (ja) 情報処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees