JPH031229A - 演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は演算装置、さらにはディジタル信号処理を支
援する演算装置に適用して有効な技術に関する。

〔従来の技術〕

従来においても、ディジタル信号処理のために利用でき
る演算ユニットは存在した。例えば、固定小数点、浮動
小数点演算可能な乗算器をハードウェアとして備え、パ
イプライン処理と水平型マイクロ命令によって高い演算
スループットを実現している。このような演算ユニット
について記載された文献の例としては、昭和５９年１１
月３０日オーム社発行のｒＬＳＩハンドブック」第５９
４頁から第５９８頁がある。

〔発明が解決しようとする課題〕

しかしながら、従来の装置には、以下において記述され
るような実質的な不都合がある。

第１に従来の演算ユニットは特色として２つの符号付き
の数又は２つの符号なしの数を掛け合せることのできる
乗算器しか含んでいない。かかる乗算手段では、符号付
きの数と符号なしの数とを掛け合せることができない。

更に従来の演算ユニットにおいて使用される乗算器は制
限されたダイナミックレンジを持っている。特に、その
ダイナミックレンジは−１から＋１の範囲にある。その
結果従来の演算ユニットでは、その係数の大きさがしば
しば１よりも大きいパイカッドＩＩＲフィルタ（４乗巡
回型フィルタ）区間を計算できない。

また、従来の演算ユニットは、オーバーフロー状態の存
在を表示するのが緩慢であり、例えば、オーバーフロー
状態を示す前にすべての演算を行うことになる。

本発明の一般的な目的は、従来技術の不便を克服し、多
様な要求に対して高機能並びに高演算精度ををもってデ
ィジタル信号処理演算をサポートすることができる演算
装置を提供することにある。

本発明の特有の目的は、符号付き又は符号なしの数同志
、符号付きの数と符号なしの数とを掛け合せることので
きるディジタル処理装置のための演算装置を提供するこ
とにある。

本発明の別の目的は、−１から＋１よりも太きなダイナ
ミックレンジを有する乗算器を持つディジタル処理装置
のための演算装置を提供することにある。

本発明の更に別な目的は、演算を行わせることなくオー
バーフロー状態を示すことのできるディジタル処理装置
のための演算装置を提供することにある。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、−１から＋１よりも大きなダイナミックレン
ジを持ち２つの符号付き２進数や又は符号なしの２進数
を掛け合せるための乗算手段と、少なくとも１つの２進
数に関して論理演算操作を行うための論理演算ユニット
と、少なくとも１つの２進数をバレルシフトするための
バレル桁送り手段と、乗算手段の出力を左又は右ヘシフ
トするための少なくとも１つの選択的に動作される桁送
り手段と、この桁送り手段並びに前記乗算手段、論理演
算ユニット、バレル桁送り手段の出力及び入力を選択し
て相互接続するためのマルチプレクサとを含む構成を、
ディジタル信号処理演算をサポートするための演算装置
として採用するものである。

上記した手段に加えて、その有用性を増大させ。

且つ更に別な利点を与えるために、ブロック浮動小数点
演算操作が形成されるようにその出力を累積するための
累算器や、その絶対ピーク値（偵上値）及びバレー値（
谷部）、並びに必要な場合にはそれらのアドレスを検出
するためのピーク及びバレー値検出器、さらには乗算器
のオーバーフロー状態を検出してその状態を示すための
手段を更に含めることができる。

〔作　用〕

上記した手段によれば、前記乗算手段、論理演算ユニッ
ト、バレル桁送り手段、並び１こ桁送り手段の入出力を
選択して相互接続可能な構成は、その入出力の接続状態
などに対する制御如何により、多様な要求に対して柔軟
性をもって高機能なディジタル信号処理演算をサポート
するように作用すると共に、乗算手段など個々の機能ブ
ロック特有の機能などにより高い精度をもってディジタ
ル信号処理演算をサポートするように働く。

〔実　施　例〕

第１図にはディジタルシグナルプロセッサにおけるディ
ジタル信号処理に対して多重・精密及びブロック演算を
サポートするための一実施例装置が示されている。

この装置は、その入力がＸバス４及びＹバス６に接続さ
れている乗算器２を含んでいる。Ｘバス４及びＹバス６
はデータを運ぶためのバスであり、例えば、夫々のバス
上におけるデータの語長け１６ビットである。これら１
６ビット語に対しては、拡張ビットＥＸと、ダイナミッ
ク・オーバーフロー・ビットＤＶとの２ビットが追加さ
れ、全体として３４ビットとされる。乗算器２は、以下
−層詳細に記述されるように１７ビット×１７ビット乗
算器であって、２つの符号付き又は符号なしの数同志、
又は１つの符号付きの数と１つの符号なしの数とを掛け
合せることができる。さらに、乗算器のダイナミックレ
ンジは、−１から＋１の範囲よりも大きく、−２から＋
１．９９の範囲を持つ。

乗算器２の出力は、シフタ８に供給される一方、適当な
ゲートを介してＸバス４及びＹバス６にも供給される。

このシフタ８の目的は乗算器２の出力を右に１６ビット
シフトすることにある。シフタ８の出力はマルチプレク
サ９の入力に、Ｘバス４及びＹバス６と一緒に与えられ
る。マルチプレクサ９の出力は、シフトタ１０の入力と
なる。このシフタ１０は、マルチプレクサ９の出力を、
右へ１ビットシフトしたり、左へ１ビット又は２ビット
シフトしたり、あるいは、まったく何もしないような機
能を持ち、３ビットのシフトレンジを与える。このシフ
タ１０の出力は算術論理演算ユニット１２に供給される
。前記Ｘバス４は、マルチプレクサ１４の入力にもデー
タを供給する。このマルチプレクサ１０は、その二つの
入力の何れか一方を選択してその出力に送出する。斯る
マルチプレクサ１４の出力は算術論理演算ユニット１２
の入力とバレルシフタ１６とに供給される。従って、算
術論理演算ユニット１２はシフタ１０とマルチプレクサ
１４の出力の何れか又は両方に関して演算処理や論理操
作を行うことができる。前記バレルシフタ１６は、その
入力に関してバレルシフト操作を行う。

バレルシフタ１６及び算術論理演算ユニット１２の出力
はマルチプレクサ１８に与えられる。このマルチプレク
サ１８はそれら入力の何れか一方を選択して出力する。

マルチプレクサ１８の出力は複数のアキュムレータに連
結されている。最上位ビット、すなわち、３３番ビット
は、ダイナミック・オーバーフロー・ビットＤＶとして
、ＤＶアキュムレータ２０において蓄えられる。このＤ
Ｖアキュムレータ２０は実際には８個のアキュムレータ
Ｏ〜７を含んでいて、各々はマルチプレクサ１８から出
力される語すなわち数値を含む情報に対する最上位ビッ
トを分離して蓄えることができるようになっている。３
２番ビットすなわち拡張ビットＥＸはＥＸアキュムレー
タ２２において蓄えられる。同様にこのＥＸアキュムレ
ータ２２も実際には８個のアキュムレータＯ〜８を含ん
でいて、夫々は、マルチプレクサ１８から出力される語
すなわち数値を含む情報に対する拡張ビットすなわち３
２番ビットを分離して累積するための８つのアキュムレ
ータ０〜７を含んでいる。出力数値それ自体を表わして
いる残りの０番ビット〜３１番ビットはアキュムレータ
２４において累積されることになる。同様にこのアキュ
ムレータ２４も実際には８つのアキュムレータ０〜７を
含んでいる。幾つかの応用を考慮すると、それらアキュ
ムレータのビットの数は３２．３３又は３４ビットなど
とされる。

アキュムレータ２４の出力は、３４ビットアキユムレー
タバ・ス５を通して、ピーク及びバレー値検出器２６に
供給され、このピーク及びバレー値検出器２６において
は、その演算装置の出力をしめしているアキュムレータ
２４の出力の最大及び最小値が決定される。このピーク
及びバレー値検出器２６としては、１９８９年２月１５
日付で出願された米国特許出願筒３１１，１６１号で記
述されているようなピーク及びバレー値検出器を採用す
ることができる。更に、ＥＸアキュムレータ２２及びＤ
Ｖアキュムレータ２０の出力は、アキュムレータバス５
を介して、ピーク及びバレー値検出器２６に供給される
。その結果的として、ピーク及びバレー値検出器２６は
全３４ビットに関して動作し、その出力はＸバス４及び
又はＹバス６へと選択的に供給される。

ここで前記ピーク及びバレー値検出器２６の一例を説明
すると、この検出器２６は、アドレスデータと値データ
を含むディジタルデータを受け、検出された値データの
バレー値をバレー値データレジスタに格納すると共に、
そのバレー値のアドレスデータをバレー値アドレスレジ
スタに格納し。

また、検出された値データのピーク値をピーク値データ
レジスタに格納すると共に、そのピーク値アドレスデー
タをピーク値アドレスレジスタに格納し、ピーク比較器
が前記ピーク値データレジスタの値と逐次供給されてく
る値データとを比較し。

その逐次供給される値データの値が前記ピーク値データ
レジスタの格納ピーク値を上回っていれば第１イネーブ
ル信号をアサートし、その第１イネーブル信号のアサー
ト状態に基づいて、第１手段がアドレスデータを前記ピ
ーク値アドレスレジスタにそして値データを前記ピーク
値データレジスタにラッチさせ、バレー比較器が前記バ
レー値データレジスタの格納バレー値と逐次供給されて
くる値データとを比較し、その逐次供給されてくる値デ
ータの値が前記バレー値データレジスタのバレー値を上
回っていれば第２イネーブル信号をアサートし、その第
２イネーブル信号のアサート状態に基づいて、第２手段
がアドレスデータを前記バレー値アドレスレジスタに、
そして値データを前記バレー値データレジスタにラッチ
させるようにされて成る。

このように構成されるピーク及びバレー値検出器におい
ては、例えばピーク値データレジスタに最小値を、そし
てバレー値データレジスタに最大値を初期設定しておい
て、アドレスデータと値データを含むディジタルデータ
が逐次供給されてくると、ピーク値データレジスタの内
容がそのディジタルデータに含まれる値データのピーク
値に逐次書き換えられ、これに呼応してピーク値アドレ
スレジスタの値もその格納ピーク値データに応するアド
レスデータに更新される。同様に、バレー値データレジ
スタの内容もそのディジタルデータに含まれる値データ
のバレー値に逐次書き換えられ、これに呼応してバレー
値アドレスレジスタの値もその格納バレー値データに応
するアドレスデータに更新される。これにより、ピーク
値並びにバレー値のみならずピーク値のアドレスやバレ
ー値のアドレスも検出可能にされる。

ＤＶアキュムレータ２０、ＥＸアキュムレータ２２及び
アキュムレータ２４の出力は、アキュムレータバス５を
通して、マルチプレクサ１４の入力及びオーバーフロー
検出器２８にそれぞれ与えられる。オーバーフロー検出
器２８の出力はバレルシフタ１６．算術論理演算ユニッ
ト１２及び乗算器２へと供給され、そのアキュムレータ
された出力がオーバーフローして、アキュムレータバス
５上におけるデータがバレルシフタ１６、算術論理演算
ユニット１２及び乗算器２に供給されるときには、オー
バーフローが表示され、バレルシフト動作、算術論理演
算動作及び又は乗算動作が行われず、そのダイナミック
レンジの最大のプラス又はマイナス値に等しい値が設定
されることになる。また、オーバーフロー検出器２８の
出力は前記シフタ１０に対する制御入力としても使用す
ることができる。オーバーフロー検出器２８はオーバー
フロー状態の存在を検出する。それは、アキュムレータ
バス５を介して与えられるＤＶアキュムレータ２ｏから
の最上位ビットすなわち３３番ビット（ＤＶ）、ＥＸア
キュムレータ２２からの拡張ビットとしての３２番ビッ
ト、及びアキュムレータ２４からの３１番ビットを調べ
ることによって行われる。オーバーフロー状態はそうし
た検査に基づいて検出されることになるが、３１１番ピ
ットル３番ビットについての検査及び、オーバーフロー
ビット（ＯＶ　Ｂ　）としての１の発生は。

第１表に基づいて与えられる。

第１表 上記衣において、Ｘはそのビットが１か又は０のいずれ
かであることを示している。

ＤＶアキュムレータ２０及びＥＸアキュムレータ２２の
出力は、アキュムレータ２０．２２及び２４の出力がＸ
バス４及びＹバス６上にあるときに、乗算器２へと供給
されて、そこにおいて拡張ビットＥＸ及びダイナミック
・オーバーフロー・ビットＤＶとして使用される。

上記装置において、シフタ８及び１０、算術論理演算ユ
ニット１２、及びバレルシフタ１６によって取扱われる
語長及び乗算器２の出力は３４ビットである。乗算器２
に関連して前にも述べたように、０番ビットから３１番
ビットまでのビットは、０番ビット〜１５番ビット及び
１６６番ピットル３番ビットという長さで分割された２
語から成る数値情報を含み、拡張ビットは３２番ビット
に対応し、そしてダイナミック・オーバーフロー・ビッ
トＤＶは最上位の３３番ビットに対応している。

当業者においては明らかなように、本発明の装置を構成
するユニットの操作はプログラム制御され、本発明の装
置を通したデータの流れは、プログラム制御の下で、マ
ルチプレクサ１４及び１８そして図示されていない他の
論理ゲートにより選択的に制御されているので、Ｘバス
４及びＹバス６からのデータに関する演算は、単なる乗
算という最も簡単なものから、最も複雑なもの、つまり
、Ｘバス４及びＹバス６からのデータに、乗算、桁送り
、バレルシフト及び算術論理演算の各操作を施し、その
結果をアキュムレータ２０〜２４に出力するというよう
な複雑な操作にまでわたっている。

第２図を参照するに、そこには前記乗算器２の簡略化さ
れたブロック図が示されている。第２図に示されている
乗算器２は１７Ｘ１７ビット乗算器３２を含み、この乗
算器３２には、拡張ビットＥＸ及びダイナミック・オー
バーフロー・ビットＤＶと共にＸバス４及びＹバス６か
らのデータが供給される。換言するに、乗算器３２によ
る操作には、全ビット３４ビットが関与している。

１７Ｘ１７ビット乗算器３２の出力は乗算器出力レジス
タ３４に印加される。乗算器出力レジスタ３４は、オー
バーフロー検出器３６によるＤＶビットとしての１の検
出に応答して、ダイナミックレンジの最大のプラスか又
はマイナスの値に設定されるか、あるいは、乗算器３２
の出力を受は取って保持することになる。このように、
もしも乗算器３２の計算がオーバーフローするならば、
そのオーバーフロー検出器３６は、乗算器３２による実
際の乗算処理に負うことなくＤＶビットが１であること
を検出した際におけるダイナミックレンジの最大のプラ
ス又はマイナス値に乗算器出力レジスタ３４を自動的に
設定することになる。

更に、アキュムレータ２０及び２２からの拡張ビットＥ
Ｘ及びダイナミック・オーバーフロー・ビットＤＶは、
乗算器出力レジスタ３４からの出力語からのＥＸ及びＤ
Ｖビット（３２番及び３３番ビット）と−緒に、マルチ
プレクサ３８に印加される。マルチプレクサ３８の入力
はオーバーフロー検出９３６へ選択的に印加される。

操作において、乗算器２のレンジは拡張ゼットＥＸ及び
ダイナミック・オーバーフロー・ビットＤＶの付加によ
り拡張される６更に、もしも、乗算器２の出力がＸバス
４及びＹバス６に選択的に与えられるとすると、レジス
タ３４からの対応するＥＸ及びＤＶビットがオーバーフ
ロー検出器３Ｇに供給され２るが、もしもアキュムレー
タ２４に記憶されている出力に対応するピーク及びバレ
ー値検出器２６の出力がＸバス４及びＹバス６に選択的
に与えられるとすると、ＤＶアキュムレータ２０及びＥ
Ｘアキュムレータ２２からの対応するビットがオーバー
フロー検出器３６に供給される。

さもなければ、そのオーバーフロー検出器３６には、零
がダイナミック・オーバーフロー・ビットＤＶ及び拡張
ビットＥＸとして与えられる。更に、第３図〜第７図に
示されている乗算器２の入力及び出力はその動作を例示
している。各図において。

Ｘは、その値が１か又は０のいずれかであることを示し
、例示されている特定の入力に対する値の範囲に対応し
ている。第３図から第７図によって明らかなように、乗
算器２のダイナミックレンジは−２から＋１．９９の範
囲にある。

算術論理演算ユニット１２は普通の先行技術型のもので
あって、それは、マルチプレクサ、シフタ、加算器、ロ
ジック処理装置、デコーダ及び発生器を含むが、この算
術論理演算ユニット１２は、前述のように３４ビット語
を取扱えるように設計されている点で、先行技術のユニ
ットとは異なっている。

前記バレルシフタ１６は、それが前述のように３４ビッ
ト語を取扱うように設計されていてそして以下において
記述されるような別な回路装置を含んでいることを除い
て、大体において現在の型式と同じである。

第８図には、その動作を例示し且つ特定の例示された入
力に対する桁値若しくは数値Ｘの範囲を表示するため、
算術論理演算ユニット１２及びバレルシフタ１６に対す
る入力例が示されている。

第８図から明らかなように、桁値若しくは数値Ｘのダイ
ナミックレンジは、−２から＋１．９９の範囲にある。

第９図にはバレルシフタ１６の一部分が示されている。

第９図に示されているバレルシフタ１６の回路装置の部
分は、３４ビットの入力データが印加される優先エンコ
ーダ４２を含んでいる。優先エンコーダ４２は、先導す
る１又は０の数を検出して、その先導する１又は０の数
を示している情報を出力する。この情報は検出器４４に
印加される。更に、実行されるべきシフト数はシフタ４
６により検出器４４へ供給される。そして、もしもシフ
タ４６からのシフト数が優先エンコーダ４２により検出
された先導する１又はＯの数よりも大きいときは、検出
器４４がオーバーフローを出力する。このように、オー
バーフロー状態の存在はバレルシフト動作を行うことな
く迅速に決定されるので、全装置の動作速度は精度に影
響することなく改善される。

更に、第９図に示されている回路装置の部分において、
前記シフタ４６は通常、デフォルト値であるシフト値を
含むことになるが、そのシフト数は、そのプログラム要
件に従っである別な値へと手動で且つプログラム可能に
設定される。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要所逸脱しない範囲において種々変更可能
であることはいうまでもない。

例えば以上の記述では１６，１８．３２及び３４ビット
に基づいて行われたが１本発明は、データバス上におけ
る８ビットや３２ビットの語長に対しても適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、−１から＋１よりも大きなダイナミックレン
ジを持ち符号付き２進数と符号なし２進数を掛け合せる
こともできる乗算手段、論理演算ユニット、バレル桁送
り手段、並びに桁送り手段の入出力を選択して相互接続
可能な構成を持つから、その入出力の接続状態などに対
する制御如何により、多様な要求に対して柔軟性をもっ
て高機能なディジタル信号処理演算をサポートすること
ができると共に、乗算手段など個々の機能ブロック特有
の機能により高い精度をもってディジタル信号処理演算
をサポートすることができるという効果がある。

特にその乗算手段の比較的大きなダイナミックレンジよ
りパイカッドＩＩＲ型フィルタ区間の演算も可能になる
。

また、ブロック浮動小数点演算操作が形成されるように
その出力を累積するための累算器や、そのピーク値及び
バレー値などを検出するためのピーク及びバレー値検出
器、さらには乗算器のオーバーフロー状態を検出してそ
の状態を示すための手段を更に含めることにより、必要
に応じて演算装置の有用性を一層向上させることができ
る。

更に、乗算器などのオーバーフロー状態を検出してその
状態を示すための手段を設けることにより、実際に演算
を行ってみなくてもオーバーフロー状態を示すことがで
きるので、ディジタル信号処理演算のスループット向上
にも寄与する。

【図面の簡単な説明】

第１図は本発明に係る演算装置の一実施例ブロック図、 第２図は一実施例演算装置に含まれる乗算器の一例ブロ
ック図。 第３図及び第４図は乗算器の入力態様の一例説明図。 第５図から第７図は乗算器の出力態様の一例説明図。 第８図は算術論理演算ユニット及びバレルシフタへの入
力態様の一例説明図。 第９図は一実施例演算装置に含まれるバレルシフタの一
例ブロック図である。 ２・・・乗算器、８・・・シフタ、９・・・マルチプレ
クサ、１０・・・シフタ、１２・・算術論理演算ユニッ
ト、１４・・・マルチプレクサ、１６・・・バレルシフ
タ、２０・・ＤＶアキュムレータ、２２・・・ＥＸアキ
ュムレータ、２４・・・アキュムレータ、２６・・・ピ
ーク及びバレー値検出器、２８・・・オーバーフロー検
出器。

Claims (1)

1. 【特許請求の範囲】 １、ディジタル信号処理演算をサポートするための演算
   装置において、 −１から＋１よりも大きなダイナミックレンジを持ち、
   ２つの符号付きの数同志、２つの符号なしの数同志、又
   は符号付きの数と符号なしの数とを掛け合せるための乗
   算手段と、少なくとも１つの２進数に関して論理演算動
   作を実行するための論理演算手段と、 少なくとも１つの２進数をバレルシフトするためのバレ
   ル桁送り手段と、 前記乗算手段の出力を選択的にシフトするための桁送り
   手段と、 前記乗算手段、論理演算手段、バレル桁送り手段及び桁
   送り手段の出力及び入力を選択して相互接続するための
   制御可能な手段とを備えて成ることを特徴とする演算装
   置。 ２、前記乗算手段は１７×１７ビット乗算器であり、そ
   して前記１７×１７ビット乗算器のダイナミックレンジ
   は−２から＋１．９９までの範囲にあることを特徴とす
   る請求項１記載の演算装置。 ３、前記乗算手段は更に、乗算操作が前記１７×１７ビ
   ット乗算器によって実行される前に、オーバフロー状態
   の存在を検出し、そしてオーバーフロー表示を発生する
   ための手段を含んでいることを特徴とする請求項２記載
   の演算装置。 ４、複数の出力語を累積するための複数の累算器を更に
   備えていることを特徴とする請求項１記載の演算装置。 ５、前記累算器の出力における最大及び最小値を検出す
   るためのピーク及びバレー値検出器を更に備えているこ
   とを特徴とする請求項４記載の演算装置。