JP2513139B2

JP2513139B2 - 信号処理プロセッサ

Info

Publication number: JP2513139B2
Application number: JP5203693A
Authority: JP
Inventors: 久美井出
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1993-07-27
Filing date: 1993-07-27
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPH0744354A; US5530662A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号処理プロセッサに
関し、特に、固定小数点信号処理プロセッサに関する。

【０００２】

【従来の技術】近時ＬＳＩ関連技術の進歩にはめざまし
いものがあり、マイクロプロセッサ、特に信号処理プロ
セッサの高速化および高性能化は、音声圧縮技術の進歩
をもたらした。

【０００３】高圧縮率の音声符号化処理を実現するため
には、信号処理プロセッサに対して高い演算処理能力と
高い演算精度とが同時に要求される。演算精度を高くす
るには、演算の入出力レジスタのビット幅が十分に大き
くなければならない。

【０００４】一方、信号処理プロセッサの実行する音声
圧縮処理等は、一般的に、有効桁数が１６ビットである
データ同士の乗算結果を累積加算する積和演算が中心と
なる。

【０００５】図４を参照して、ｎビットデータの固定小
数点演算について説明する。図４に示すように、ｎ＝１
６（１ワード）とすると、乗算器の入力データはｎビッ
ト、乗算器の出力データは２ｎビット、乗算器の出力を
累積するレジスタの幅は（２ｎ＋α）ビット程度の構成
が適切とされる。

【０００６】αは、演算時のオーバーフロー、アンダー
フロー等の状態を保持するために設けられる積和演算制
御用の拡張ビットで、４ビットないし８ビット程度が一
般的に用いられる。

【０００７】なお、図４において、ｎビットの乗算デー
タ、及び２ｎビットの乗算結果データの最上位ビット(M
SB)の符号Ｓは符号ビットを表わし、符号ビットと右隣
のビットとの間に小数点位置が定められ、符号ビットの
右隣ビットは１／２を表わす。

【０００８】有効桁数はｎビット程度であるので、得ら
れた演算結果のうちできるだけ有効なｎビット部分をデ
ータメモリへ退避し、この有効なｎビット部分を乗算器
の入力として使用するようにして演算精度を保ってい
る。

【０００９】このような理由から、従来の一般的な信号
処理プロセッサは、図３に示すような構成となる。

【００１０】図３において、演算回路３１は、固定小数
点の積和演算、シフト演算、その他一般的な演算を行
い、メモリデータバス３２はｎビット幅のメモリアクセ
ス専用のバスであり、メインデータバス３３はｎビット
幅の主幹バスである。

【００１１】汎用レジスタ３４は、演算回路３１の入力
あるいは出力を格納する（２ｎ＋α）ビット幅のレジス
タである。

【００１２】選択回路３５は、メモリデータバス３２上
のデータまたはメインデータ３３上のデータを汎用レジ
スタ３４へ入力する場合には、ｎビット幅のデータから
（２ｎ＋α）ビット幅のデータに拡張し、汎用レジスタ
３４のデータをメモリデータバス３２またはメインデー
タバス３３へ出力する場合には、（２ｎ＋α）ビット幅
のデータのうち上位ｎビットまたは下位ｎビットを選択
出力する。

【００１３】データメモリ３６は、汎用レジスタ３４の
演算結果をメモリデータバス３２を介して退避するｎビ
ット幅のメモリである。

【００１４】このような構成において、より少ない処理
量で高い演算精度を保つために、ブロックフローティン
グという処理が一般に用いられている。

【００１５】ブロックフローティング処理とは、データ
メモリや乗算器の入力データのビット幅以上のビット精
度を持ち、例えば音声信号に代表されるように互いにダ
イナミックレンジが相関を持つ、まとまった数値データ
群に対し、共通のスケール値（以下「ブロックスケール
値」という）で正規化して、メモリに退避したりあるい
は乗算器の入力に使用する際における数値データの演算
精度を保つ処理をいう。

【００１６】図５には、ブロックフローティング処理が
行なわれる固定小数点データの一例が示されている。同
図において、（２ｎ＋α）ビット幅のデータ群ａの各デ
ータは、演算結果のデータであり、図示の如く、これら
は、互いにダイナミックレンジが相関を持つこと、より
具体的には、数値データの固定小数点表現が互いに相関
を有していることが分かる。

【００１７】図５に示すデータにおいて、最も有効なｎ
ビットをメモリに退避または乗算器に入力するために
は、両側を破線で囲まれたデータ群ｂのｎビット部分が
選択される。同図において、拡張ビットαに接する最上
位ビット(MSB)から“０”が１１ビット連続し隣接する
破線のビット位置がデータ群ａにおけるブロックスケー
ル値を示している（ブロックスケール値は１１）。

【００１８】図５のデータ群ｂの最上位ビット(MSB)は
データ群ｂの符号ビットとして割り付けられている。ま
たデータ群ｂの最上位ビット(MSB)と右隣のビットとの
間に小数点位置が定められることになる。

【００１９】そして、前述したブロックスケール値で数
値データを正規化するとは、具体的には、図５に示すデ
ータ群ａに対して、スケール値に基づき破線部で囲まれ
たデータ群ｂを選択処理することをいう。なお、図５に
おいて、上位ｎビット、下位ｎビットは、例えばｎ＝１
６の場合ワード単位としてそれ自身を単位としてアクセ
ス可能であるが、データ群ｂのように上位ｎビット、下
位ｎビットの中間位置にあるようなｎビットは直接的に
は取り出せず、ビットシフト演算等により抽出してアク
セスされる。

【００２０】図３に示す従来の信号処理プロセッサにお
いて、ｍ個の数値データ群に対し、上述のブロックフロ
ーティング処理を行う場合の処理の流れを以下に示す。

【００２１】最初に、以下の処理(1)、(2)、(3)をｍ回
繰り返すことにより、対象となるｍ個のスケール値を求
める。

【００２２】(1)：演算回路３１の演算結果である（２
ｎ＋α）ビット幅のデータを（２ｎ＋α）ビット幅の汎
用レジスタ３４へ出力する。

【００２３】(2)：処理(1)のデータの最大値を求めるた
めの比較処理を行う。

【００２４】(3)：処理(1)において汎用レジスタ３４に
保持される（２ｎ＋α）ビット幅のデータを、選択回路
３５を介して（ｎ×２）ビットの形の２ワードデータと
することにより、演算精度を維持したままｎビット幅の
データメモリ３６へ退避する。

【００２５】この結果、データメモリ３６に、（２ｎ＋
α）ビットのｍ個の数値データ群を（ｎ×２）ビットの
形でｍ個退避する。

【００２６】(4)：処理(2)で求めた最大値から、ｍ個の
数値データ群に対するブロックスケール値を算出する。

【００２７】次に、以下の処理(5)、(6)、(7)をｍ回繰
り返すことにより、対象となるｍ個の（２ｎ＋α）ビッ
トデータを正規化し、演算精度を維持した状態で乗算器
に入力できるようにして、データメモリ３６へ格納す
る。

【００２８】(5)：データメモリ３６に（ｎ×２）ビッ
トの形で退避したデータを、選択回路３５を介して汎用
レジスタ３４へ（２ｎ＋α）ビットデータの形にして読
み出す。

【００２９】(6)：処理(5)において汎用レジスタ３４に
保持されるデータを処理(4)で求めたブロックスケール
値に応じて演算回路３１でシフトする。

【００３０】(7)：処理(6)でシフトされたデータの上位
ｎビットを、処理(1)の（２ｎ＋α）ビットデータを正
規化したｎビットデータとして、選択回路３５を介して
選択し、ｎビット幅のデータメモリ３６に書き込む。

【００３１】このようにして、(1)の演算結果の（２ｎ
＋α）ビット数値データ群を、ｎビットに正規化し、デ
ータメモリ３６にｍ個保持する。

【００３２】以上の処理によって、演算結果である（２
ｎ＋α）ビットデータをｎビットの入力データとして乗
算に用いる場合は、処理(5)、(6)、(7)で正規化したｎ
ビットのデータを用いることによって、演算精度を保つ
ことができる。

【００３３】なお、処理(5)、(6)、(7)はそれぞれ信号
プロセッサの１命令に相当する。

【００３４】

【発明が解決しようとする課題】信号処理プロセッサの
リアルタイム処理能力は、プロセッサの動作周波数（イ
ンストラクションサイクルタイム）に依存し、その動作
周波数はＬＳＩ技術によって制限される。

【００３５】ところで、最近注目を集めている圧縮率の
非常に高い音声符号化方式は、高い演算処理能力と高い
演算精度とを同時に要求するため、音声を高能率圧縮符
号化するために信号処理プロセッサに課せられる演算処
理量は膨大となる。

【００３６】しかも、今後、要求される圧縮率は益々高
まる傾向にあり、これに伴い演算処理量が増加の一途を
たどることは必至であり、信号処理プロセッサのリアル
タイム処理能力は動作周波数と演算処理量の関係で負荷
限界に漸近しつつある。

【００３７】このような負荷限界を回避するには、従来
の技術においてプログラムで実現している処理のうち、
汎用的で使用頻度が高く、またハードウェア化が可能な
処理部分、例えば前記ブロックフローティング処理等を
ハードウェアに置き換えることにより演算処理量を削減
して、信号処理プロセッサの負荷を軽減する必要があ
る。

【００３８】したがって、前記問題点を解消し、本発明
の目的は、ブロックフローティング処理をハードウェア
化することにより信号処理プロセッサの負荷を軽減し
て、より膨大な演算処理量のリアルタイム処理を実現で
きる高性能信号処理プロセッサを提供することにある。

【００３９】

【課題を解決するための手段】本発明者は、信号処理プ
ロセッサに課せられた前述の問題点を解決すべく鋭意研
究した結果、ハードウェア化が可能な汎用処理をハード
ウェアに置き換えて信号処理プロセッサにおける処理ス
テップを削減し負荷を軽減するために、前述のブロック
フローティング処理をハードウェアで最適に実行する構
成とした本発明の信号処理プロセッサを完成するに至っ
た。

【００４０】すなわち、本発明は、ｎをデータのビット
幅、αを所定の拡張ビット幅とし、ｎビット幅のデータ
の固定小数点積和演算、及びシフト演算等を含む所定の
演算を行なう（２ｎ＋α）ビット幅の演算手段と、前記
演算手段の入出力データを一時的に保持する（２ｎ＋
α）ビット幅の第１の記憶手段と、前記第１の記憶手段
で保持するデータの一部であるｎビット幅のデータを複
数退避する第２の記憶手段と、前記第２の記憶手段に保
持されたｎビット幅のデータを（２ｎ＋α）ビット幅に
拡張して前記第１の記憶手段に出力すると共に、前記第
１の記憶手段が保持する（２ｎ＋α）ビット幅のデータ
から予め選択可能な部分が定められた連続するｎビット
を選択し前記第２の記憶手段にｎビット幅で出力する第
１の選択手段と、を有する固定小数点信号処理プロセッ
サにおいて、前記第１の記憶手段が保持する（２ｎ＋
α）ビット幅のデータを複数退避する第３の記憶手段
と、前記第３の記憶手段が保持する（２ｎ＋α）ビット
幅のデータにおいて連続したｎビットの先頭位置を指示
する第２の選択手段と、前記第３の記憶手段が保持する
（２ｎ＋α）ビット幅のデータから、前記第２の選択手
段が指示する先頭位置から連続したｎビットを選択し前
記第１の選択手段に出力する第３の選択手段と、を有す
ることを特徴とする信号処理プロセッサを提供する。

【００４１】また、本発明は、第２の視点において、前
記第３の記憶手段が、退避した（２ｎ＋α）ビットのデ
ータ群の最大の正規化値を検出する検出手段と、前記検
出手段の出力データを保持する第４の記憶手段とを備え
る固定小数点信号処理プロセッサを提供する。

【００４２】本発明の信号処理プロセッサにおけるブロ
ックフローティング処理のハードウェア化について以下
に説明する。

【００４３】信号処理プロセッサがプログラムで行う演
算処理は、アルゴリズムを実現するための処理と、ブロ
ックフローティング処理に代表されるような演算精度を
保つための処理とに大別される。ブロックフローティン
グ処理は、以下の理由からハードウェア化に向いた処理
であるといえる。

【００４４】１．音声圧縮技術一般に用いられる処理で
あり、アルゴリズムに依存しない、汎用的な処理であ
る。

【００４５】２．日本のディジタル方式自動車電話シス
テムの音声符号化方式であるＶＳＥＬＰ（Vector Sum E
xcited Linear Prediction）の場合、１フレームあたり
約２Ｋワードのデータをブロックフローティング処理で
扱う必要がある。

【００４６】３．データの選択と転送のみで実現できる
ため、簡易な回路構成でハードウェア化が実現可能であ
る。

【００４７】

【実施例】

【実施例１】図面を参照して、本発明の実施例を以下に
説明する。

【００４８】図１は、本発明の信号処理プロセッサの一
実施例の構成を示すブロック図である。同図に示すよう
に、本実施例は演算回路３１、ｎビット幅のメモリデー
タバス３２及びメインデータバス３３、演算回路３１の
入力あるいは出力を格納する（２ｎ＋α）ビット幅の汎
用レジスタ３４、及びｎビット幅のデータメモリ３６
は、前述の従来例と同一の構成から成る。

【００４９】図１において図３で説明した従来例と同じ
機能を有する構成要素には、同じ番号が付されている。

【００５０】データメモリ１１は、汎用レジスタ３４に
出力される演算結果をそのまま退避できる（２ｎ＋α）
ビット幅のメモリである。

【００５１】選択回路１２は、（２ｎ＋α）ビット幅の
データメモリ１１から、任意のビット位置から連続する
ｎビットを選択してメモリデータバス３２へ出力する。

【００５２】レジスタ１３は、選択回路１２で選択する
ｎビットの先頭位置、すなわちブロックスケール値を指
定する。

【００５３】選択回路１４は、メモリデータバス３２上
のデータまたはメインデータ３３上のデータを汎用レジ
スタ３４へ入力する場合は、ｎビット幅のデータを（２
ｎ＋α）ビットデータに拡張を行なう。

【００５４】また、選択回路１４は、汎用レジスタ３４
のデータをｎビット幅のメモリデータバス３２またはメ
インデータバス３３へ出力する場合には、（２ｎ＋α）
ビット幅のデータから、上位ｎビット、下位ｎビット
（例えば１ワード）単位にアクセスされる等予め選択可
能な部分が定められた連続するｎビットを取り出して出
力し、汎用レジスタ３４のデータを（２ｎ＋α）ビット
幅のデータメモリ１１へ出力する場合にはそのままのビ
ット幅で転送する。

【００５５】本実施例の信号処理プロセッサで、ｍ個の
数値データ群に対し、従来の技術で述べたブロックフロ
ーティング処理を行う場合の処理の流れを以下に示す。

【００５６】最初に、以下の処理(8)、(9)、(10)をｍ回
繰り返すことにより、対象となるｍ個のデータのスケー
ル値を求める。

【００５７】(8)：演算回路３１の演算結果の（２ｎ＋
α）ビットデータを汎用レジスタ３４へ出力する。

【００５８】(9)：処理(8)におけるデータの最大値を求
めるための比較処理を行う。

【００５９】(10)：処理(9)の（２ｎ＋α）ビット幅の
データを、選択回路１４を介してそのままデータメモリ
１１へ退避する。

【００６０】この結果、データメモリ１１に、（２ｎ＋
α）ビットの数値データ群がそのままｍ個退避される。

【００６１】(11)：処理(9)で求めた最大値から、ｍ個
の数値データ群のブロックスケール値を算出しレジスタ
１３に格納する。

【００６２】以上の処理により、演算結果である（２ｎ
＋α）ビットデータをｎビットの入力データとして乗算
を行う場合、（２ｎ＋α）ビット幅のデータメモリ１１
から、レジスタ１３のブロックスケール値に応じて選択
回路１２を介してｎビット選択し、正規化されたｎビッ
トのデータとしてこれを用いることにより、演算精度を
保つことができる。

【００６３】本実施例の処理(8)、(9)、(10)、(11)は、
従来の技術の処理(1)、(2)、(3)、(4)に相当しており、
このため本実施例では、従来例のブロックフローティン
グ処理で必要とされた処理(5)、(6)、(7)を削除するこ
とができる。

【００６４】

【実施例２】次に、本発明の第２の実施例について説明
する。図２は本発明の信号処理プロセッサの第２の実施
例の構成を示すブロック図である。同図において、前記
実施例１（図１参照）、及び従来例（図３参照）と同一
の機能を有する構成要素には同一の番号が付されてい
る。また、前記実施例１等と同一の構成の説明は省略す
る。

【００６５】図２において、シフト量検出回路２１は、
データメモリ１１に入力される（２ｎ＋α）ビット幅の
データの正規化ビット数（スケール値）を検出し、その
最大値を求めるための比較処理を行う。

【００６６】レジスタ２２は、シフト量検出回路２１に
より検出されたシフト量の最大値（ブロックスケール
値）を保持する。

【００６７】本実施例の信号処理プロセッサにおいて、
ｍ個の数値データ群に対し、ブロックフローティング処
理を行う場合の処理の流れを以下に示す。

【００６８】最初に、以下の処理(12)、(13)をｍ回繰り
返すことにより、対象となるｍ個のデータのブロックス
ケール値を求める。

【００６９】(12)：演算回路３１の演算結果の（２ｎ＋
α）ビットデータを汎用レジスタ３４へ出力する。

【００７０】(13)：(1)のデータを、選択回路３５を介
してそのままデータメモリ１１へ退避する。

【００７１】この結果、データメモリ１１に、（２ｎ＋
α）ビットの数値データ群をそのままｍ個退避する。ま
た、レジスタ２２に、ｍ個の数値データ群のブロックス
ケール値を退避してある。

【００７２】(14)：レジスタ２２に退避したブロックス
ケール値をレジスタ１３に転送する。

【００７３】以上の処理により、演算結果である（２ｎ
＋α）ビットデータをｎビットの入力データとして乗算
を用いる場合、（２ｎ＋α）ビットデータメモリ１１か
ら、レジスタ１３のブロックスケール値に応じて選択回
路１２を介してｎビット選択し、正規化したｎビットの
データとしてこれを用いることにより、演算精度を保つ
ことができる。

【００７４】本実施例の処理(12)、(13)、(14)は、前記
第１の実施例の処理(8)、(10)、(11)に相当するので、
本実施例では、第１の実施例よりさらに処理(9)を削除
することができる。

【００７５】なお、処理(9)は、信号処理プロセッサの
３命令に相当する。

【００７６】

【実施例の効果】以上、本実施例においては、互いにダ
イナミックレンジが相関を持つような数値データ群の演
算結果を演算精度を維持した状態でメモリに退避してお
くことができ、演算の入力値としてこのデータを使用す
る場合には、選択回路を介して、正規化したｎビットデ
ータとして使用することができる。

【００７７】第１の実施例では、従来の信号処理プロセ
ッサにおいて演算結果の各データについて実施された以
下の一連の処理を削減できる。

【００７８】１．データメモリに一時的に保持しておい
た（２ｎ＋α）ビットデータを汎用レジスタに読み出す
処理。２．ブロックスケール値に応じて正規化する処理。３．正規化されたｎビットのデータをデータメモリに書
き込む処理。

【００７９】この結果、前記第１の実施例においては、
ｍ個のデータからなる数値データ群に対しブロックフロ
ーティング処理を行う場合、従来の信号処理プロセッサ
の処理と比較して、（３×ｍ）ステップの処理を削減で
き、１フレームあたり約２Ｋワードのデータをブロック
フローティング処理するＶＳＥＬＰ（Vector Sum Excit
ed Linear Prediction）では、１秒間に３００Ｋステッ
プの削減を達成している。

【００８０】また、第２の実施例では、ブロックスケー
ル値の算出をハードウェア化することにより、第１の実
施例よりもさらに（３×ｍ）ステップ削減することがで
き、ＶＳＥＬＰでは、１秒間に６００Ｋステップの削減
を達成するに至っている。

【００８１】

【発明の効果】以上説明したように、本発明は、数値デ
ータ群、好ましくは互いにダイナミックレンジが相関を
有するようなデータ群、の演算結果を演算精度を維持し
た状態でそのままメモリに退避しておくことができ、ま
た演算回路への入力値としてこのデータを使用する場合
には、選択回路を介して、正規化したｎビットデータと
して使用することができる。

【００８２】そして、本発明は、従来のブロックフロー
ティング処理において演算結果の各データについて実施
されていた上記１から３の一連の処理を削減することに
より高能率音声符号化における信号処理プロセッサのス
テップ数を大幅に削減しており、信号処理プロセッサの
演算精度を高く維持しながら且つ演算処理能力を向上さ
せるという特段の効果を有し、音声の高能率圧縮符号化
のリアルタイム処理に最適な信号処理プロセッサを実現
したものである。

【００８３】一例として、本発明においては、ｍ個のデ
ータからなる数値データ群に対しブロックフローティン
グ処理を行う場合、従来例と比較して（３×ｍ）ステッ
プの処理を削減でき、１フレームあたり約２Ｋワードの
データをブロックフローティング処理するＶＳＥＬＰで
は、１秒間に３００Ｋステップを削減することができ
る。

【００８４】また、本発明は、第２の視点において、ブ
ロックスケール値の算出をハードウェア化することによ
り、第１の視点と比較して更に（３×ｍ）ステップ削減
することができ、ＶＳＥＬＰでは１秒間に６００Ｋステ
ップを削減し、処理性能を特段に向上しリアルタイム処
理に更に適した信号処理プロセッサを実現している。

【図面の簡単な説明】

【図１】本発明の信号処理プロセッサの実施例１の構成
を示すブロック図である。

【図２】本発明の信号処理プロセッサの実施例２の構成
を示すブロック図である。

【図３】従来の信号処理プロセッサの一例の構成を示す
ブロック図である。

【図４】固定小数点信号処理プロセッサの乗算器の説明
図である。

【図５】ブロックフローティング処理を行う固定小数点
データを示す図である。

【符号の説明】

１１（２ｎ＋α）ビット幅のデータメモリ１２選択回路１３レジスタ１４選択回路２１シフト量検出回路２２レジスタ３１演算回路３２ｎビット幅のメモリデータバス３３ｎビット幅のメインデータバス３４（２ｎ＋α）ビット幅の汎用レジスタ３５選択回路３６ｎビット幅のデータメモリ

Claims

(57)【特許請求の範囲】

【請求項１】ｎをデータのビット幅、αを所定の拡張ビ
ット幅とし、ｎビット幅のデータの固定小数点積和演
算、及びシフト演算等を含む所定の演算を行なう（２ｎ
＋α）ビット幅の演算手段と、前記演算手段の入出力データを一時的に保持する（２ｎ
＋α）ビット幅の第１の記憶手段と、前記第１の記憶手段で保持するデータの一部であるｎビ
ット幅のデータを複数退避する第２の記憶手段と、前記第２の記憶手段に保持されたｎビット幅のデータを
（２ｎ＋α）ビット幅に拡張して前記第１の記憶手段に
出力すると共に、前記第１の記憶手段が保持する（２ｎ
＋α）ビット幅のデータから予め選択可能な部分が定め
られた連続するｎビットを選択し前記第２の記憶手段に
ｎビット幅で出力する第１の選択手段と、を有する固定小数点信号処理プロセッサにおいて、前記第１の記憶手段が保持する（２ｎ＋α）ビット幅の
データを複数退避する第３の記憶手段と、前記第３の記憶手段が保持する（２ｎ＋α）ビット幅の
データにおいて連続したｎビットの先頭位置を指示する
第２の選択手段と、前記第３の記憶手段が保持する（２ｎ＋α）ビット幅の
データから、前記第２の選択手段が指示する先頭位置か
ら連続したｎビットを選択し前記第１の選択手段に出力
する第３の選択手段と、を有することを特徴とする固定小数点信号処理プロセッ
サ。
【請求項２】前記第３の記憶手段が、退避した（２ｎ＋
α）ビット幅のデータ群の最大の正規化値を検出する検
出手段と、前記検出手段の出力データを保持する第４の
記憶手段と、を備えることを特徴とする請求項１記載の
固定小数点信号処理プロセッサ。