JP2643688B2

JP2643688B2 - 波形整形回路

Info

Publication number: JP2643688B2
Application number: JP3269614A
Authority: JP
Inventors: リチャード・オーガスティン・サム
Original assignee: DERUKO EREKUTORONIKUSU CORP
Current assignee: DERUKO EREKUTORONIKUSU CORP
Priority date: 1990-10-18
Filing date: 1991-10-17
Publication date: 1997-08-20
Anticipated expiration: 2012-08-20
Also published as: DE69119350T2; DE69119350D1; JPH04284757A; KR920009075A; US5164611A; EP0481544A2; EP0481544B1; EP0481544A3

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、波形整形回路に関す
る。

【０００２】

【従来の技術】論理信号の前および後のエッジの実質的
に瞬間的な立ち上がりおよび立ち下がり時と関連する高
周波ノイズ成分を除去しながら、論理入力信号に含まれ
るデータを歪めることなく直列データ・バスを駆動する
目的のため、多数の回路が開発されてきた。１つのこの
ような回路は、米国特許第４，５９３，２０６号に開示
され、予め定めたスロープを持つ対称的な立ち上がりお
よび立ち下がりエッジを提供する。しかし、この回路
は、予測される自動車の通信バスのノイズ低減、グラウ
ンド・オフセットおよび伝播遅れの厳しい要件を満たす
ものではない。

【０００３】

【発明の概要】上記のことを念頭において、本発明の目
的は、改善された波形整形回路の提供にある。本発明の
特質によれば、特許請求の範囲の請求項１に記載される
如きバス出力を生じるための波形整形回路が提供され
る。

【０００４】本発明は、ＡＭ放送帯域における比較的少
量のノイズしか生じない回路を提供することができる。
本発明はまた、入力がハイの状態になる時間からバスが
認識されたハイの状態に達する時間までの２０マイクロ
秒より小さな遅れで動作する波形整形回路を提供するこ
とができる。

【０００５】本発明の別の特質によれば、特許請求の範
囲の請求項５に記載される如き指数的に増加しあるいは
減少する電流を生じるための電流ソースが提供される。
本発明の別の特質によれば、請求項７に記載される如き
バス・ドライバが提供される。本発明の別の特質によれ
ば、請求項８に記載される如き実質的にグラウンド・オ
フセットに感応しないバス出力電圧を生じる波形整形回
路が提供される。

【０００６】本発明の一実施態様について、例示として
のみ添付図面に関して以下に説明する。

【０００７】

【実施例】図１において、ＤＡＴＡＩＮと示した論理レ
ベル駆動信号が１つの入力としてＮＭＯＳトランジスタ
１２のゲート電極を制御する排他的ＯＲゲート１０に加
えられる。ゲート１０に対する他の入力は、ＬＯＡＤで
示され、コンパレータ１４の出力から得られる。このコ
ンパレータ１４は、バス１６上の出力電圧がその所定の
最大値の半分に達する時に切換わる。この切換え点は、
電圧分割抵抗１８および２０により確立される。トラン
ジスタ１２は、９５マイクロアンペアの電流を生じる電
流ソース２２と直列に接続されてこれを制御する。５マ
イクロアンペアの電流を提供する電流ソース２４は、直
列接続されたトランジスタ１２およびソース２と並列に
接続されている。

【０００８】指数電流ソース２６は、ソース２２および
２４を含む並列分岐と直列に接続され、このため、トラ
ンジスタ１２がオフとなる時５マイクロアンペアを受取
り、トランジスタ１２がオンである時は１００マイクロ
アンペアを受取る。指数電流ソース２６は、これもＤＡ
ＴＡＩＮ（データ入力）に応答する調整器／バス・ドラ
イバ・ブロック２８へ電流を供給する。このドライバ・
ブロック２８は、ソース２６からの電流をコンデンサ３
０を介して積分し、バス１６上に出力電圧波形を与え
る。ＢＵＳで示される出力は、図２に示されるようにＤ
ＡＴＡＩＮ論理駆動信号の実質的に瞬時の立ち上がりお
よび立ち下がりエッジに応答して、略々正弦波の前およ
び後のエッジを有する。

【０００９】図２において、ＬＯＡＤ（ロード）がロー
である間ＤＡＴＡＩＮがハイに切換る時、ゲート１０の
出力はハイとなってトランジスタ１２をオンにする。こ
のため、指数電流ソース２６に対する入力は、５マイク
ロアンペアから１００マイクロアンペアへ切換えられ、
電流ソース２６の出力は指数的に立ち上がり始める。ソ
ース２６の電流は、コンデンサ３０により積分されて電
圧波形ＢＵＳの立ち上がりエッジを生じる（図２ｅ）。
ドライバ２８の出力が本例では３．５ボルトで示される
中間供給電圧に達すると、コンパレータ１４の出力はハ
イに切換わる。ゲート１０に対する両方の入力がハイに
なると、出力はローになってトランジスタ１２をオフに
する。ソース２６に対する入力は５マイクロアンペアに
落ち、ソース２６の出力は指数的に５マイクロアンペア
に向かって減少し始める。ソース２６の出力の積分は継
続するが速度は低下して、正弦波状に整形される電圧波
形をＢＵＳ上に生じる。同じ整形がＤＡＴＡＩＮの立ち
下がりエッジに生じて、正弦波状に整形された立ち下が
りエッジを生じる。これらの正弦波の立ち上がりおよび
立ち下がりエッジは比較的小さな量の高調波ノイズを生
じる。

【００１０】次に図３においては、指数電流ソース２６
は、図１の電流ソース２２および２４として機能するＮ
ＭＯＳトランジスタ２２および２４を含むように示され
る。ＰＭＯＳトランジスタ４２および４４は、電流ミラ
ーとして機能する。ＮＭＯＳトランジスタ１２は、先に
述べたようにスイッチとして働く。ダイオード・ストリ
ング３１は、トランジスタ４２およびグラウンド間に接
続されたダイオード接続ＮＰＮトランジスタ３２〜３８
を含む。

【００１１】２段の演算増幅器４６は、ＮＰＮ入力トラ
ンジスタ４８、５０、ＰＭＯＳロード・トランジスタ５
６、５８および電流ソース５２を含む第１段を含む。第
２段は、ＰＭＯＳ駆動トランジスタ６６および電流ソー
ス・ロードトランジスタ６４を含む。積分コンデンサ６
０は、トランジスタ５０のコレクタとトランジスタ４８
のベース間に接続されている。

【００１２】全体的に６７で示される線形／指数コンバ
ータは、トランジスタ６８と、ダイオード接続ＮＰＮト
ランジスタ７２〜７６を含むダイオード・ストリング７
０とを含む。トランジスタ６８は、そのベースにおける
線形に変化する電圧ＶＢをそのコレクタにおける指数的
に変化する電流へ変換する。ＰＭＯＳトランジスタ８
０、８２を含む電流ミラーはトランジスタ６８と接続さ
れている。ＮＭＯＳトランジスタ８４を含むバイアス・
ストリング基準は、ＰＭＯＳトランジスタ８２からの電
流を導体８６に接続されたバス・ドライバ２８における
他のＮＭＯＳトランジスタをバイアスするための基準電
圧へ変換する。電流ソース８８は、ダイオード接続ＮＭ
ＯＳトランジスタ９０と接続され、電流ソース２２、２
４，５２および６４に対するバイアス電圧をセットアッ
プする。

【００１３】当業者には理解されるように、必要に応じ
て他のバイアス手段を設けられることは明らかであろ
う。

【００１４】指数電流ソース２６は、図３の回路および
図４の波形に従って下記のように動作する。ＩＮＰＵＴ
がローである時、トランジスタ１２はオフになる。従っ
て、トランジスタ４４をソースとする電流は、本例では
５マイクロアンペアであるトランジスタ２４により吸収
される電流に制限される。トランジスタ４４における電
流は、トランジスタ４２で反射され、ダイオード・スト
リング３１に流れてノードＶＡに基準電圧を生じる。安
定状態では、ノードＶＡにおける電圧は、２段演算増幅
器４６によりノードＶＢに再び生成される。

【００１５】ノードＶＢにおける電圧は、線形／指数コ
ンバータ６７により電流へ再び変換される。線形／指数
コンバータ６７からの電流はトランジスタ８２をソース
とし、これは更にトランジスタ８０において反射され
る。トランジスタ８０からの電流は、トランジスタ８４
によりＥＸＰＢＩＡＳで示されるバイアス基準電圧へ変
換されて、導体８６を介して調整器／バス・ドライバに
与えられる。

【００１６】ＩＮＰＵＴがハイになる（図４ａ）と、ト
ランジスタ１２はオンになり、トランジスタ４４をソー
スとする電流はトランジスタ２２および２４により吸収
される電流であり、合計１００マイクロアンペアとな
る。この電流は、トランジスタ４２によりダイオード・
ストリング３１へ反射され、これはノードＮＡにおける
電圧をより高い値に即時変化させる（図４ｂおよび図４
ｃ）。増幅器４６は、ノードＶＢにおける電圧をノード
ＶＡにおける電圧と一致するように変化する。しかし、
ノードＶＢにおける電圧の変化は、コンデンサ６０の放
電によって制御される。

【００１７】ノード電圧ＶＢがノード電圧ＶＡより低い
ため、トランジスタ５０はトランジスタ５２により吸収
される全ての電流を導通する。トランジスタ５０からの
電流は、コンデンサ６０を放電させるため使用される。
この放電の早さは、コンデンサ６０の大きさおよび電流
ソース・トランジスタ５２の大きさによって制御され
る。この線形に放電するコンデンサは、ノードＶＢに線
形に増加する電圧を生じる（図４ｄ）。ノードＶＢにお
ける線形に増加する電圧は、線形／指数コンバータ６７
に与えられる時、指数的に増加する電流を生じる（図４
ｅ）。

【００１８】線形／指数コンバータ６７は、下記のよう
に動作する。ノードＶＢにおける電圧は、Ｉ＝Ｉｓ＊ｅ
ｘｐＶＢ／４＊Ｖｔにより与えられるトランジスタ６８
に電流を誘起する。但し、Ｉはトランジスタ６８におけ
る電流であり、Ｉｓは与えられたプロセスに対する定数
であるトランジスタ６８の飽和電流であり、ＶＢはノー
ド電圧ＶＢであり、Ｖｔは与えられた温度における定数
である熱電圧である。この電流は、トランジスタ６８の
コレクタをソースとする。ノードＶＢにおける線形に増
加する電圧は、トランジスタ６８のコレクタに指数的に
増加する電流を生じる。トランジスタ６８のコレクタか
らの電流は、電流ミラー７８によりトランジスタ８４に
反射されて、バイアス基準電圧ＥＸＰＢＩＡＳを生じ
る。

【００１９】ＩＮＰＵＴがローになると、トランジスタ
１２はオフになり、トランジスタ４４をソースとする電
流は、ノードＶＡにおける電圧を即時により低い値に変
化させるダイオード・ストリングに対して反射される。
増幅器４６は、ノードＶＢにおける電圧をノードＶＡに
おける電圧と一致するように変化させようとする。しか
し、ノードＶＢにおける電圧は、コンデンサ６０を充電
することにより制御される。

【００２０】ノード電圧ＶＢがノード電圧ＶＡよりも高
いため、トランジスタ４８は、トランジスタ５２により
吸収される全ての電流を通す。トランジスタ４８からの
電流は、ロード・トランジスタ５６をソースとする。ロ
ード・トランジスタ５８をソースとする電流は、ロード
・トランジスタ５６において反射される。ロード・トラ
ンジスタ５６からの電流は、コンデンサ６０を充電する
ため使用される。この充電の早さは、コンデンサ６０の
大きさおよび電流ソース・トランジスタ５２の大きさに
よって制御される。このような線形に変化するコンデン
サは、ノードＶＢにおける線形に減少する電圧を生じ
る。ノードＶＢにおけるこの線形に減少する電圧は、線
形／指数コンバータ６７に対して与えられる時、トラン
ジスタ６８のコレクタに指数的に減少する電流を生じ
る。

【００２１】トランジスタ６８のコレクタからの電流
は、電流ミラーによりトランジスタ８４に対して反射さ
れて導体８６に加えられるバイアス基準電圧ＥＸＰＢＩ
ＡＳを生じる。

【００２２】次に図５には、調整器バス・ドライバ２８
の概略図が示される。この調整器バス・ドライバは、Ｂ
ＡＴＴＥＲＹ（バッテリ）で示される供給線１００とグ
ラウンドとの間に接続され、導体８６を介して指数電流
ソース２６におり制御されるＮＭＯＳトランジスタ電流
ソース１０３と接続される全体的に１０２で示される２
段差動増幅器１０２を含む第１のサブセクションを含
む。この増幅器１０２は、ＮＭＯＳ入力トランジスタ１
０４、１０６と、ＰＭＯＳロード・トランジスタ１０
８、１１０を含む第１段を含む。第２段は、第２段の出
力とノード１１２において接続され、ＰＭＯＳ駆動トラ
ンジスタ１１４と調整された電圧で均衡された状態に増
幅器１０２を保持する電流ソース・ロード・トランジス
タ１１６とを含む。

【００２３】電流ソース１１８およびＰＭＯＳトランジ
スタ１２０は、ＢＡＴＴＥＲＹとノード１２２間に接続
され、ターン・オフが不要な電圧スパイクなしに円滑に
生じることを保証する。トランジスタ１２０のゲート
は、入力信号ＤＡＴＡＩＮと接続されてこれにより制御
される。

【００２４】ＤＡＴＡＩＮはまた、インバータ１２４を
介してＰＭＯＳトランジスタ１２６とも接続される。Ｎ
ＰＮトランジスタ１３０、ＰＭＯＳトランジスタ１３２
および電流ソース１３４を含む電圧ソース１２８は、以
下において更に詳細に説明するように、ＤＡＴＡＩＮが
ハイになる時トランジスタ１２６により短絡される。

【００２５】フィードバック電圧は、ノード１４２か
ら、トランジスタ１３６のエミッタと接続された抵抗１
３８、１４０の接合点からのノード１２２における増幅
器１０２の入力へ加えられる。積分コンデンサ３０は、
ノード１４２と１４４間に接続されている。ＮＰＮトラ
ンジスタ１４６および抵抗１４８を含むエミッタ・フォ
ロワ出力段もまた、接合点１４２に接続される。グラウ
ンド保護の喪失は、ゲートがグラウンドと接続されたＰ
ＭＯＳトランジスタ１５０により行われる。

【００２６】ノードＢＵＳとノードＢＵＳＧＲＯＵＮ
Ｄ間に接続された抵抗１５２およびコンデンサ１５４
は、通信バスにより調整器バス・ドライバ２８に与えら
れるロードを表わす。ＢＵＳＧＲＯＵＮＤの電圧レベ
ルは、調整器バス・ドライバ２８に対するグラウンド基
準とは＋／−２ボルト異なり、依然としてバス上の正確
な通信を可能にする。このグラウンド・オフセットの不
変性は、ソース２６からの指数電流がコンデンサ３０に
より電圧に変換されてノードＢＵＳに対して加えられる
故に存在する。コンデンサ３０により確立される電流／
電圧変換が電圧変化の早さを制御するのみで初期電圧の
値には感応しないため、電圧の整形はＢＵＳＧＲＯＵ
ＮＤにおける初期電圧の如何に拘わらず生じ得る。

【００２７】調整器バス・ドライバ２８は、図５の回路
および図６の波形に関して下記のように動作する。ＤＡ
ＴＡＩＮが高いレベルに変化する時（図６ａ）、トラン
ジスタ１２０はオフとなり、電流ソース１１８はもはや
電流をノード１２２へ供給しない。これは、ドライバ１
３８および１４０により定義される如く、ノード１２２
における電圧（図６ｂ）を１０ボルトからノードＢＵＳ
における電圧の７分の５に降下させる。ＤＡＴＡＩＮが
低いレベルから変化したばかりであるため、ノードＢＵ
Ｓはグラウンドとなり、従って、ノード１２２における
電圧は１０ボルトから０ボルトへ降下することになる。
ノード１２２における電圧は０ボルトであるため、トラ
ンジスタ１０４はオフとなり、電流ソース１０３からの
電流はトランジスタ１０６を介して流れる（図６ｃおよ
び図６ｄ）。トランジスタ１０４からの電流はトランジ
スタ１０８を介して引込まれ、これがトランジスタ１１
０のゲートにおける電圧を確立し、このトランジスタが
更にトランジスタ１１０から出てくる電流量を決定す
る。このため、トランジスタ１１０に流れる電流は、ト
ランジスタ１０４の電流に等しく、またこの時ゼロであ
る。

【００２８】ＤＡＴＡＩＮがハイになると、トランジス
タ１２６のゲートはローとなり、このトランジスタは導
通してトランジスタ１３０、１３２を経由する経路を変
更する。トランジスタ１１０からは電流が流れないた
め、電流ソース１０３からの全ての電流は、トランジス
タ１１４および１５０、コンデンサ３０、トランジスタ
１２６およびトランジスタ１０６を流れて、図６ｆに示
されるように、コンデンサ３０の両端の電圧を増加させ
る。

【００２９】ノード１１２は高利得のノードであるた
め、ノード１１２における電圧の小さな変化が、ノード
１４２に対する電流の大きな増加を生じ、ノード１４２
はノードＢＵＳに対する高い電流利得を有する。コンデ
ンサ３０に跨がる電圧が変化すると、ノード１４２に電
圧の変化が生じ、またエミッタ・フォロワ構成の故に、
図６ｇに示されるように、ノードＢＵＳにも生じる。ノ
ードＢＵＳにおける電圧の変化の比（ｄＶ／ｄｔ）は、
電流ソース１０３ノコンデンサ３０に対する比率によっ
て決定される。

【００３０】ノードＢＵＳにおける電圧は、これが７ボ
ルトの値に達するまで図６ｇに示されるように増加し続
ける。ノードＢＵＳにおける電圧が７ボルトに達する
と、ノード１２２における電圧は５ボルトに達し、これ
はノードＲＥＦにおける電圧の値と等しい。このような
条件下では、入力トランジスタ１０４および１０６は均
衡状態におかれ、回路２８は電圧調整器として働き、ノ
ードＢＵＳにおける電圧を７ボルトの一定値に保持す
る。このため、コンデンサ３０は、立ち上がりおよび立
ち下がりエッジの積分および調整された電圧の安定化の
両機能を実施する。

【００３１】ＤＡＴＡＩＮが低いレベルに変化すると、
トランジスタ１２０はオンとなり電流ソース１１８をし
て１０ボルトの電圧を生じるノード１２２に電流を流さ
せる。ノード１２２におけるこの高い電圧値は、トラン
ジスタ１０４に電流ソース１０３からの全ての電流を通
電させる（図６ｅ）。ＤＡＴＡＩＮがローであると、ト
ランジスタ１２６はオフとなり、これにより電流をトラ
ンジスタ１３０および１３２に流す。

【００３２】トランジスタ１０４からの電流は、トラン
ジスタ１０８によりトランジスタ１１０において反射さ
れる。トランジスタ１０６は、ノード１２２における電
圧がノードＲＥＦにおける電圧よりはるかに高いため、
電流を導通しない。トランジスタ１０６には電流がない
ため、電流ソース１０３からの電流はトランジスタ１１
０をソースとする。このように、電流はトランジスタ１
１０からトランジスタ１３０、１３２を経てコンデンサ
３０にソースされる（図６ｆ）。このため、ノードＢＵ
Ｓにおける電圧はコンデンサ３０に対する電流ソース１
０３の比率により定まる早さで減少させられる。

【００３３】先に述べたように、出力トランジスタ１４
６のターン・オンの遅れは、ＤＡＴＡＩＮがローの状態
になる時積分コンデンサ３０と直列に電圧ソース１２８
を置き、ＤＡＴＡＩＮがハイの状態になる時はこの電圧
ソースを短絡させることにより最小限に抑えられる。電
圧ソース１２８の値は、電流ソース１３４からダイオー
ド接続トランジスタ１３０、１３２を経て電流をプルす
ることによって生成される。電圧ソース１２８の値は、
出力トランジスタ１４６のターン・オンに必要な電圧と
等しい。この出力は、トランジスタ１４６のベースがＢ
ＵＳより高いＶＢＥである時オンになることができ、ト
ランジスタ１１４のゲートはＢＡＴＴＥＲＹより低い閾
値電圧（ＶＴＨ）である。ＤＡＴＡＩＮがローである
間、トランジスタ１２６はオフとなり、コンデンサ３０
の両端における電圧は、ノード１１２における電圧から
ノード１４２における電圧および電圧ソース１２８の両
端における電圧を差し引いたものに等しい。ノード１１
２における電圧は、供給電圧ＢＡＴＴＥＲＹと等しく、
ノード１４２における電圧はＢＵＳと等しく、電圧ソー
ス１２８の両端の電圧はＶＢＥにＶＴＨを加えたものに
等しい。

【００３４】ＤＡＴＡＩＮがハイになると、トランジス
タ１２６はオンとなり、電圧ソース１２８は短絡遮断さ
れる。コンデンサ３０の両端の電圧は瞬時に変化し得
ず、従ってノード１１２とノード１４２間の電圧はＢＡ
ＴＴＥＲＹからＢＵＳおよびＶＢＥおよびＶＴＨを差し
引いたものに等しい。これは、ノード１１２における電
圧をＢＡＴＴＥＲＹからＶＴＨを差し引いたものに等し
くし、ノード１４２における電圧はＢＵＳにＶＢＥを加
えたものに等しくする。ノード１１２における電圧は、
トランジスタ１１４をオンにさせる。このため、ノード
ＢＵＳにおける電圧は最小限の遅れで変化し始めること
を許容する。

【００３５】先に述べたように、ノードＢＵＳにおける
電圧は調整されており、従って、回路はターン・オフ遅
れがない。この調整の結果として、トランジスタ１１４
は負荷要件を満たすに必要なベース駆動をトランジスタ
１４６に与えるにちょうど充分なだけオンにされる。Ｄ
ＡＴＡＩＮがローになると、電流ソース１１８はノード
１２２に対してダンプされてノード１２２における電圧
を上昇させる。このため、トランジスタ１０４をしてト
ランジスタ１０６よりも多くの電流を通させる。トラン
ジスタ１０４における電流がトランジスタ１０８により
トランジスタ１１０における反射されるため、トランジ
スタ１０４における増加した電流の流れは、ノード１１
２における電圧を増加させる。トランジスタ１１４はノ
ードＢＵＳを所要の電圧に保持するにちょうど充分なだ
けオンであったため、ノード１１２における電圧が増加
すると、トランジスタ１１４はトランジスタ１４６に対
してノードＢＵＳにおける電圧を調整値に保持するのに
充分なベース駆動をもはや提供し得ない。従って、ノー
ドＢＵＳにおける電圧は、ＤＡＴＡＩＮがローになる時
直ちに立ち下がり始める。

【図面の簡単な説明】

【図１】波形整形回路の一実施例を示すブロック図であ
る。

【図２】図１の波形整形回路に生じる種々の波形を示す
図である。

【図３】図１に示した実施例の指数電流ソースを示す詳
細図である。

【図４】図３の電流ソースと関連する種々の波形を示す
図である。

【図５】図１の実施例の調整器バス・ドライバを示す詳
細図である。

【図６】図５の調整器バス・ドライバと関連する種々の
波形を示す図である。

【符号の説明】

１０排他的ＯＲゲート１２ＮＭＯＳトランジスタ１４コンパレータ１６バス２２電流ソース２４電流ソース２６指数電流ソース２８調整器／バス・ドライバ・ブロック３０積分コンデンサ３１ダイオード・ストリング３２〜３８ダイオード接続ＮＰＮトランジスタ４２ＰＭＯＳトランジスタ４４ＰＭＯＳトランジスタ４６演算増幅器４８ＮＰＮ入力トランジスタ５０ＮＰＮ入力トランジスタ５２電流ソース５６ＰＭＯＳロード・トランジスタ５８ＰＭＯＳロード・トランジスタ６０積分コンデンサ６４電流ソース・ロードトランジスタ６６ＰＭＯＳ駆動トランジスタ６７線形／指数コンバータ６８トランジスタ７０ダイオード・ストリング７８電流ミラー８０ＰＭＯＳトランジスタ８２ＰＭＯＳトランジスタ８４ＮＭＯＳトランジスタ８８電流ソース９０ダイオード接続ＮＭＯＳトランジスタ１０２２段差動増幅器１０３ＮＭＯＳトランジスタ電流ソース１０４ＮＭＯＳ入力トランジスタ１０６ＮＭＯＳ入力トランジスタ１０８ＰＭＯＳロード・トランジスタ１１０ＰＭＯＳロード・トランジスタ１１２ノード１１４ＰＭＯＳ駆動トランジスタ１１６電流ソース・ロード・トランジスタ１１８電流ソース１２０ＰＭＯＳトランジスタ１２２ノード１２４インバータ１２６ＰＭＯＳトランジスタ１２８電圧ソース１３０ＮＰＮトランジスタ１３２ＰＭＯＳトランジスタ１３４電流ソース１３８抵抗１４０抵抗１４２ノード１４４ノード１４６ＮＰＮトランジスタ１４８抵抗１５０ＰＭＯＳトランジスタ１５２抵抗１５４コンデンサ

Claims

(57)【特許請求の範囲】

【請求項１】データ入力信号の立ち上がりエッジに応
答して低電圧レベルから高電圧レベルまでの実質的に正
弦波の立ち上がり遷移と、データ入力信号の立ち下がり
エッジに応答して高電圧レベルから低電圧レベルまでの
実質的に正弦波の立ち下がり遷移とを持つバス出力を生
じる波形整形回路において、データ入力信号の立ち上が
りあるいは立ち下がりエッジに応答して指数的に増加す
る出力電流を生じ、かつデータ入力信号がハイである間
バス出力電圧が所定値を越える時、あるいはデータ入力
がローである間所定値より低下するバス出力電圧に応答
して指数的に減少する出力電流を生じる電流ソース（２
６）と、バス出力電圧を生じる積分器（３０）と、前記
電流ソースの出力に応答し、前記データ入力信号の立ち
上がりエッジに応答して前記積分器に対して充電電流を
提供しかつ前記データ入力信号の立ち下がりエッジに応
答して前記積分器に放電電流を提供するバス・ドライバ
（２８）と、を設けてなることを特徴とする波形整形回
路。
【請求項２】データの入力信号およびバス出力信号に
応答して、該データ入力信号の立ち上がりおよび立ち下
がりエッジに基づく第１の論理レベル信号を、また前記
データ入力信号が高電圧レベルにある間にバス出力信号
が所定値を越える時あるいは前記データ入力信号が低電
圧レベルにある間に前記バス出力信号が所定値より降下
する時に第２の論理レベル信号を生じる論理手段（１
０、１４）と、第１の論理レベル信号が入力されている
間に第１の比較的高い電流レベルを、また前記第２の論
理レベル信号が入力されている間に第２の比較的低い電
流レベルを生じる電流供給手段（２２、２４）とを設
け、前記電流ソース（２６）は、前記第１および第２の
電流レベルに応答して第１および第２の電圧レベルを生
じる電圧生成段（３１、４４）と、前記第１の電圧レベ
ルの印加に応答して実質的に線形に増加する電圧を、ま
た前記第２の電圧レベルの印加に応答して実質的に線形
に減少する電圧を生じる増幅器（４６）と、実質的に線
形に増加する電圧に応答して指数的に増加する電流を、
そして実質的に線形に減少する電圧に応答して指数的に
減少する電流を生じる線形／指数コンバータ（６７）と
を含み、前記バス・ドライバ（２８）は、基準電圧に接
続される基準ノード（ＲＥＦ）、および前記出力バス電
圧およびデータ入力信号に応答するフィードバック・ノ
ード（１２２）とを含む差動増幅器（１０２）を含み、
該差動増幅器は前記電流ソースの出力に応答して、前記
データ入力信号の立ち上がりエッジに応答して積分器に
対して充電電流を提供し、かつ前記データ入力信号の立
ち下がりエッジに応答して前記積分器に放電電流を提供
し、該積分器の両端における電圧を出力ノードに加える
出力段（１４６）を設け、前記差動増幅器は、前記出力
ノードにおける電圧を基準電圧と関連する値に調整する
ことを特徴とする請求項１記載の波形整形回路。
【請求項３】前記バス・ドライバ（２８）は、出力段
を作動させるため必要な電圧と実質的に等しい電圧ソー
ス（１２８）と、該電圧ソースと並列に接続され、前記
データ入力信号がローの状態に変化する時該データ入力
信号に応答して電圧ソースを前記積分器と直列に接続し
て前記低電圧レベルまで前記バス出力電圧を減少し、か
つ前記データ入力信号がハイの状態に変化する時前記電
圧ソースを分路して前記高電圧レベルまで前記バス出力
電圧を増加するスイッチ（１２６）とを含むことを特徴
とする請求項２記載の波形整形回路。
【請求項４】前記所定値が高電圧レベルと低電圧レベ
ル間の実質的に中間にあることを特徴とする請求項１乃
至３のいずれかに記載の波形整形回路。
【請求項５】データ入力信号の立ち上がりエッジに応
答して低電圧レベルから高電圧レベルまでの実質的に正
弦波の立ち上がり遷移と、データ入力信号の立ち下がり
エッジに応答して高電圧レベルから低電圧レベルまでの
実質的に正弦波の立ち下がり遷移とを持つバス出力を生
じる波形整形回路に使用されて、第１の比較的高い入力
電流レベルに応答して指数的に増加する電流と、第２の
比較的低い入力電流レベルに応答して指数的に減少する
電流とを生じる電流ソースにおいて、入力ノードおよび
出力ノードを含む増幅器（４６）と、前記入力ノードに
おいて入力電流レベルを電圧レベルに変換する電圧生成
段（３１）とを設け、該増幅器は前記第１の電流レベル
に応答して実質的に線形に増加する出力電圧と前記第２
の電流レベルに応答して実質的に線形に減少する出力電
圧とを生じ、前記実質的に線形に増加する出力電圧を指
数的に増加する電流へ、また前記実質的に線形に減少す
る出力電圧を指数的に減少する電流へ変換する線形／指
数コンバータ（６７）を設けてなることを特徴とする電
流ソース。
【請求項６】前記増幅器（４６）が、第１および第２
の入力トランジスタ（４８、５０）と、第１および第２
のロード・トランジスタ（５６、５８）と、電流ソース
（５２）とを含む第１段と、駆動トランジスタ（６６）
と電流ソース・ロード（６４）とを含む第２段と、コン
デンサ（６０）と、前記第１の入力トランジスタ（５
０）のコレクタと前記第２の入力トランジスタ（４８）
のベースとの間に接続されたゼロ打消し抵抗（６２）と
を含むことを特徴とする請求項５記載の電流ソース。
【請求項７】データ入力信号の立ち上がりエッジに応
答して低い電圧レベルから高い電圧レベルへの実質的に
正弦波の立ち上がり遷移と、データ入力信号の立ち下が
りエッジに応答して高い電圧レベルから低い電圧レベル
への実質的に正弦波の立ち下がり遷移とを有するバス出
力信号を生じるために使用されるバス・ドライバにおい
て、前記バス出力信号を生じる積分器（３０）と、基準
電圧と接続される基準ノード（ＲＥＦ）とバス出力信号
およびデータ入力信号に応答するフィードバック・ノー
ド（１２２）とを含む差動増幅器（１０２）とを設け、
該差動増幅器は、前記バス出力信号が低い電圧レベルと
高い電圧レベルとの間の実質的に中間の電圧レベルに達
するまでデータ入力信号の立ち上がりエッジに応答して
前記積分器に対して指数的に増加する充電電流を与え、
そして前記中間の電圧レベルと高い電圧レベルとの間で
指数的に減少する充電電流を前記積分器に対して与え、
その後前記バス出力信号を高い電圧レベルに調整し、該
差動増幅器は、前記バス出力信号が実質的に中間の電圧
レベルに降下するまでデータ入力信号の立ち下がりエッ
ジに応答して指数的に増加する放電電流を前記積分器に
与え、かつ前記バス出力信号が実質的に低い電圧レベル
に達するまで指数的に減少する放電電流を前記積分器に
与えることを特徴とするバス・ドライバ。
【請求項８】通信バスの複数のノード間のグラウンド
・オフセットに実質的に感応しないバス出力信号を生じ
る波形整形回路において、指数的に増加あるいは減少す
る電流を生じる電流ソース（２６）と、バス出力電圧を
生じる積分器（３０）と、該積分器を通信バスに結合す
る結合器（１６）と、データ入力信号に応答して前記電
流ソースから積分器へ電流を供給するバス・ドライバ
（２８）とを設けてなり、該電流は前記通信バスにおい
て電圧に変換され、前記バス・ドライバ（２８）は、前
記データ入力信号に応答し、前記データ入力信号の第１
のレベルから第２のレベルへの遷移に応答して前記電流
ソースからの充電電流を積分器へ供給し、かつデータ入
力信号の第２のレベルから第１のレベルへの遷移に応答
して前記電流ソースからの放電電流を前記積分器へ供給
し、該バス・ドライバ（２８）は、出力段を作動させる
に必要な電圧と実質的に等しい電圧ソース（１２８）
と、該電圧ソース（１２８）と並列に接続され、前記デ
ータ入力信号に応答して、該データ入力信号が前記第１
および第２のレベルの１つに変化する時前記電圧ソース
を前記積分器と直列に接続して低電圧レベルまでバス出
力電圧を減少し、かつ前記データ入力信号が前記第１お
よび第２のレベルの他方へ変化する時前記電圧ソースを
分路して高電圧レベルまで前記バス出力電圧を増加する
スイッチ（１２６）とを含むことを特徴とする波形整形
回路。