JP2624095B2 - スイッチング素子の並列運転回路および半導体モジュール - Google Patents

スイッチング素子の並列運転回路および半導体モジュール

Info

Publication number
JP2624095B2
JP2624095B2 JP4259593A JP25959392A JP2624095B2 JP 2624095 B2 JP2624095 B2 JP 2624095B2 JP 4259593 A JP4259593 A JP 4259593A JP 25959392 A JP25959392 A JP 25959392A JP 2624095 B2 JP2624095 B2 JP 2624095B2
Authority
JP
Japan
Prior art keywords
switching elements
parallel operation
operation circuit
balancer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4259593A
Other languages
English (en)
Other versions
JPH06113549A (ja
Inventor
敏之 貝谷
敏治 足立
正勝 大上
晶 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4259593A priority Critical patent/JP2624095B2/ja
Publication of JPH06113549A publication Critical patent/JPH06113549A/ja
Application granted granted Critical
Publication of JP2624095B2 publication Critical patent/JP2624095B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、スイッチング素子の
並列運転回路および半導体モジュールに関し、さらに詳
しくは、並列運転する複数のスイッチング素子の電流を
良好にバランスさせることが出来る構造の電流バランサ
をもつスイッチング素子の並列運転回路および半導体モ
ジュールに関する。
【0002】
【従来の技術】図16は、実開昭57−125188号
公報に記載されたスイッチング素子の並列運転回路の回
路図である。このスイッチング素子の並列運転回路WP
15において、GTOG1,G2のアノード側は、共通の給
電点Sに接続されている。GTOG1のカソードは、電流
バランサ150として用いる変圧器151のインダクタ
ンスL1の一端に接続されている。また、GTOG2のカ
ソードは、変圧器151のインダクタンスL2の一端に
接続されている。インダクタンスL1,L2の他端は、
共通接続されている。ここで、インダクタンスL1,L
2の大きさは等しく、インダクタンスL1,L2を流れ
る電流による磁界は互いに逆向きになるようにされる。
GTOG1,G2の各ゲートは、ゲートドライブ回路GDの
制御端子に接続されている。また、前記インダクタンス
L1,L2の他端は、ゲートドライブ回路GDの基準端
子に接続されている。
【0003】以上のスイッチング素子の並列運転回路W
P15では、GTOG1,G2の電流が不平衡のとき、その
不平衡分を補償するように電流バランサ150が働くの
で、GTOG1,G2の電流が、理論的には、バランスす
る。
【0004】図17は、従来のスイッチング素子の並列
運転回路の別の一例を含む直流チョッパ回路の回路図で
ある。Vは、直流電源回路である。WP16は、スイッ
チング素子の並列運転回路である。共通の給電点Sは、
導体171,172によって、2つのトランジスタT
6,T7のコレクタに接続されている。導体171,1
72の途中には、電流バランサ160が介設されてい
る。ドライブ回路は、図示を省略している。Dは、ダイ
オードである。Rは、リアクトルである。
【0005】図18は、共通の給電点Sと、導体17
1,172と、電流バランサ160と、2つのトランジ
スタT6,T7の斜視図である。電流バランサ160
は、2つの開口170a,170bを有するコア170
に導体171,172を挿通して構成されている。すな
わち、導体171は、共通の給電点Sから最初は下方向
にのび,次に上方向にのびて、コア170の下側の開口
170bに至り、その開口170bからコア170内に
入り,上側の開口170aから出て、最初は上方向にの
び,次に下方向にのびて、トランジスタT6のコレクタ
に至っている。一方、導体172は、共通の給電点Sか
ら下方向にのびて、コア170の上側の開口170aに
至り、その開口170aからコア170内に入り,下側
の開口170bから出て、そのまま下方向にのびて、ト
ランジスタT7のコレクタに至っている。
【0006】上記スイッチング素子の並列運転回路WP
16では、トランジスタT6,T7の電流が不平衡のと
き、その不平衡分を補償するように電流バランサ160
が働くので、トランジスタT6,T7の電流が、理論的
には、バランスする。
【0007】
【発明が解決しようとする課題】上記従来のスイッチン
グ素子の並列運転回路WP15,WP16では、電流バ
ランサ150,160により、2つのスイッチング素子
を流れる電流をバランスさせようとしている。しかし、
配線のバランスについては全く考慮していなかったた
め、共通の給電点から2つのスイッチング素子に至る配
線の不平衡により、2つのスイッチング素子に印加され
るターンオフサージ電圧や遮断責務が大きく異なってし
まう問題があった。また、3つ以上のスイッチング素子
を並列運転する場合については全く考慮していなかった
ため、対応できない問題があった。
【0008】そこで、この発明の目的は、並列運転する
2つのスイッチング素子の電流を良好にバランスさせる
ことが出来る構造の電流バランサをもつスイッチング素
子の並列運転回路および半導体モジュールを提供するこ
とにある。また、3つ以上のスイッチング素子を並列運
転する場合にも対応できる構造の電流バランサをもつス
イッチング素子の並列運転回路および半導体モジュール
を提供することにある。
【0009】
【課題を解決するための手段】この発明は、第1に、2
つのスイッチング素子の並列運転回路であって、給電点
と各スイッチング素子とを接続する各導体は、共通の給
電点から同方向にのび,2つの開口を有するコアの異な
る開口にそれぞれ至り,異なる開口からコア内に入り,
異なる開口から出て,同方向にのび,2つのスイッチン
グ素子にそれぞれ至ることを特徴とするスイッチング素
子の並列運転回路を提供する。
【0010】この発明は、第2に、2つのスイッチング
素子の並列運転回路であって、給電点と各スイッチング
素子とを接続する各導体は、共通の給電点から同方向に
のび,両導体が相対し両導体を流れる電流が逆方向にな
るバランサ部分にそれぞれ至り,そのバランサ部分から
同方向にのび,2つのスイッチング素子にそれぞれ至る
ことを特徴とするスイッチング素子の並列運転回路を提
供する。
【0011】この発明は、第3に、2以上のスイッチン
グ素子の並列運転回路であって、給電点と各スイッチン
グ素子とを接続する各導体は、他の導体と相対し自他を
流れる電流が逆方向になるバランサ部をもつことを特徴
とするスイッチング素子の並列運転回路を提供する。
【0012】この発明は、第4に、偶数個のスイッチン
グ素子の並列運転回路であって、各スイッチング素子を
円周上に等間隔で配置し、その円周の中心に共通の給電
点を配置し、その共通の給電点と各スイッチング素子と
を接続する各導体は、他の導体と相対し自他を流れる電
流が逆方向になるバランサ部を、規則正しく2箇所にも
つことを特徴とするスイッチング素子の並列運転回路を
提供する。
【0013】この発明は、第5に、2個またはM(=4
以上の2の整数乗)個のスイッチング素子の並列運転回
路であって、1つの給電入力端と2つの給電出力端とを
有すると共に前記1つの給電入力端から分れて前記2つ
の各給電出力端へ向かう導体脚が互いに相対し電流が逆
方向になるバランサ部を有する導体を1個または(M−
1)個階層状に連結したものを介して、共通の給電点か
ら2個またはM(=4以上の2の整数乗)個のスイッチ
ング素子に給電することを特徴とするスイッチング素子
の並列運転回路を提供する。
【0014】この発明は、第6に、2つのスイッチング
素子の並列運転回路であって、給電点と各スイッチング
素子とを接続する各導体は、給電点から同方向にのび,
8の字形にねじれたコアの2つの穴を貫通し,コアから
同方向にのび,2つのスイッチング素子にそれぞれ至る
ことを特徴とするスイッチング素子の並列運転回路を提
供する。
【0015】この発明は、第7に、2つのスイッチング
素子の並列運転回路であって、給電点と各スイッチング
素子とを接続する各導体は、給電点から同方向にのび,
それぞれ別個のコアを貫通し,コアから同方向にのび,
2つのスイッチング素子にそれぞれ至り、前記別個のコ
アは、8の字形にねじれた閉回路を形成する導体が貫通
することで磁気的に結合されていることを特徴とするス
イッチング素子の並列運転回路を提供する。
【0016】この発明は、第8に、内部に複数のスイッ
チング素子を有し、それらスイッチング素子を並列に動
作させる半導体モジュールにおいて、給電点と各スイッ
チング素子とを接続する各導体は、他の導体と相対し自
他を流れる電流が逆方向になるバランサ部をもつことを
特徴とする半導体モジュールを提供する。
【0017】この発明は、第9に、上記構成のスイッチ
ング素子の並列運転回路または半導体モジュールにおい
て、バランサ部にコアを外装したことを特徴とするスイ
ッチング素子の並列運転回路または半導体モジュールを
提供する。
【0018】この発明は、第10に、上記構成のスイッ
チング素子の並列運転回路または半導体モジュールにお
いて、コアにギャップを設けたことを特徴とするスイッ
チング素子の並列運転回路または半導体モジュールを提
供する。
【0019】
【作用】上記第1,第2,第6,第7の構成のスイッチ
ング素子の並列運転回路では、共通の給電点と2つのス
イッチング素子とを接続する各導体が対称である。ま
た、電流バランサ部を有している。従って、配線の差が
なくなり,2つのスイッチング素子を並列運転する際に
良好に電流をバランスさせることが出来る。
【0020】上記第3〜第5の構成のスイッチング素子
の並列運転回路および上記第8の構成の半導体モジュー
ルでは、3以上のスイッチング素子に給電する導体にそ
れぞれバランサ部を設けているので、3以上のスイッチ
ング素子の並列運転時でも、各スイッチング素子の電流
を良好にバランスさせることが出来る。
【0021】上記第9の構成のスイッチング素子の並列
運転回路または半導体モジュールでは、コアを外装する
ことで、バランスさせる強制力を強化できる。
【0022】上記第10の構成のスイッチング素子の並
列運転回路または半導体モジュールでは、コアにギャッ
プを設けることで、コアの飽和などを防止でき、バラン
スさせる強制力を調整できる。
【0023】
【実施例】以下、図に示す実施例を説明する。 −第1実施例− 図1は、この発明の第1実施例のスイッチング素子の並
列運転回路WP1を含む直流チョッパ回路の回路図であ
る。Vは、直流電源回路である。Dは、ダイオードであ
る。Rは、リアクトルである。スイッチング素子の並列
運転回路WP1において、共通の給電点Sは、導体1,
2によって、2つのトランジスタT1,T2のコレクタ
に接続されている。導体1,2の途中には、電流バラン
サ10が介設されている。なお、ドライブ回路は、図示
を省略している。
【0024】図2は、共通の給電点Sと、導体1,2
と、電流バランサ10と、2つのトランジスタT1,T
2の斜視図である。導体1,2は、同一材料(例えば絶
縁被覆した銅板),同一形状である。電流バランサ10
は、2つの開口3a,3bを有するコア3に、導体1,
2を挿通して構成されている。導体1,2は、コア3内
で相対し、且つ、逆向きに電流を流す。すなわち、導体
1は、共通の給電点Sから下方向にのびて、コア3の右
側の開口3bに至り、その開口3bからコア3内に入
り,左側の開口3aから出て、下方向にのび、トランジ
スタT1のコレクタに至っている。一方、導体2は、共
通の給電点Sから下方向にのびて、コア3の左側の開口
30aに至り、その開口3aからコア3内に入り,右側
の開口3bから出て、下方向にのび、トランジスタT2
のコレクタに至っている。
【0025】上記スイッチング素子の並列運転回路WP
1によれば、トランジスタT1,T2の電流が不平衡の
とき、その不平衡分を補償するように電流バランサ10
が働く。さらに、導体1,2は、同一材料,同一形状で
あり、対称的に配置されている。従って、トランジスタ
T1,T2の電流が、良好にバランスする。実験によれ
ば、図1の回路でトータル1000Aの電流を電流容量
600AのトランジスタT1,T2でオンオフする場
合、電流バランサ10のインダクタンス値が0.5μH
程度の小さな値でも充分バランスをとることが出来た。
【0026】なお、導体1,2は、板状で,強固であ
る。従って、図3に示すように、電流バランサ10は、
一つの部品として取り扱い可能である。また、これによ
り、スペースも小さく出来る。
【0027】−第2実施例− この発明の第2実施例は、上記第1実施例における電流
バランサ10からコア3を省略したものである。図4
は、共通の給電点Sと、導体1,2と、バランサ部分2
0と、2つのトランジスタT1,T2の斜視図である。
バランサ部分20では、導体1,2が相対し,且つ,導
体1,2を流れる電流が逆方向になる。
【0028】第2実施例によれば、導体1,2の一方に
流れる電流が他方に流れる電流より大きいとき、その差
分に対応する磁束をバランサ部分20で生じるが、その
磁束は導体1,2の一方については電流を流れにくく
し、他方については電流を流れ易くするので、電流をバ
ランスさせる。さらに、導体1,2は、同一材料,同一
形状であり、対称的に配置されている。従って、トラン
ジスタT1,T2の電流が、良好にバランスする。
【0029】なお、導体1,2を流れる電流が等しくな
ると、互いの磁束がバランサ部分20で打ち消されるの
で、インダクタンスはきわめて低くなる。
【0030】−第3実施例− 第3実施例は、7つのトランジスタを並列運転する並列
運転回路の実施例である。図5に、給電用の導体A1〜
A7およびトランジスタTR1〜TR7の接続図を示
す。また、図6に、導体A1〜A7の斜視図を示す。導
体A1は、他の導体A2,A4と相対し,自他を流れる
電流が逆方向になるバランサ部分31,32をもってい
る。導体A2は、他の導体A1と相対し,自他を流れる
電流が逆方向になるバランサ部分31をもっている。導
体A3〜A7についても同様にそれぞれバランサ部分を
もっている。
【0031】第3実施例によれば、バランサ部分31で
導体A1と導体A2の電流をバランスさせる。また、バ
ランサ部分32で導体A1と導体A4の電流をバランス
させる。また、バランサ部分33で導体A3と導体A4
の電流をバランスさせる。また、バランサ部分34で導
体A3と導体A6の電流をバランスさせる。また、バラ
ンサ部分35で導体A5と導体A6の電流をバランスさ
せる。また、バランサ部分36で導体A5と導体A7の
電流をバランスさせる。結局、導体A1〜A7の電流が
全てバランスする。さらに、導体A1,A3,A4,A
5,A6は、同一材料,同一形状であり、対称的に配置
されている。従って、トランジスタTR1〜TR7の電
流が、良好にバランスする。なお、導体A2,A7は、
他の導体より短く,バランス部分の長さが他と異なる
が、バランス部分はバランス状態ではインダクタンスが
きわめて小さいため、この影響は無視できる。
【0032】また、図6に示すように、導体A1〜A7
は積層構造なので、堅牢でスペースをとらない。なお、
第1実施例のようにバランサ部分にそれぞれコアを外装
してもよい。
【0033】−第4実施例− 第4実施例は、8つのトランジスタを並列運転する並列
運転回路の実施例である。図7に、給電用の導体B1〜
B8およびトランジスタTR1〜TR8の接続図を示
す。また、図8に、導体B1〜B8の平面図を示す。8
個のトランジスタTR1〜TR8は、円周上に等間隔で
配置され、その円周の中心部に共通の給電点Sがある。
【0034】導体B1は、共通の給電点Sからトランジ
スタTR1に至る途中に、他の導体B6と相対し且つ自
他を流れる電流が逆方向になるバランサ部分47および
他の導体B8と相対し且つ自他を流れる電流が逆方向に
なるバランサ部分48をもっている。導体B2は、共通
の給電点SからトランジスタTR2に至る途中に、他の
導体B3と相対し且つ自他を流れる電流が逆方向になる
バランサ部分42および他の導体B5と相対し且つ自他
を流れる電流が逆方向になるバランサ部分4をもって
いる。導体B3〜B8についても同様にそれぞれ規則正
しく2つのバランサ部分をもっている。
【0035】第4実施例によれば、バランサ部分41で
導体B3と導体B8の電流をバランスさせる。また、バ
ランサ部分42で導体B2と導体B3の電流をバランス
させる。また、バランサ部分43で導体B2と導体B5
の電流をバランスさせる。また、バランサ部分44で導
体B4と導体B5の電流をバランスさせる。また、バラ
ンサ部分45で導体B4と導体B7の電流をバランスさ
せる。また、バランサ部分46で導体B6と導体B7の
電流をバランスさせる。また、バランサ部分47で導体
B1と導体B6の電流をバランスさせる。また、バラン
サ部分48で導体B1と導体B8の電流をバランスさせ
る。結局、導体B1〜B8の電流が全てバランスする。
さらに、導体B1〜B8は、同一材料,同一形状であ
り、対称的に配置されている。従って、トランジスタT
R1〜TR8の電流が、良好にバランスする。
【0036】また、図8に示すように、導体B1〜B8
は積層構造なので、堅牢でスペースをとらない。なお、
この第4実施例は、任意の偶数個のスイッチング素子を
並列運転する場合に適用できる。また、第1実施例のよ
うにバランサ部分にそれぞれコアを外装してもよい。
【0037】−第5実施例− 第5実施例は、8つのトランジスタを並列運転する並列
運転回路の別の実施例である。図9に、給電用の導体C
1〜C7,E1〜E6およびトランジスタTR1〜TR
8の接続図を示す。また、図10に、その平面図を示
す。8個のトランジスタTR1〜TR8は、直線上に等
間隔で配置され、その直線の垂直2等分線上に共通の給
電点Sがある。
【0038】導体C1は、給電入力端が1つあり,給電
出力端が2つある。1つの給電入力端から2つの給電出
力端d11,d12に向かう途中には、2つに分れた導体が
相対し両導体を流れる電流が逆方向になるバランサ部分
51がある。また、給電入力端から給電出力端d11,d
12までの距離は等しい。そこで、給電出力端d11,d12
から出力される電流はバランスする。導体C2〜C7に
ついても同様である。
【0039】導体E1は、導体C1の給電出力端d11と
導体C2の給電入力端とを接続する。導体E2〜E6に
ついても同様である。結局、導体C1〜C7は階層的に
接続されている。
【0040】共通の給電点SとトランジスタTR1,T
R2とは、導体C1,E1,C2,E3,C4により接
続される。共通の給電点SとトランジスタTR3〜TR
8も同様に接続される。
【0041】第5実施例では、共通の給電点Sより給電
された電流は、導体C1〜C7によりそれぞれバランス
良く2つに分けられ、トランジスタTR1〜TR8に給
電される。従って、トランジスタTR1〜TR8の電流
が、良好にバランスする。
【0042】また、図10に示すように、導体C1〜C
7は板状なので、堅牢でスペースをとらない。なお、こ
の第5実施例は、2の整数乗個のスイッチング素子を並
列運転する場合に適用できる。また、第1実施例のよう
にバランサ部分にそれぞれコアを外装してもよい。
【0043】−第6実施例− 第6実施例は、前記第1実施例における電流バランサ1
0(図3)の代りに、図11に示す電流バランサ60を
用いるものである。この電流バランサ60は、導体6
1,62を、8の字形にねじれたコア63の2つの穴に
貫通させた構造である。コア63が8の字形にねじれて
いるため、導体61,62を流れる電流に対するコア6
3内を通る磁束の作用は、導体61,62で逆になる。
【0044】第6実施例によれば、導体61,62の一
方に流れる電流が他方に流れる電流より大きいとき、そ
の差分に対応する磁束がコア63内を通るが、その磁束
は導体61,62の一方については電流を流れにくく
し、他方については電流を流れ易くするので、電流をバ
ランスさせる。さらに、導体61,62は、同一材料,
同一形状であり、対称的に配置されている。従って、ト
ランジスタT1,T2の電流が、良好にバランスする。
導体61,62を流れる電流が等しくなると、互いの磁
束が打ち消されるので、インダクタンスはきわめて低く
なる。
【0045】構造的には、導体61,62がストレート
となるので、堅牢となり,省スペース化が図れる。
【0046】−第7実施例− 第7実施例は、前記第1実施例における電流バランサ1
0(図3)の代りに、図12に示す電流バランサ70を
用いるものである。この電流バランサ70は、導体6
1,62を、コア71,72にそれぞれ貫通させると共
に、8の字形にねじれた導体73で、コア71,72を
磁気的に結合した構造である。導体73が8の字形にね
じれているため、導体61,62を流れる電流に対する
導体73内を通る電流の磁気的作用は、導体61,62
で逆になる。
【0047】第7実施例によれば、導体61,62の一
方に流れる電流が他方に流れる電流より大きいとき、そ
の差分に対応する電流が導体73内を流れるが、その電
流による磁気的作用は、導体61,62の一方について
は電流を流れにくくし、他方については電流を流れ易く
する。従って、導体61,62の電流をバランスさせ
る。さらに、導体61,62は、同一材料,同一形状で
あり、対称的に配置されている。従って、トランジスタ
T1,T2の電流が、良好にバランスする。導体61,
62を流れる電流が等しくなると、互いの磁束が打ち消
されるので、インダクタンスはきわめて低くなる。
【0048】構造的には、導体61,62がストレート
となるので、堅牢となり,省スペース化が図れる。
【0049】−第8実施例− 第8実施例は、前記第1実施例における電流バランサ1
0(図3)の代りに、図13に示す電流バランサ80を
用いるものである。この電流バランサ80は、電流バラ
ンサ10(図3)のコア3の代りに、ギャップ4をもつ
コア3’を用いたものである。このようにギャップ4を
設けることにより、コア3’が飽和して電流バランサと
しての強制力がなくなってしまうことを防止できる。ま
た、強制的にバランスさせる力が強くなりすぎて、導体
1,2に大きな電圧を発生し、スイッチング素子をいた
めることも防止できる。
【0050】なお、前記第3実施例,第4実施例,第5
実施例においてコアを使用する場合および前記第6実施
例,第7実施例において、コアにギャップを設けること
で、上記の効果が得られる。
【0051】−第9実施例− 図14は、この発明の第9実施例の半導体モジュールの
破断斜視図である。この半導体モジュール100は、コ
レクタ端子CTから導体C8を介してトランジスタチッ
プTC1,TC2に給電するものである。ETは、エミ
ッタ端子である。
【0052】導体C8は、給電入力端が1つあり,給電
出力端が2つある。1つの給電入力端から2つの給電出
力端d81,d82に向かう途中には、2つに分れた導体が
相対し両導体を流れる電流が逆方向になるバランサ部分
58がある。また、給電入力端から給電出力端d81,d
82までの距離は等しい。そこで、給電出力端d81,d82
から出力される電流はバランスする。すなわち、トラン
ジスタチップTC1,TC2は、電流を良好にバランス
されて並列運転される。
【0053】なお、従来の半導体モジュールでは、電流
バランスがよくないため、トランジスタチップの電流容
量の並列個数倍の電流容量はとることが出来ないことが
多いが、この発明の半導体モジュールでは、電流バラン
スがよくなるため、トランジスタチップの電流容量の並
列個数倍の電流容量をとることが出来る。
【0054】−第10実施例− 第10実施例は、上記第9実施例の半導体モジュール1
00にコア150を付加した半導体モジュールである。
すなわち、この半導体モジュール110は、上記第9実
施例の半導体モジュール100のバランサ部分58にコ
ア150を外装したバランサ部分59を有している。こ
のバランサ部59により、トランジスタチップTC1,
TC2は、電流を良好にバランスされて並列運転され
る。
【0055】なお、コア150に、電流バランスを好適
に保持させるためのギャップを設けてもよい。
【0056】−他の実施例− さらに他の実施例としては、前記第1実施例から第8実
施例のスイッチング素子の並列運転回路を半導体モジュ
ール化したものが挙げられる。
【0057】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。 共通の給電点と2つのスイッチング素子とを接続す
る各導体が対称であり,電流バランサ部を有しているた
め、配線の差がなくなり,2つのスイッチング素子を並
列運転する際に良好に電流をバランスさせることが出来
る。 3以上のスイッチング素子に給電する導体にそれぞ
れバランサ部を設けているため、3以上のスイッチング
素子の並列運転時でも、各スイッチング素子の電流を良
好にバランスさせることが出来る。 バランサ部にコアを外装するため、バランスさせる
強制力を強化できる。 バランサ部のコアにギャップを設けるため、コアの
飽和などを防止でき、バランスさせる強制力を調整でき
る。
【図面の簡単な説明】
【図1】この発明の第1実施例のスイッチング素子の並
列運転回路を含む直流チョッパ回路の回路図である。
【図2】この発明の第1実施例の共通の給電点と導体と
電流バランサと2つのトランジスタの斜視図である。
【図3】この発明の第1実施例にかかる電流バランサの
斜視図である。
【図4】この発明の第2実施例の共通の給電点と導体と
電流バランサと2つのトランジスタの斜視図である。
【図5】この発明の第3実施例にかかる導体とバランサ
部とトランジスタの接続図である。
【図6】この発明の第3実施例にかかる導体とバランサ
部の斜視図である。
【図7】この発明の第4実施例にかかる導体とバランサ
部とトランジスタの接続図である。
【図8】この発明の第4実施例にかかる導体とバランサ
部とトランジスタの平面図である。
【図9】この発明の第5実施例にかかる導体とバランサ
部とトランジスタの接続図である。
【図10】この発明の第5実施例にかかる導体とバラン
サ部とトランジスタの平面図である。
【図11】この発明の第6実施例にかかる電流バランサ
の斜視図である。
【図12】この発明の第7実施例にかかる電流バランサ
の斜視図である。
【図13】この発明の第8実施例にかかる電流バランサ
の斜視図である。
【図14】この発明の第9実施例の半導体モジュールの
破断斜視図である。
【図15】この発明の第10実施例の半導体モジュール
の破断斜視図である。
【図16】従来のスイッチング素子の並列運転回路の一
例の回路図である。
【図17】従来のスイッチング素子の並列運転回路を含
む直流チョッパ回路の一例の回路図である。
【図18】図17のスイッチング素子の並列運転回路に
おける共通の給電点と導体と電流バランサと2つのトラ
ンジスタの斜視図である。
【符号の説明】 WP1,WP15,WP16 スイッチング素子の並
列運転回路 10,20,60,70,80,150,160
電流バランサ 1,2,A1〜A7,B1〜B8,C1〜C8,61,
62,73 導体 3,63,71,72,3b’,150170
コア 3a,3b,3a’,3b’,170a,170b
開口 4 ギャップ 31〜36,41〜48,51〜59
バランサ部 100,110 半導体モジュール TC1,TC2 トランジスタチップ TR1〜TR8,T6,T7
トランジスタ L1,L2 インダクタンス GD ゲートドライブ回路 D ダイオード R リアクトル V 直流電源回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島 晶 名古屋市東区矢田南五丁目1番14号 三 菱電機株式会社 名古屋製作所内 (56)参考文献 特開 平1−286769(JP,A) 実開 昭48−15126(JP,U) 実開 昭49−93340(JP,U) 特公 昭56−4100(JP,B2)

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 2つのスイッチング素子の並列運転回路
    であって、給電点と各スイッチング素子とを接続する各
    導体は、共通の給電点から同方向にのび,2つの開口を
    有するコアの異なる開口にそれぞれ至り,異なる開口か
    らコア内に入り,異なる開口から出て,同方向にのび,
    2つのスイッチング素子にそれぞれ至ることを特徴とす
    るスイッチング素子の並列運転回路。
  2. 【請求項2】 2つのスイッチング素子の並列運転回路
    であって、給電点と各スイッチング素子とを接続する各
    導体は、共通の給電点から同方向にのび,両導体が相対
    し両導体を流れる電流が逆方向になるバランサ部分にそ
    れぞれ至り,そのバランサ部分から同方向にのび,2つ
    のスイッチング素子にそれぞれ至ることを特徴とするス
    イッチング素子の並列運転回路。
  3. 【請求項3】 2以上のスイッチング素子の並列運転回
    路であって、給電点と各スイッチング素子とを接続する
    各導体は、他の導体と相対し自他を流れる電流が逆方向
    になるバランサ部をもつことを特徴とするスイッチング
    素子の並列運転回路。
  4. 【請求項4】 偶数個のスイッチング素子の並列運転回
    路であって、各スイッチング素子を円周上に等間隔で配
    置し、その円周の中心に共通の給電点を配置し、その共
    通の給電点と各スイッチング素子とを接続する各導体
    は、他の導体と相対し自他を流れる電流が逆方向になる
    バランサ部を、規則正しく2箇所にもつことを特徴とす
    るスイッチング素子の並列運転回路。
  5. 【請求項5】 2個またはM(=4以上の2の整数乗)
    個のスイッチング素子の並列運転回路であって、1つの
    給電入力端と2つの給電出力端とを有すると共に前記1
    つの給電入力端から分れて前記2つの各給電出力端へ向
    かう導体脚が互いに相対し電流が逆方向になるバランサ
    部を有する導体を1個または(M−1)個階層状に連結
    したものを介して、共通の給電点から2個またはM(=
    4以上の2の整数乗)個のスイッチング素子に給電する
    ことを特徴とするスイッチング素子の並列運転回路。
  6. 【請求項6】 請求項3,4,5のいずれかに記載のス
    イッチング素子の並列運転回路において、バランサ部に
    コアを外装したことを特徴とするスイッチング素子の並
    列運転回路。
  7. 【請求項7】 2つのスイッチング素子の並列運転回路
    であって、給電点と各スイッチング素子とを接続する各
    導体は、給電点から同方向にのび,8の字形にねじれた
    コアの2つの穴を貫通し,コアから同方向にのび,2つ
    のスイッチング素子にそれぞれ至ることを特徴とするス
    イッチング素子の並列運転回路。
  8. 【請求項8】 2つのスイッチング素子の並列運転回路
    であって、給電点と各スイッチング素子とを接続する各
    導体は、給電点から同方向にのび,それぞれ別個のコア
    を貫通し,コアから同方向にのび,2つのスイッチング
    素子にそれぞれ至り、前記別個のコアは、8の字形にね
    じれた閉回路を形成する導体が貫通することで磁気的に
    結合されていることを特徴とするスイッチング素子の並
    列運転回路。
  9. 【請求項9】 請求項1,6,7,8のいずれかに記載
    のスイッチング素子の並列運転回路において、コアにギ
    ャップを設けたことを特徴とするスイッチング素子の並
    列運転回路。
  10. 【請求項10】 内部に複数のスイッチング素子を有
    し、それらスイッチング素子を並列に動作させる半導体
    モジュールにおいて、給電点と各スイッチング素子とを
    接続する各導体は、他の導体と相対し自他を流れる電流
    が逆方向になるバランサ部をもつことを特徴とする半導
    体モジュール。
  11. 【請求項11】 請求項10に記載の半導体モジュール
    において、バランサ部にコアを外装したことを特徴とす
    る半導体モジュール。
  12. 【請求項12】 請求項11に記載の半導体モジュール
    において、コアにギャップを設けたことを特徴とする半
    導体モジュール。
JP4259593A 1992-09-29 1992-09-29 スイッチング素子の並列運転回路および半導体モジュール Expired - Lifetime JP2624095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4259593A JP2624095B2 (ja) 1992-09-29 1992-09-29 スイッチング素子の並列運転回路および半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4259593A JP2624095B2 (ja) 1992-09-29 1992-09-29 スイッチング素子の並列運転回路および半導体モジュール

Publications (2)

Publication Number Publication Date
JPH06113549A JPH06113549A (ja) 1994-04-22
JP2624095B2 true JP2624095B2 (ja) 1997-06-25

Family

ID=17336268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4259593A Expired - Lifetime JP2624095B2 (ja) 1992-09-29 1992-09-29 スイッチング素子の並列運転回路および半導体モジュール

Country Status (1)

Country Link
JP (1) JP2624095B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002186265A (ja) * 2000-12-18 2002-06-28 Fuji Electric Co Ltd 電力変換装置
JP2003088142A (ja) * 2001-09-10 2003-03-20 Toshiba Corp 周波数変換装置
JP4497409B2 (ja) * 2004-08-03 2010-07-07 株式会社ミヤデン 高周波加熱用インバータ装置
JP4773186B2 (ja) * 2005-11-18 2011-09-14 コーセル株式会社 並列運転電源システム
JP4735209B2 (ja) * 2005-11-28 2011-07-27 株式会社日立製作所 電力変換装置
JP2007159297A (ja) * 2005-12-07 2007-06-21 Miyaden Co Ltd 高周波加熱用インバータ装置
JP2015154527A (ja) * 2014-02-12 2015-08-24 トヨタ自動車株式会社 電力変換器
JP6486610B2 (ja) * 2014-05-21 2019-03-20 株式会社関電工 電線インピーダンス整合装置
JP6545729B2 (ja) 2017-01-16 2019-07-17 本田技研工業株式会社 半導体回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348975Y2 (ja) * 1971-06-30 1978-11-24
JPS4993340U (ja) * 1972-12-06 1974-08-13
JPH01286769A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 半導体素子の電流バランサ

Also Published As

Publication number Publication date
JPH06113549A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US5932995A (en) Dual buck converter with coupled inductors
JP2002034135A (ja) 配線の接続部構造
JP2624095B2 (ja) スイッチング素子の並列運転回路および半導体モジュール
US11489437B2 (en) DC inverter/converter current balancing for paralleled phase leg switches
US12068674B2 (en) Integrated inductor and a power conversion module including the integrated inductor
JPH09219970A (ja) 半導体電力変換装置
JPH0132743Y2 (ja)
JP5796599B2 (ja) 半導体モジュールおよびスイッチング素子の駆動装置
JPH07122708A (ja) 電力用半導体装置のパッケージ
US6337803B2 (en) Power module
US6795324B2 (en) Power converter
US4617621A (en) Inverters with reduced distributed inductance
JP2005237118A (ja) バスバー構造体とそれが利用されている電力変換装置
US5025360A (en) Inverter switch with parallel free-wheel diodes
JP2850623B2 (ja) 半導体装置
EP1645023B1 (en) Printed circuit board for a three-phase power device having embedded directional impedance control channels
JP3160442B2 (ja) インバータ装置
JPS59153476A (ja) インバ−タ装置
JPH099644A (ja) 電力用半導体装置
JP2586162B2 (ja) スイッチング素子の並列接続方法
JP2000060148A (ja) スイッチングモジュールおよび電力変換装置
JP2538701Y2 (ja) 半導体スイッチング素子のコモン接続導体
JP2762651B2 (ja) 電力変換装置の駆動回路
JP3084705B2 (ja) プリントコイル形トランス
JPH09308266A (ja) 電力変換装置のスイッチング素子駆動用電源回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 16