JP2623551B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2623551B2 JP2623551B2 JP62026649A JP2664987A JP2623551B2 JP 2623551 B2 JP2623551 B2 JP 2623551B2 JP 62026649 A JP62026649 A JP 62026649A JP 2664987 A JP2664987 A JP 2664987A JP 2623551 B2 JP2623551 B2 JP 2623551B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- exposure
- alignment
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及び半導体装置の製造方法に関
する。特にフォトリソグラフィ工程において、高い精度
でマスク合わせが可能な半導体装置及び半導体装置の製
造方法に関する。
する。特にフォトリソグラフィ工程において、高い精度
でマスク合わせが可能な半導体装置及び半導体装置の製
造方法に関する。
本発明の半導体装置は、基体表面に凸状あるいは凹状
の露光用位置合わせパターンを有する半導体装置におい
て、前記基体上にフォトレジストを回転塗布する場合の
回転中心と、前記露光用位置合わせパターンとの間に１
本以上の凸状あるいは凹状のダミーパターンが形成さ
れ、且つ該凸状あるいは凹状のダミーパターンが前記露
光用位置合わせパターンの近傍に沿って形成されること
により、前記フォトレジストの回転塗布時に、前記ダミ
ーパターンでフォトレジストの流れをいったん緩和して
から該フォトレジストが前記露光用位置合わせパターン
上に塗布される構造とし、該構造により前記露光用位置
合わせパターン上のフォトレジストの膜厚を均一にする
ようにしたものであり、 また、本発明の半導体装置の製造方法は、基体表面に
凸状あるいは凹状の露光用位置合わせパターンを有する
半導体装置の製造方法において、前記基体表面上にフォ
トレジストを回転塗布した後、前記基体表面に形成した
露光用位置合わせパターンを用いてマスクの位置合わせ
を行い、該マスクを介して露光を行うことでレジストパ
ターンを形成する工程を備えるとともに、前記基体表面
上にフォトレジストを回転塗布する場合に起こるフォト
レジストの膜厚むらを防止するために、前記回転塗布時
の回転中心である基板中心部と前記露光用位置合わせパ
ターンとの間に、前記露光用位置合わせパターンの長手
方向に対し平行且つ同方向についてほぼ同じ長さとなる
構成で、１本以上の凸状あるいは凹状のライン状パター
ンを形成し、これにより、前記フォトレジスト塗布時の
フォトレジストの膜厚むらを防止して、続いて行われる
露光用位置合わせを良好に行う構成としたものであり、 上記により、露光用位置合わせパターン上のフォトレ
ジストが均一で左右対称なステップカヴァレッジ（被覆
性）が得られるようにして、高精度なマスク合わせを可
能とし、もって性能・信頼性の向上した半導体装置を提
供する技術としたものである。
の露光用位置合わせパターンを有する半導体装置におい
て、前記基体上にフォトレジストを回転塗布する場合の
回転中心と、前記露光用位置合わせパターンとの間に１
本以上の凸状あるいは凹状のダミーパターンが形成さ
れ、且つ該凸状あるいは凹状のダミーパターンが前記露
光用位置合わせパターンの近傍に沿って形成されること
により、前記フォトレジストの回転塗布時に、前記ダミ
ーパターンでフォトレジストの流れをいったん緩和して
から該フォトレジストが前記露光用位置合わせパターン
上に塗布される構造とし、該構造により前記露光用位置
合わせパターン上のフォトレジストの膜厚を均一にする
ようにしたものであり、 また、本発明の半導体装置の製造方法は、基体表面に
凸状あるいは凹状の露光用位置合わせパターンを有する
半導体装置の製造方法において、前記基体表面上にフォ
トレジストを回転塗布した後、前記基体表面に形成した
露光用位置合わせパターンを用いてマスクの位置合わせ
を行い、該マスクを介して露光を行うことでレジストパ
ターンを形成する工程を備えるとともに、前記基体表面
上にフォトレジストを回転塗布する場合に起こるフォト
レジストの膜厚むらを防止するために、前記回転塗布時
の回転中心である基板中心部と前記露光用位置合わせパ
ターンとの間に、前記露光用位置合わせパターンの長手
方向に対し平行且つ同方向についてほぼ同じ長さとなる
構成で、１本以上の凸状あるいは凹状のライン状パター
ンを形成し、これにより、前記フォトレジスト塗布時の
フォトレジストの膜厚むらを防止して、続いて行われる
露光用位置合わせを良好に行う構成としたものであり、 上記により、露光用位置合わせパターン上のフォトレ
ジストが均一で左右対称なステップカヴァレッジ（被覆
性）が得られるようにして、高精度なマスク合わせを可
能とし、もって性能・信頼性の向上した半導体装置を提
供する技術としたものである。
近年、半導体デバイスの集積化が進むにつれて、形成
するパターンがますま微細化し、それに伴うマスクの位
置合わせ（以下「アライメント」ともいう）精度の向上
が求められている。
するパターンがますま微細化し、それに伴うマスクの位
置合わせ（以下「アライメント」ともいう）精度の向上
が求められている。
フォトリソグラフィにより微細なパターン形成を行う
場合、ウエハを回転させながらフォトレジストを塗布す
るスピン・コーティング法（回転塗布法）などを用いて
フォトレジストをウエハ上に塗布し、マスク合わせを行
った後、レジスト露光用のステッパーで露光を行い、所
望の位置にレジストを残し、エッチング等によりウエハ
上にパターンを形成することが行われている。そして上
記マスクの位置合わせに用いるアライメント・マーク
は、従来は第６図に示すような、単独のパターン31、あ
るいは同様なパターンを複数形成してそのうちの端のパ
ターンを用いることなどが行われていた。
場合、ウエハを回転させながらフォトレジストを塗布す
るスピン・コーティング法（回転塗布法）などを用いて
フォトレジストをウエハ上に塗布し、マスク合わせを行
った後、レジスト露光用のステッパーで露光を行い、所
望の位置にレジストを残し、エッチング等によりウエハ
上にパターンを形成することが行われている。そして上
記マスクの位置合わせに用いるアライメント・マーク
は、従来は第６図に示すような、単独のパターン31、あ
るいは同様なパターンを複数形成してそのうちの端のパ
ターンを用いることなどが行われていた。
ところが、上記のような従来のアライメント・マーク
を使用してスピン・コーティグ法でフォトレジスト32を
ウエハ33に上に塗布すると、第７図及び第８図の従来の
アライメント・マーク断面図に示すように、アライメン
ト・マークが単独のパターンの場合、第７図（ａ）及び
第８図（ａ）に示すように回転中心に近い部分ではパタ
ーン31に対するフォトレジスト32のステップカヴァレッ
ジは対称性を保ち、均一であるが、第７図（ｂ）及び第
８図（ｂ）に示す如くウエハ周辺部では非対称で、不均
一となってしまう。
を使用してスピン・コーティグ法でフォトレジスト32を
ウエハ33に上に塗布すると、第７図及び第８図の従来の
アライメント・マーク断面図に示すように、アライメン
ト・マークが単独のパターンの場合、第７図（ａ）及び
第８図（ａ）に示すように回転中心に近い部分ではパタ
ーン31に対するフォトレジスト32のステップカヴァレッ
ジは対称性を保ち、均一であるが、第７図（ｂ）及び第
８図（ｂ）に示す如くウエハ周辺部では非対称で、不均
一となってしまう。
これはアライメント・マークが凸状パターンの場合
（第７図）でも、凹状パターンの場合（第８図）でも同
様で、同じようなレジストの非対称性が生じる。
（第７図）でも、凹状パターンの場合（第８図）でも同
様で、同じようなレジストの非対称性が生じる。
また複数のパターンのうちの端のパターン（例えば後
記説明する第４図（ａ）（ｂ）の21,21′に対応するパ
ターン）をアライメント・マークとして用いる場合に
も、第４図（ａ）に示すウエハ中心部よりも第４図
（ｂ）に示すウエハ周辺部において同様なステップカヴ
ァレッジの非対称性が生じてしまう。
記説明する第４図（ａ）（ｂ）の21,21′に対応するパ
ターン）をアライメント・マークとして用いる場合に
も、第４図（ａ）に示すウエハ中心部よりも第４図
（ｂ）に示すウエハ周辺部において同様なステップカヴ
ァレッジの非対称性が生じてしまう。
上記のような場合、半導体チップ上のアライメント・
マーク（Ｘ方向,Y方向）をレーザー光でスキャンして、
マーク上で乱反射した回折光の一次光を検出する方法で
マスクの位置合わせを行うと、第４図（ａ）のようにス
テップカウァレッジが左右対称だと回折光が均一に出る
が、第４図（ｂ）のように非対称なステップカヴァレッ
ジでレジストがアライメント・マーク上に塗布される
と、光屈折により一次光が曲がって出てしまうため、こ
のデータで位置合わせをするとマスクの位置がずれて正
確な位置合わせができなくなる。
マーク（Ｘ方向,Y方向）をレーザー光でスキャンして、
マーク上で乱反射した回折光の一次光を検出する方法で
マスクの位置合わせを行うと、第４図（ａ）のようにス
テップカウァレッジが左右対称だと回折光が均一に出る
が、第４図（ｂ）のように非対称なステップカヴァレッ
ジでレジストがアライメント・マーク上に塗布される
と、光屈折により一次光が曲がって出てしまうため、こ
のデータで位置合わせをするとマスクの位置がずれて正
確な位置合わせができなくなる。
このため、ケー・エー・チバース「コダック・マイク
ロエレクトロニック・セミナー」（K.A.Chivers,Kodak
Microelectronic Seminar）（1984年10月）44−51に見
られるようにスピン・コーティングの回転時間を短くし
て、レジストのステップカヴァレッジの不均一性を小さ
くすることも考えられるが、今度は逆にカバーが小さ
く、つまりコーティングが充分でなく、安定性やプロセ
スの信頼性が悪くなるという問題が生じてしまう。
ロエレクトロニック・セミナー」（K.A.Chivers,Kodak
Microelectronic Seminar）（1984年10月）44−51に見
られるようにスピン・コーティングの回転時間を短くし
て、レジストのステップカヴァレッジの不均一性を小さ
くすることも考えられるが、今度は逆にカバーが小さ
く、つまりコーティングが充分でなく、安定性やプロセ
スの信頼性が悪くなるという問題が生じてしまう。
本発明は、上記のような問題点に鑑みてなされたもの
で、アライメント・マーク上のフォトレジストのステッ
プカヴァレッジを均一で、左右対称とすることにより、
精度の高いマスクの位置合わせが可能な半導体装置及び
その製造方法を提供することを目的とする。
で、アライメント・マーク上のフォトレジストのステッ
プカヴァレッジを均一で、左右対称とすることにより、
精度の高いマスクの位置合わせが可能な半導体装置及び
その製造方法を提供することを目的とする。
本発明は、上記問題点を解決するため、以下の構成を
とる。すなわち本発明の半導体装置は、 基体表面に凸状あるいは凹状の露光用位置合わせパタ
ーンを有する半導体装置において、 前記基体上にフォトレジストを回転塗布する場合の回
転中心と、前記露光用位置合わせパターンとの間に１本
以上の凸状あるいは凹状のダミーパターンが形成され、 且つ該凸状あるいは凹状のダミーパターンが前記露光
用位置合わせパターンの近傍に沿って形成されることに
より、 前記フォトレジストの回転塗布時に、前記ダミーパタ
ーンでフォトレジストの流れをいったん緩和してから該
フォトレジストが前記露光用位置合わせパターン上に塗
布される構造とし、 該構造により前記露光用位置合わせパターン上のフォ
トレジストの膜厚を均一にする ことを特徴とするものである。
とる。すなわち本発明の半導体装置は、 基体表面に凸状あるいは凹状の露光用位置合わせパタ
ーンを有する半導体装置において、 前記基体上にフォトレジストを回転塗布する場合の回
転中心と、前記露光用位置合わせパターンとの間に１本
以上の凸状あるいは凹状のダミーパターンが形成され、 且つ該凸状あるいは凹状のダミーパターンが前記露光
用位置合わせパターンの近傍に沿って形成されることに
より、 前記フォトレジストの回転塗布時に、前記ダミーパタ
ーンでフォトレジストの流れをいったん緩和してから該
フォトレジストが前記露光用位置合わせパターン上に塗
布される構造とし、 該構造により前記露光用位置合わせパターン上のフォ
トレジストの膜厚を均一にする ことを特徴とするものである。
また、本発明の半導体装置の製造方法は、 基体表面に凸状あるいは凹状の露光用位置合わせパタ
ーンを有する半導体装置の製造方法において、 前記基体表面上にフォトレジストを回転塗布した後、
前記基体表面に形成した露光用位置合わせパターンを用
いてマスクの位置合わせを行い、該マスクを介して露光
を行うことでレジストパターンを形成する工程を備える
とともに、 前記基体表面上にフォトレジストを回転塗布する場合
に起こるフォトレジストの膜厚むらを防止するために、
前記回転塗布時の回転中心である基板中心部と前記露光
用位置合わせパターンとの間に、前記露光用位置合わせ
パターンの長手方向に対し平行且つ同方向についてほぼ
同じ長さとなる構成で、１本以上の凸状あるいは凹状の
ライン状パターンを形成し、これにより、前記フォトレ
ジスト塗布時のフォトレジストの膜厚むらを防止して、
続いて行われる露光用位置合わせを良好に行う構成とし
た ことを特徴とするものである。
ーンを有する半導体装置の製造方法において、 前記基体表面上にフォトレジストを回転塗布した後、
前記基体表面に形成した露光用位置合わせパターンを用
いてマスクの位置合わせを行い、該マスクを介して露光
を行うことでレジストパターンを形成する工程を備える
とともに、 前記基体表面上にフォトレジストを回転塗布する場合
に起こるフォトレジストの膜厚むらを防止するために、
前記回転塗布時の回転中心である基板中心部と前記露光
用位置合わせパターンとの間に、前記露光用位置合わせ
パターンの長手方向に対し平行且つ同方向についてほぼ
同じ長さとなる構成で、１本以上の凸状あるいは凹状の
ライン状パターンを形成し、これにより、前記フォトレ
ジスト塗布時のフォトレジストの膜厚むらを防止して、
続いて行われる露光用位置合わせを良好に行う構成とし
た ことを特徴とするものである。
本発明の構成を後記詳述する本発明の一実施例を示す
第１図を用いて説明すると、次のとおりである。
第１図を用いて説明すると、次のとおりである。
本発明の半導体装置は、第１図に例示するように、基
体１表面に凸状あるいは凹状の露光用位置合わせパター
ン３を有する半導体装置において、前記基体１上にフォ
トレジスト４を回転塗布する場合の回転中心５と、前記
露光用位置合わせパターン３（アライメント・マーク）
との間に１本以上の凸状あるいは凹状のパターン2a（ダ
ミーパターン）が形成される。且つ該凸状あるいは凹状
のパターン2a（ダミーパターン）が、露光用位置合わせ
パターン３の近傍に沿って形成されることにより、フォ
トレジスト４の回転塗布時に、該パターン2a（ダミーパ
ターン）でフォトレジスト４の流れをいったん緩和して
から該フォトレジストが前記露光用位置合わせパターン
３上に塗布される構造とし、該構造により露光用位置合
わせパターン３上のフォトレジスト４の膜圧を均一にし
たものである。
体１表面に凸状あるいは凹状の露光用位置合わせパター
ン３を有する半導体装置において、前記基体１上にフォ
トレジスト４を回転塗布する場合の回転中心５と、前記
露光用位置合わせパターン３（アライメント・マーク）
との間に１本以上の凸状あるいは凹状のパターン2a（ダ
ミーパターン）が形成される。且つ該凸状あるいは凹状
のパターン2a（ダミーパターン）が、露光用位置合わせ
パターン３の近傍に沿って形成されることにより、フォ
トレジスト４の回転塗布時に、該パターン2a（ダミーパ
ターン）でフォトレジスト４の流れをいったん緩和して
から該フォトレジストが前記露光用位置合わせパターン
３上に塗布される構造とし、該構造により露光用位置合
わせパターン３上のフォトレジスト４の膜圧を均一にし
たものである。
このような構成の半導体装置は、回転塗布法を用いて
フォトレジストの塗布を行う場合、回転中心と、露光用
位置合わせパターンとの間に凸状あるいは凹状のパター
ン2a（ダミーパターン）が存在するので、露光用位置合
わせパターン３上のレジストのステップカヴァレッジが
左右対称となる。
フォトレジストの塗布を行う場合、回転中心と、露光用
位置合わせパターンとの間に凸状あるいは凹状のパター
ン2a（ダミーパターン）が存在するので、露光用位置合
わせパターン３上のレジストのステップカヴァレッジが
左右対称となる。
即ち、本発明者らの知見によれば、前記した如く第７
図（ａ）と（ｂ）との対比、及び第８図（ａ）と（ｂ）
との対比から理解されるように、アライメント・マーク
が単独パターンの場合には、第７図（ａ）及び第８図
（ａ）に示すようなウエハ中心部におけるレジスト32の
形状がパターン31に対応しているのに対し、第７図
（ｂ）及び第８図（ｂ）に示すウエハ周辺部のレジスト
32はパターン31に対応しなくなり、このようにウエハ周
辺に行くに従ってレジストのステップカヴァレッジが非
対称となり、また第４図（ｂ）に示すようにウエハ周辺
部においては、ライン・アンド・スペースの場合にはレ
ジストの流れてくる方向に対して最前列にあるパターン
21′上のステップカヴァレッジは非対称となるが、次の
ライン22′上からは対称になりやすい。その原理は必ず
しも明らかではないが、最前列のパターン21′でレジス
トの流れが緩和され、内部応力によって変化する粘性が
均一化される為と考えられる。
図（ａ）と（ｂ）との対比、及び第８図（ａ）と（ｂ）
との対比から理解されるように、アライメント・マーク
が単独パターンの場合には、第７図（ａ）及び第８図
（ａ）に示すようなウエハ中心部におけるレジスト32の
形状がパターン31に対応しているのに対し、第７図
（ｂ）及び第８図（ｂ）に示すウエハ周辺部のレジスト
32はパターン31に対応しなくなり、このようにウエハ周
辺に行くに従ってレジストのステップカヴァレッジが非
対称となり、また第４図（ｂ）に示すようにウエハ周辺
部においては、ライン・アンド・スペースの場合にはレ
ジストの流れてくる方向に対して最前列にあるパターン
21′上のステップカヴァレッジは非対称となるが、次の
ライン22′上からは対称になりやすい。その原理は必ず
しも明らかではないが、最前列のパターン21′でレジス
トの流れが緩和され、内部応力によって変化する粘性が
均一化される為と考えられる。
一方これに対し、本発明においては、凸状あるいは凹
状パターン2a（ダミーパターン）が位置合わせパターン
３の前つまりレジストが流れて来る上流側に位置するの
で、このパターン2aがレジストの流れを緩和する如き作
用を呈し、もってパターン３上のレジストを対称にす
る。
状パターン2a（ダミーパターン）が位置合わせパターン
３の前つまりレジストが流れて来る上流側に位置するの
で、このパターン2aがレジストの流れを緩和する如き作
用を呈し、もってパターン３上のレジストを対称にす
る。
なお上記凸状もしくは凹状のパターン2aは、その幅が
広い程アライメント精度が良くなる傾向にある。
広い程アライメント精度が良くなる傾向にある。
パターン2aの幅が広い方が精度が良くなることについ
て、第５図を用いて説明すると次のとおりである。
て、第５図を用いて説明すると次のとおりである。
例えば、第５図（Ａ）に示す如く通常のアライメント
・マークａに斜線で示す変形ａ′があったとする。する
と、該アライメント・マークからの信号は、正常なら第
５図（Ｂ）に示す破線ｂの様になるべきなのが、変形の
影響で図の右側が広くなり、信号量の中心がずれ、第５
図（Ｂ）のｂ′で示すようになり、このためアライメン
トがずれてしまう。ところが、アライメント・マークを
第５図（Ｃ）で示す幅広のマークｃの如く広くすると、
信号は第５図（Ｄ）に符号ｄで示すようになる。この場
合もやはり右側が広くなり、ｄ′の部分ができるが、そ
の割合は全体に対して小さく、このためアライメントの
ずれも小さくなる。
・マークａに斜線で示す変形ａ′があったとする。する
と、該アライメント・マークからの信号は、正常なら第
５図（Ｂ）に示す破線ｂの様になるべきなのが、変形の
影響で図の右側が広くなり、信号量の中心がずれ、第５
図（Ｂ）のｂ′で示すようになり、このためアライメン
トがずれてしまう。ところが、アライメント・マークを
第５図（Ｃ）で示す幅広のマークｃの如く広くすると、
信号は第５図（Ｄ）に符号ｄで示すようになる。この場
合もやはり右側が広くなり、ｄ′の部分ができるが、そ
の割合は全体に対して小さく、このためアライメントの
ずれも小さくなる。
このことがレジストのステップカヴァレッジについて
の非対称性に対しても同じように言えるのであって、パ
ターン2aが広いほど（例えば５μｍ以上）、精度の高い
アライメントが達成できる。
の非対称性に対しても同じように言えるのであって、パ
ターン2aが広いほど（例えば５μｍ以上）、精度の高い
アライメントが達成できる。
好ましくは、上記パターン2aも、位置合わせパターン
３も、精度を上げるに充分な幅広とするのがよい。また
第１図図示の例では、パターン３の外側にもパターン2a
と同様な凸状あるいは凹状のパターン2bを形成して、本
発明の効果を高めた。この場合のパターン2bも、充分に
幅広（例えば５μｍ以上）であることが好ましい。
３も、精度を上げるに充分な幅広とするのがよい。また
第１図図示の例では、パターン３の外側にもパターン2a
と同様な凸状あるいは凹状のパターン2bを形成して、本
発明の効果を高めた。この場合のパターン2bも、充分に
幅広（例えば５μｍ以上）であることが好ましい。
なお、上記のようにパターン2aの幅を広くとって精度
を高めることは、本発明者らによるマーク形状のくずれ
幅とマーク検出信号誤差の許容度の相関についての考察
から見出された技術である。即ちこの分野において装置
性能上許容し得る検出信号誤差は10％以内であるので、
この誤差の範囲内に制御するためには、上記パターン2a
の幅を５μｍ以上とすればよいのである。これはプロセ
ス上の経験則にも合致するものである。一般にプロセス
上発生するマークくずれ幅の経験的な最大値は、例えば
0.5μｍ程度であるので、パターン2aの幅が５μｍ以上
あれば、誤差を10％以内に抑えられることになる。
を高めることは、本発明者らによるマーク形状のくずれ
幅とマーク検出信号誤差の許容度の相関についての考察
から見出された技術である。即ちこの分野において装置
性能上許容し得る検出信号誤差は10％以内であるので、
この誤差の範囲内に制御するためには、上記パターン2a
の幅を５μｍ以上とすればよいのである。これはプロセ
ス上の経験則にも合致するものである。一般にプロセス
上発生するマークくずれ幅の経験的な最大値は、例えば
0.5μｍ程度であるので、パターン2aの幅が５μｍ以上
あれば、誤差を10％以内に抑えられることになる。
位置合わせパターン３であるアライメント・マーク
と、凸状あるいは凹状パターン2aとの距離（スペース）
は、近すぎるとアライメント精度が低下する傾向があ
り、また、非対称性を防ぐ凸状あるいは凹状パターン2a
の本数が多い程、アライメント精度が良くなる傾向にあ
る。
と、凸状あるいは凹状パターン2aとの距離（スペース）
は、近すぎるとアライメント精度が低下する傾向があ
り、また、非対称性を防ぐ凸状あるいは凹状パターン2a
の本数が多い程、アライメント精度が良くなる傾向にあ
る。
また、本発明の半導体装置の製造方法は、基体１表面
に凸状あるいは凹状の露光用位置合わせパターン３を有
する半導体装置の製造方法において、基体１表面上にフ
ォトレジスト４を回転塗布した後、基体１表面に形成し
た露光用位置合わせパターン３を用いてマスクの位置合
わせを行い、該マスクを介して露光を行うことでレジス
トパターンを形成する工程を備えるとともに、基体１表
面上にフォトレジスト４を回転塗布する場合に起こるフ
ォトレジストの膜厚むらを防止するために、回転塗布時
の回転中心５である基板中心部と前記露光用位置合わせ
パターン３との間に、第１図及び第２図に例示するよう
に、この露光用位置合わせパターン３の長手方向に対し
平行且つ同方向についてほぼ同じ長さとなる構成で、１
本以上の凸状あるいは凹状のライン状パターン2aを形成
し、これにより、前記フォトレジスト塗布時のフォトレ
ジスト４の膜厚むらを防止して、続いて行われる露光用
位置合わせを良好に行う構成としたものである。
に凸状あるいは凹状の露光用位置合わせパターン３を有
する半導体装置の製造方法において、基体１表面上にフ
ォトレジスト４を回転塗布した後、基体１表面に形成し
た露光用位置合わせパターン３を用いてマスクの位置合
わせを行い、該マスクを介して露光を行うことでレジス
トパターンを形成する工程を備えるとともに、基体１表
面上にフォトレジスト４を回転塗布する場合に起こるフ
ォトレジストの膜厚むらを防止するために、回転塗布時
の回転中心５である基板中心部と前記露光用位置合わせ
パターン３との間に、第１図及び第２図に例示するよう
に、この露光用位置合わせパターン３の長手方向に対し
平行且つ同方向についてほぼ同じ長さとなる構成で、１
本以上の凸状あるいは凹状のライン状パターン2aを形成
し、これにより、前記フォトレジスト塗布時のフォトレ
ジスト４の膜厚むらを防止して、続いて行われる露光用
位置合わせを良好に行う構成としたものである。
このように、本発明は、アライメント・マークとなる
位置合わせパターン３の近傍に、レジストの流れを緩和
するパターン2aを、上記の構造で形成したので、アライ
メント・マーク上ののステップカヴァレッジが対称とな
り、精度の高いマスクの位置合わせが可能となった。
位置合わせパターン３の近傍に、レジストの流れを緩和
するパターン2aを、上記の構造で形成したので、アライ
メント・マーク上ののステップカヴァレッジが対称とな
り、精度の高いマスクの位置合わせが可能となった。
本発明の一実施例について、以下図面を参照しながら
詳細に説明する。なお、当然のことであるが、以下の実
施例は本発明の一例を示すもので、本発明はこの例にの
み限定されない。
詳細に説明する。なお、当然のことであるが、以下の実
施例は本発明の一例を示すもので、本発明はこの例にの
み限定されない。
第１図は、本実施例の説明図であり、第２図は、本実
施例のアライメント用の各パターンの部分拡大図であ
る。第３図は、凸状あるいは凹状のパターンを複数形成
した場合の実施例のアライメント用の各パターンの部分
拡大図、第４図は、第３図のパターン部分のIV−IV線断
面図で、（ａ）はウエハ中心部を示し、（ｂ）はウエハ
周辺部を示す。
施例のアライメント用の各パターンの部分拡大図であ
る。第３図は、凸状あるいは凹状のパターンを複数形成
した場合の実施例のアライメント用の各パターンの部分
拡大図、第４図は、第３図のパターン部分のIV−IV線断
面図で、（ａ）はウエハ中心部を示し、（ｂ）はウエハ
周辺部を示す。
本実施例では、レジスト露光用に日本光学株式会社製
のステッパーを使用した。
のステッパーを使用した。
本例にあっては、第２図あるいは第１図に示すよう
に、基体であるウエハ１表面に、凸状のアライメント・
マーク用のパターン３を形成し、さらに該ウエハ１上
に、レジスト４を回転塗布する場合の回転中心５と該ア
ライメント・マーク３との間で、且つアライメント・マ
ーク３の近傍に沿って凸状のパターン2aを形成した。こ
のパターン2aは、露光用位置合わせパターン３の長手方
向に対し平行且つ同方向についてほぼ同じ長さとなる構
成で形成される。さらに本例においては、アライメント
・マーク３の回転中心５と反対の側にも凸状パターン2b
を形成している。なお第１図は図示の明瞭のためパター
ン2a,2b及びマーク３を大きく示してあるが、実際は細
密に形成されている。
に、基体であるウエハ１表面に、凸状のアライメント・
マーク用のパターン３を形成し、さらに該ウエハ１上
に、レジスト４を回転塗布する場合の回転中心５と該ア
ライメント・マーク３との間で、且つアライメント・マ
ーク３の近傍に沿って凸状のパターン2aを形成した。こ
のパターン2aは、露光用位置合わせパターン３の長手方
向に対し平行且つ同方向についてほぼ同じ長さとなる構
成で形成される。さらに本例においては、アライメント
・マーク３の回転中心５と反対の側にも凸状パターン2b
を形成している。なお第１図は図示の明瞭のためパター
ン2a,2b及びマーク３を大きく示してあるが、実際は細
密に形成されている。
本例においては、凸状（あるいは凹状）パターン2a,2
bの幅は８μｍとし、またアライメント・マーク３の幅
も、８μｍとした。また、パターン2a,2bとアライメン
ト・マーク３との間の距離は４μｍとした。
bの幅は８μｍとし、またアライメント・マーク３の幅
も、８μｍとした。また、パターン2a,2bとアライメン
ト・マーク３との間の距離は４μｍとした。
下地部分は、SiO2を使用し、垂直段差は6000Åという
厳しい条件で行った。
厳しい条件で行った。
フォトレジストは、OFPR800−30cp（東京応化（株）
製）を使用し、フォトレジストの塗布条件は、スピン・
コーティング法を用い、5000rpm,20secで行った。
製）を使用し、フォトレジストの塗布条件は、スピン・
コーティング法を用い、5000rpm,20secで行った。
上記した本実施例の条件下において、従来のアライメ
ント・マークだけの場合と、凸状パターンを使用した本
実施例の場合とを実施したところ、アライメント精度に
ついて、次の結果が得られた。
ント・マークだけの場合と、凸状パターンを使用した本
実施例の場合とを実施したところ、アライメント精度に
ついて、次の結果が得られた。
即ち、両者についてマスク合わせのずれのバラツキを
Ｘ方向,Y方向の偏差（３σn-1）で見ると、 （従来のアライメント・マークの場合） X:3σn-1＝0.191μm,Y:3σn-1＝0.187μｍ （本実施例の場合） X:3σn-1＝0.192μm,Y:3σn-1＝0.125μｍ というように本実施例の場合には明らかにアライメント
精度が向上していることがわかる。
Ｘ方向,Y方向の偏差（３σn-1）で見ると、 （従来のアライメント・マークの場合） X:3σn-1＝0.191μm,Y:3σn-1＝0.187μｍ （本実施例の場合） X:3σn-1＝0.192μm,Y:3σn-1＝0.125μｍ というように本実施例の場合には明らかにアライメント
精度が向上していることがわかる。
上記例ではアライメント・マーク３の両側にパターン
2a,2bを形成したが、少なくともアライメント・マーク
３からみて回転中心５側にあればよい。但し、位置によ
って必ずしも回転中心５側を特定するのは容易ではない
場合があるので、両側に形成しておけば、中心側がいず
れでも、効果を得ることができる。
2a,2bを形成したが、少なくともアライメント・マーク
３からみて回転中心５側にあればよい。但し、位置によ
って必ずしも回転中心５側を特定するのは容易ではない
場合があるので、両側に形成しておけば、中心側がいず
れでも、効果を得ることができる。
また、凸状のアライメント・マークについては凸状の
パターン、凹状のアライメント・マークについては凹状
のパターンを使用するのが製作上好ましいが、この逆の
組み合わせでも有効である。
パターン、凹状のアライメント・マークについては凹状
のパターンを使用するのが製作上好ましいが、この逆の
組み合わせでも有効である。
上記のように、本発明の半導体装置は、アライメント
・マーク上のフォトレジストのステップカヴァレッジが
均一で、左右対称となるため、精度の高いマスクの位置
合わせが可能で、性能の良い安定な装置が得られるもの
である。
・マーク上のフォトレジストのステップカヴァレッジが
均一で、左右対称となるため、精度の高いマスクの位置
合わせが可能で、性能の良い安定な装置が得られるもの
である。
第１図は、本実施例の説明図であり、第２図は、本実施
例のアライメント・マーク部分拡大図であり、第３図は
別の実施例のアライメント用パターン部分の拡大図であ
り、第４図は、第３図のアライメント・マーク部分のIV
−IV線断面図で、（ａ）はウエハ中心部を示し、（ｂ）
はウエハ周辺部を示す。第５図（Ａ）〜（Ｄ）は、本発
明の作用を説明するための図である。第６図乃至第８図
は従来のアライメント・マークを示す図である。 １……ウエハ、2a……凹状あるいは凸状パターン（ダミ
ーパターン）、３……露光用位置合わせパターン（アラ
イメント・マーク）、４……レジスト、５……回転中
心。
例のアライメント・マーク部分拡大図であり、第３図は
別の実施例のアライメント用パターン部分の拡大図であ
り、第４図は、第３図のアライメント・マーク部分のIV
−IV線断面図で、（ａ）はウエハ中心部を示し、（ｂ）
はウエハ周辺部を示す。第５図（Ａ）〜（Ｄ）は、本発
明の作用を説明するための図である。第６図乃至第８図
は従来のアライメント・マークを示す図である。 １……ウエハ、2a……凹状あるいは凸状パターン（ダミ
ーパターン）、３……露光用位置合わせパターン（アラ
イメント・マーク）、４……レジスト、５……回転中
心。
Claims (2)
- 【請求項１】基体表面に凸状あるいは凹状の露光用位置
合わせパターンを有する半導体装置において、 前記基体上にフォトレジストを回転塗布する場合の回転
中心と、前記露光用位置合わせパターンとの間に１本以
上の凸状あるいは凹状のダミーパターンが形成され、 且つ該凸状あるいは凹状のダミーパターンが前記露光用
位置合わせパターンの近傍に沿って形成されることによ
り、 前記フォトレジストの回転塗布時に、前記ダミーパター
ンでフォトレジストの流れをいったん緩和してから該フ
ォトレジストが前記露光用位置合わせパターン上に塗布
される構造とし、 該構造により前記露光用位置合わせパターン上のフォト
レジストの膜厚を均一にする ことを特徴とする半導体装置。 - 【請求項２】基体表面に凸状あるいは凹状の露光用位置
合わせパターンを有する半導体装置の製造方法におい
て、 前記基体表面上にフォトレジストを回転塗布した後、前
記基体表面に形成した露光用位置合わせパターンを用い
てマスクの位置合わせを行い、該マスクを介して露光を
行うことでレジストパターンを形成する工程を備えると
ともに、 前記基体表面上にフォトレジストを回転塗布する場合に
起こるフォトレジストの膜厚むらを防止するために、前
記回転塗布時の回転中心である基板中心部と前記露光用
位置合わせパターンとの間に、前記露光用位置合わせパ
ターンの長手方向に対し平行且つ同方向についてほぼ同
じ長さとなる構成で、１本以上の凸状あるいは凹状のラ
イン状パターンを形成し、これにより、前記フォトレジ
スト塗布時のフォトレジストの膜厚むらを防止して、続
いて行われる露光用位置合わせを良好に行う構成とした ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62026649A JP2623551B2 (ja) | 1987-02-07 | 1987-02-07 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62026649A JP2623551B2 (ja) | 1987-02-07 | 1987-02-07 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63194329A JPS63194329A (ja) | 1988-08-11 |
| JP2623551B2 true JP2623551B2 (ja) | 1997-06-25 |
Family
ID=12199284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62026649A Expired - Lifetime JP2623551B2 (ja) | 1987-02-07 | 1987-02-07 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623551B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254728A (ja) * | 1984-05-31 | 1985-12-16 | Sumitomo Electric Ind Ltd | 半導体装置製造用フオトマスク |
| JPH0629964B2 (ja) * | 1984-09-11 | 1994-04-20 | 株式会社ニコン | マーク検出方法 |
-
1987
- 1987-02-07 JP JP62026649A patent/JP2623551B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63194329A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| JP2623551B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS633416A (ja) | 半導体装置 | |
| US20020031712A1 (en) | Photomask making method and alignment method | |
| JP2687418B2 (ja) | 半導体装置 | |
| KR100215897B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| CN116504757B (zh) | 光刻对准标记结构和半导体结构 | |
| JPH0234907A (ja) | 半導体装置の製造方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPH10213896A (ja) | レチクル | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPH04121745A (ja) | レティクルの製造方法 | |
| JPH04155813A (ja) | アライメントマーク | |
| JP2002365787A (ja) | 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法 | |
| KR0144083B1 (ko) | 노광기 해상도 측정용 포토마스크 | |
| JPH0462166B2 (ja) | ||
| JP2762500B2 (ja) | 半導体装置 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| JPS59172722A (ja) | アライメントマ−クの製造方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPS60224227A (ja) | レジスト膜のパタ−ン形成方法 | |
| JP2002184672A (ja) | フォトマスクの位置合わせマークの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |