JP2622174B2 - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JP2622174B2
JP2622174B2 JP23257589A JP23257589A JP2622174B2 JP 2622174 B2 JP2622174 B2 JP 2622174B2 JP 23257589 A JP23257589 A JP 23257589A JP 23257589 A JP23257589 A JP 23257589A JP 2622174 B2 JP2622174 B2 JP 2622174B2
Authority
JP
Japan
Prior art keywords
pseudo
wiring
line
scanning
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23257589A
Other languages
Japanese (ja)
Other versions
JPH0394224A (en
Inventor
正幸 片上
茂 植村
達男 嶋崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23257589A priority Critical patent/JP2622174B2/en
Publication of JPH0394224A publication Critical patent/JPH0394224A/en
Application granted granted Critical
Publication of JP2622174B2 publication Critical patent/JP2622174B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、反射型の液晶表示装置等に用いられるマト
リクス型表示装置に関する。
The present invention relates to a matrix type display device used for a reflection type liquid crystal display device and the like.

(従来の技術) ラップトップ型パーソナルコンピュータ、ワードプロ
セッサ等のディスプレイには、反射型のマトリクス型液
晶表示装置が用いられている。これらの液晶表示装置に
はアクティブマトリクス方式が多用されている。アクテ
ィブマトリクス方式の表示装置では、マトリクス状に配
された絵素が走査線と信号線とによって選択駆動され
る。
(Prior Art) A reflective matrix liquid crystal display device is used for a display of a laptop personal computer, a word processor or the like. Active matrix systems are frequently used in these liquid crystal display devices. In an active matrix display device, picture elements arranged in a matrix are selectively driven by scanning lines and signal lines.

第5図に従来の反射型マトリクス型表示装置に用いら
れるマトリクス型表示装置の概略平面図を示す。走査線
として機能する多数のゲートバス配線1が平行して設け
られている。ゲートバス配線1に交差して、信号線とし
て機能する多数のソースバス配線2が設けられている。
ゲートバス配線1とソースバス配線2とは絶縁膜を介し
て非導通状態で交差している。ゲートバス配線1及びソ
ースバス配線2によって囲まれた矩形の領域の模式図を
第2図に示す。ゲートバス配線1とソースバス配線2と
の交点近傍には、TFT3が配されている。TFT3はスイッチ
ング素子として機能し、ゲートバス配線1、ソースバス
配線2、及び絵素電極5に接続されている。第5図に示
す基板では、破線で囲まれた領域が表示画面10である。
FIG. 5 is a schematic plan view of a matrix type display device used in a conventional reflection type matrix type display device. A number of gate bus lines 1 functioning as scanning lines are provided in parallel. A large number of source bus lines 2 functioning as signal lines are provided crossing the gate bus lines 1.
The gate bus line 1 and the source bus line 2 intersect in a non-conductive state via an insulating film. FIG. 2 is a schematic diagram of a rectangular region surrounded by the gate bus wiring 1 and the source bus wiring 2. A TFT 3 is arranged near the intersection of the gate bus line 1 and the source bus line 2. The TFT 3 functions as a switching element, and is connected to the gate bus wiring 1, the source bus wiring 2, and the picture element electrode 5. In the substrate shown in FIG. 5, a region surrounded by a broken line is the display screen 10.

(発明が解決しようとする課題) 第5図に示すアクティブマトリクス基板を用いた表示
装置に於て、表示画面10の絵素電極5がマトリクス状に
配列されている領域では、絵素電極5の間にゲートバス
配線1及びソースバス配線2の金属配線が形成されてい
る。ところが、マトリクス状に絵素電極5が配列されて
いる領域以外の領域には、ゲートバス配線1及びソース
バス配線2の何れか一方の金属配線のみが形成されてい
る。このように絵素電極5が配列されている領域とそれ
以外の領域とで金属配線の存在する密度が異なるため、
表示画面上に明るさの異なる2つの領域が生じている。
このような明るさの差が存在すると、表示装置として好
ましくない。
(Problems to be Solved by the Invention) In the display device using the active matrix substrate shown in FIG. 5, in the area where the pixel electrodes 5 of the display screen 10 are arranged in a matrix, the pixel electrodes 5 Metal wirings of the gate bus wiring 1 and the source bus wiring 2 are formed between them. However, in a region other than the region where the pixel electrodes 5 are arranged in a matrix, only one of the gate bus line 1 and the source bus line 2 is formed. Since the density of the metal wiring is different between the region where the pixel electrodes 5 are arranged and the other region,
Two areas with different brightness are generated on the display screen.
Such a difference in brightness is not preferable as a display device.

ところで、アクティブマトリクス型表示装置を用いて
精細な画像を表示するためには、マトリクスを構成する
絵素を非常に小さくし、しかも非常に多くの絵素数を用
いる必要がある。絵素数が増大すると、それに伴ってゲ
ートバス配線1及びソースバス配線2の全長も長くな
る。ゲートバス配線1及びソースバス配線2の全長が長
くなるに伴いこれらの配線1及び2には断線不良が生じ
易くなる。例えば、もしソースバス配線2に断線不良が
生じると、断線部から先には信号電圧が印加されないた
め、表示画面10上にはライン状の欠陥を生じることにな
る。ライン状の欠陥は表示装置の画像品位を著しく低下
させるので、表示装置の歩留り低下の大きな原因となっ
ている。そのうえ、表示装置の大型化に伴い、これらの
バス配線の全長は更に長くなる。このようにバス配線が
長くなると、断線不良の無いバス配線を作製することは
益々困難となってくる。
By the way, in order to display a fine image using an active matrix display device, it is necessary to make the picture elements constituting the matrix very small and to use a very large number of picture elements. As the number of picture elements increases, the total length of the gate bus wiring 1 and the source bus wiring 2 increases accordingly. As the total length of the gate bus wiring 1 and the source bus wiring 2 becomes longer, disconnection failures are more likely to occur in these wirings 1 and 2. For example, if a disconnection failure occurs in the source bus wiring 2, no signal voltage is applied beyond the disconnection portion, so that a linear defect occurs on the display screen 10. The line-like defects significantly lower the image quality of the display device, and are a major cause of a decrease in the yield of the display device. In addition, as the size of the display device increases, the total length of these bus lines further increases. When the bus wiring becomes long as described above, it becomes increasingly difficult to manufacture a bus wiring without disconnection failure.

本発明は、このような問題点を解決するものであり、
本発明の目的は、均一な明るさの表示画面が得られ、断
線不良を修正し得るマトリクス型表示装置を提供するこ
とである。
The present invention solves such a problem,
An object of the present invention is to provide a matrix type display device which can obtain a display screen with uniform brightness and can correct a disconnection defect.

(課題を解決するための手段) 本発明に係るマトリクス型表示装置は、一対の絶縁性
基板と、該一対の基板の何れか一方の基板内面にマトリ
クス状に配列された絵素電極と、該一方の基板内面上
に、該絵素電極の各行に沿って等間隔で配置された複数
の走査バス配線と、該一方の基板内面上に、該絵素電極
の各列に沿って等間隔で配置された複数の信号バス配線
とを備え、該一方の基板内面の、走査バス配線と信号バ
ス配線の交差部が存在する内部領域と、該内部領域を挟
んで対向し走査バス配線及び信号バス配線のどちらかが
存在する外部領域とが、表示画面に対応した構造のマト
リクス型表示装置であって、 前記外部領域内に、前記走査バス配線及び信号バス配
線の一方と絶縁膜を介して交差し、かつ前記複数の走査
バス配線及び信号バス配線の他方と同一間隔で平行とな
るように配置された複数の疑似配線を有し、 該疑似配線は、断線のある前記バス配線と電気的に接
続されるとともに、前記配線のあるバス配線に対応する
信号が印加されるように構成されている。
(Means for Solving the Problems) A matrix type display device according to the present invention includes a pair of insulating substrates, picture element electrodes arranged in a matrix on one of the inner surfaces of the pair of substrates, A plurality of scanning bus wirings arranged at equal intervals along each row of the pixel electrodes on one substrate inner surface, and at equal intervals along each column of the pixel electrodes on the one substrate inner surface. A plurality of signal bus wirings arranged, an internal area of the inner surface of the one substrate where an intersection of the scanning bus wiring and the signal bus wiring exists, and a scanning bus wiring and a signal bus facing each other with the internal area interposed therebetween. An external region where one of the wirings is present is a matrix type display device having a structure corresponding to a display screen, and intersects one of the scanning bus wiring and the signal bus wiring via an insulating film in the external region. And the plurality of scanning bus lines and signals A plurality of pseudo wirings arranged so as to be parallel to each other at the same interval as the other of the wirings, the pseudo wirings being electrically connected to the broken bus wirings and having the wirings; Is configured to be applied.

そのことにより上記目的が達成される。 Thereby, the above object is achieved.

(作用) この発明においては、相互に交差する複数の信号バス
配線及び複数の走査バス配線を有し、該信号バス配線と
走査バス配線の交差部が位置する内部領域と、これを挟
んで対向する、該両バス配線のどちらかが位置する外部
領域とが、表示画面に対応したマトリクス型表示装置に
おいて、該外部領域内に、少なくとも1つの疑似配線を
これが該両バス配線の一方と絶縁膜を介して交差するよ
う配置しているから、該疑似配線と交差するバス配線に
ついては、該疑似配線を用いてその断線による表示不良
を修復することができる。
(Function) According to the present invention, an internal area having a plurality of signal bus wirings and a plurality of scanning bus wirings which intersect each other is provided, and an internal area where an intersection of the signal bus wirings and the scanning bus wirings is located is opposed to the internal area. In the matrix type display device corresponding to the display screen, at least one pseudo wiring is provided in the external region where either of the two bus wirings is located, by the one of the two bus wirings and the insulating film. , The bus wiring intersecting with the pseudo wiring can be used to repair a display defect due to the disconnection using the pseudo wiring.

また、該外部領域内に配置されている疑似配線は、上
記両バス配線の他方と平行となるよう配置され、しかも
該疑似配線とこれに平行なバス配線とを含めた配線群に
おける隣接するものの配置間隔は同一問題となっている
ため、表示画面に対応する、基板の内部領域、つまり走
査バス配線と信号バス配線がともに位置する領域と、そ
の両側の外部領域、つまり該両バス配線のどちらかしか
存在していない領域との間で、上記配線を構成する金属
層の存在密度の差をなくすことができる。これにより、
基板上での金属層の存在密度の違いにより表示画面上に
明るさの異なる部分が生じるのを回避できる。
In addition, the pseudo wiring arranged in the external region is arranged so as to be parallel to the other of the two bus wirings, and furthermore, the pseudo wiring is arranged in a wiring group including the pseudo wiring and a bus wiring parallel thereto. Since the arrangement interval is the same problem, the internal area of the substrate corresponding to the display screen, that is, the area where both the scanning bus wiring and the signal bus wiring are located, and the external area on both sides thereof, that is, which of the two bus wirings It is possible to eliminate the difference in the existing density of the metal layer constituting the wiring between the region where only the metal layer exists and the region where only the metal layer exists. This allows
It is possible to avoid a portion having different brightness on a display screen due to a difference in the density of the metal layer on the substrate.

(実施例) まず、本発明の基本的な構成及び原理について説明す
る。
(Example) First, the basic configuration and principle of the present invention will be described.

本発明のマトリクス型表示装置では、基板上の、信号
バス配線(以下、信号線ともいう。)と走査バス配線
(以下、走査線ともいう。)の両方が存在する内部領域
と、その外側の、上記両バス配線のどちらかしか存在し
ない外部領域とが、その表示画面に対応している。
In the matrix type display device of the present invention, an internal region on the substrate where both a signal bus wiring (hereinafter, also referred to as a signal line) and a scanning bus wiring (hereinafter, also referred to as a scanning line) exist, and a region outside the internal region. And an external area where only one of the two bus lines exists corresponds to the display screen.

そして、このマトリクス型表示装置は、該外部領域内
に、該走査バス配線及び信号バス配線の一方と少なくと
も1層の絶縁膜を介して交差し、かつ該走査バス配線及
び信号バス配線の他方と平行となるよう配置された少な
くとも1本の疑似配線を有している。
The matrix type display device intersects one of the scanning bus wiring and the signal bus wiring with at least one layer of an insulating film in the external region, and intersects with the other of the scanning bus wiring and the signal bus wiring. It has at least one pseudo wiring arranged so as to be parallel.

例えば、本発明のマトリクス型表示装置では、走査線
の列の両外側に平行して疑似走査線(疑似配線)が設け
られている。疑似走査線と走査線との間隔、及び各疑似
走査線間の間隔は、走査線の間隔と同じに設定されてい
る。同様に、信号線の列の両外側に平行して疑似信号線
が設けられている。疑似信号線(疑似配線)と信号線と
の間隔、及び各疑似信号線間の間隔、信号線の間隔と同
じに設定されている。このように本発明のマトリクス型
表示装置では、マトリクス状に絵素電極が配列された領
域以外の領域にも、走査線及び信号線と等しい間隔で金
属配線が配設されている。これにより、絵素電極が配列
された領域とそれ以外の領域とで、画面の明るさの差が
生じない。
For example, in the matrix type display device of the present invention, pseudo scanning lines (pseudo wirings) are provided in parallel on both outer sides of the scanning line columns. The intervals between the pseudo scanning lines and the intervals between the pseudo scanning lines are set to be the same as the intervals between the scanning lines. Similarly, pseudo signal lines are provided in parallel on both outer sides of the signal line column. The distance between the pseudo signal lines (pseudo wiring) and the signal lines, the distance between the pseudo signal lines, and the distance between the signal lines are set to be the same. As described above, in the matrix type display device of the present invention, the metal wirings are arranged at the same intervals as the scanning lines and the signal lines also in the region other than the region where the pixel electrodes are arranged in a matrix. As a result, there is no difference in screen brightness between the region where the pixel electrodes are arranged and the other region.

更に、本発明のマトリクス型表示装置では、疑似走査
線は信号線の列と少なくとも1層の絶縁膜を介して交差
している。同様に、疑似信号線は走査線の列と少なくと
も1層の絶縁膜を介して交差している。走査線の列の一
方の側に設けられた疑似走査線は、走査線の列を挟んで
平行する他方の側の疑似走査線と対を成し、信号線の列
の一方の側に設けられた疑似信号線は、信号線の列を挟
んで平行する他方の側の疑似信号線と対を成す構成とす
ることができる。対を成す2本の疑似走査線、及び対を
成す2本の疑似信号線は矩形を成し、それぞれ交差する
部分で互いに電気的に接続され得る。このように疑似走
査線及び疑似信号線を予め接続した構成により、走査線
及び信号線の何れかに断線不良が発生しても、この断線
不良を修正することができる。
Further, in the matrix type display device of the present invention, the pseudo scanning line intersects with the column of the signal line via at least one insulating film. Similarly, the pseudo signal line intersects with the row of the scanning line via at least one insulating film. The pseudo scan line provided on one side of the row of scan lines is paired with the pseudo scan line on the other side parallel to the row of scan lines, and is provided on one side of the row of signal lines. The pseudo signal line can be configured to form a pair with the pseudo signal line on the other side parallel to the signal line column. The two pseudo scanning lines forming a pair and the two pseudo signal lines forming a pair form a rectangle, and may be electrically connected to each other at intersections. With the configuration in which the pseudo scanning lines and the pseudo signal lines are connected in advance, even if a disconnection failure occurs in any of the scanning lines and the signal lines, the disconnection failure can be corrected.

この断線不良は走査線と疑似信号線とを接続すること
により、又は信号線と疑似走査線とを接続することによ
り修正される。即ち、走査線に断線不良が生じている場
合には、不良走査線の両端部に於て、不良走査線と、対
を成す2本の疑似信号線とがそれぞれ接続される。信号
線に断線不良が生じている場合には、不良信号線の両端
部に於て、不良信号線と、対を成す2本の疑似走査線と
がそれぞれ接続される。不良走査線と疑似信号線、及び
不良信号線と疑似走査線とは、それぞれの交差点にレー
ザ光等の光エネルギーを照射することにより接続され
る。このように接続を行うことにより断線不良が修正さ
れる。
This disconnection defect is corrected by connecting the scanning line and the pseudo signal line, or by connecting the signal line and the pseudo scanning line. That is, when a disconnection failure occurs in a scanning line, the defective scanning line and two pseudo signal lines forming a pair are connected at both ends of the defective scanning line. When a disconnection failure occurs in the signal line, the defective signal line is connected to two pairs of pseudo scanning lines at both ends of the failure signal line. The defective scanning line and the pseudo signal line, and the defective signal line and the pseudo scanning line are connected by irradiating each intersection with light energy such as laser light. By performing the connection in this manner, the disconnection defect is corrected.

本発明のマトリクス型表示装置では、対を成す2本の
疑似走査線の両端部を基板外部に引き出し、互いに電気
的に接続し、或いは接続可能に配しておくことができ
る。このような構成により、信号線に断線不良が生じて
も、容易に修正することができる。この断線不良は上述
と同様に、疑似走査線と不良信号線とをレーザ光照射に
よって接続することにより修正される。同様に、対を成
す2本の疑似信号線の両端部を基板外部に引き出し、互
いに電気的に接続し、或いは接続可能に配しておくこと
もできる。この構成により、走査線に発生した断線不良
が修正され得る。
In the matrix-type display device of the present invention, both ends of the two pseudo scanning lines forming a pair can be drawn out of the substrate and electrically connected to each other or arranged so as to be connectable. With such a configuration, even if a disconnection failure occurs in the signal line, it can be easily corrected. This disconnection defect is corrected by connecting the pseudo scanning line and the defective signal line by laser beam irradiation, as described above. Similarly, both ends of two pseudo signal lines forming a pair may be drawn out of the substrate and electrically connected to each other, or may be arranged so as to be connectable. With this configuration, a disconnection defect occurring in the scanning line can be corrected.

以下、本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described.

第1図は本発明の一実施例によるマトリクス型表示装
置を説明するための平面図であり、該表示装置を構成す
るアクティブマトリクス基板の概略構成を示している。
第1図の基板は反射型の表示装置に用いられる。走査線
として機能する多数のゲートバス配線1が平行して設け
られている。ゲートバス配線1上には後述する絶縁膜8
が基板上の全面に形成されている。ゲートバス配線1の
上には、信号線として機能する多数のソースバス配線2
が、絶縁膜8を介して交差している。
FIG. 1 is a plan view for explaining a matrix type display device according to one embodiment of the present invention, and shows a schematic configuration of an active matrix substrate constituting the display device.
The substrate shown in FIG. 1 is used for a reflective display device. A number of gate bus lines 1 functioning as scanning lines are provided in parallel. An insulating film 8 described later is formed on the gate bus wiring 1.
Is formed on the entire surface of the substrate. On the gate bus line 1, a number of source bus lines 2 functioning as signal lines are provided.
Intersect with each other via the insulating film 8.

ゲートバス配線1及びソースバス配線2によって囲ま
れた矩形の領域の模式図を第2図に示す。ゲートバス配
線1とソースバス配線2との交点近傍には、TFT3が配さ
れている。TFT3はスイッチング素子として機能し、ゲー
トバス配線1、ソースバス配線2、及び絵素電極5に接
続されている。第1図に示すように破線で囲まれた領域
が表示画面10である。
FIG. 2 is a schematic diagram of a rectangular region surrounded by the gate bus wiring 1 and the source bus wiring 2. A TFT 3 is arranged near the intersection of the gate bus line 1 and the source bus line 2. The TFT 3 functions as a switching element, and is connected to the gate bus wiring 1, the source bus wiring 2, and the picture element electrode 5. A region surrounded by a broken line is the display screen 10 as shown in FIG.

ゲートバス配線1とソースバス配線2とが交差してい
る矩形の領域の外周部には、疑似配線26及び27が設けら
れている。疑似配線26は疑似走査線6a及び6b、並びに疑
似信号線16a及び16bによって矩形を成している。疑似配
線27は疑似配線26の更に外周部に設けられ、疑似走査線
7a及び7b、並びに疑似信号線17a及び17bによって矩形を
成している。
Pseudo wirings 26 and 27 are provided on the outer periphery of a rectangular area where the gate bus wiring 1 and the source bus wiring 2 intersect. The pseudo wiring 26 has a rectangular shape by the pseudo scanning lines 6a and 6b and the pseudo signal lines 16a and 16b. The pseudo wiring 27 is provided further on the outer periphery of the pseudo wiring 26, and the pseudo scanning line
7a and 7b and the pseudo signal lines 17a and 17b form a rectangle.

ゲートバス配線1の列の最も外側に位置するゲートバ
ス配線1aと疑似走査線6aとの間隔、及び疑似走査線6aと
7aとの間隔は、ゲートバス配線1の列の間隔に等しくさ
れている。また、ゲートバス配線1aの反対側に位置する
最も外側のゲートバス配線1bと疑似走査線6bとの間隔、
及び疑似走査線6bと7bとの間隔も、ゲートバス配線1の
列の間隔に等しくされている。同様に、ソースバス配線
2の列の最も外側に位置するソースバス配線2aと疑似信
号線16aとの間隔、及び疑似信号線16aと17aとの間隔
は、ソースバス配線2の列の間隔に等しくされている。
また、ソースバス配線2aの反対側に位置する最も外側の
ソースバス配線2bと疑似信号線16bとの間隔、及び疑似
信号線16bと17bとの間隔も、ソースバス配線2の列の間
隔に等しくされている。
The distance between the outermost gate bus wiring 1a and the pseudo scanning line 6a in the column of the gate bus wiring 1, and the distance between the pseudo scanning line 6a
The distance from the gate bus line 1 is equal to the distance between the gate bus lines 1. Also, the distance between the outermost gate bus wiring 1b located on the opposite side of the gate bus wiring 1a and the pseudo scanning line 6b,
The interval between the pseudo scanning lines 6b and 7b is also equal to the interval between the columns of the gate bus line 1. Similarly, the interval between the outermost source bus line 2a of the column of the source bus lines 2 and the pseudo signal line 16a, and the interval between the pseudo signal lines 16a and 17a are equal to the interval between the columns of the source bus line 2. Have been.
Also, the interval between the outermost source bus line 2b located on the opposite side of the source bus line 2a and the pseudo signal line 16b, and the interval between the pseudo signal lines 16b and 17b are equal to the column interval of the source bus line 2. Have been.

本実施例では疑似走査線6a、6b、7a及び7bはゲートバ
ス配線1と同時に形成されている。従って、疑似走査線
6a、6b、7a及び7bはゲートバス配線1と同じ材料で形成
されている。また、疑似信号線16a、16b、17a、及び17b
はソースバス配線2と同時に形成されている。従って疑
似信号線16a、16b、17a、及び17bはソースバス配線2と
同じ材料で形成されている。
In this embodiment, the pseudo scanning lines 6a, 6b, 7a and 7b are formed simultaneously with the gate bus wiring 1. Therefore, the pseudo scan line
6a, 6b, 7a and 7b are formed of the same material as the gate bus wiring 1. Also, pseudo signal lines 16a, 16b, 17a, and 17b
Are formed simultaneously with the source bus wiring 2. Therefore, the pseudo signal lines 16a, 16b, 17a, and 17b are formed of the same material as the source bus line 2.

本実施例では、疑似走査線6a及び6b、並びに疑似信号
線16a及び16bが交差している部分で前述の絶縁膜8が除
去され、疑似走査線6aと疑似信号線16a及び16bとの間、
並びに疑似走査線6bと疑似信号線16a及び16bとの間が電
気的に接続されている。同様に、疑似走査線7a及び7b、
並びに疑似信号線17a及び17bが交差している部分では、
前述の絶縁膜8が除去され、疑似走査線7aと疑似信号線
17a及び17bとの間、並びに疑似走査線7bと疑似信号線17
a及び17bとの間が電気的に接続されている。
In the present embodiment, the above-described insulating film 8 is removed at a portion where the pseudo scanning lines 6a and 6b and the pseudo signal lines 16a and 16b intersect, so that the pseudo scanning lines 6a and the pseudo signal lines 16a and 16b
The dummy scanning line 6b and the dummy signal lines 16a and 16b are electrically connected. Similarly, pseudo scan lines 7a and 7b,
In the part where the pseudo signal lines 17a and 17b intersect,
The aforementioned insulating film 8 is removed, and the pseudo scanning line 7a and the pseudo signal line
17a and 17b, and the pseudo scan line 7b and the pseudo signal line 17
a and 17b are electrically connected.

本実施例ではゲートバス配線1の列の両外側に、ゲー
トバス配線1の列と同じ間隔で平行する疑似走査線が、
ゲートバス配線1と同じ材料で形成されている。同様
に、ソースバス配線2の列の両外側に、ソースバス配線
2の列と同じ間隔で平行する疑似信号線が、ソースバス
配線2と同じ材料で形成されている。このようにマトリ
クス状に絵素電極5が設けられた領域の外側に疑似配線
26及び27を設けたことにより、絵素電極5が配列された
領域とそれ以外の領域とで、画面の明るさの差が生じな
い。
In this embodiment, on both outer sides of the column of the gate bus line 1, pseudo scanning lines parallel to the column of the gate bus line 1 at the same interval are provided.
The gate bus line 1 is formed of the same material. Similarly, on both outer sides of the column of the source bus lines 2, pseudo signal lines parallel to the columns of the source bus lines 2 at the same intervals are formed of the same material as the source bus lines 2. In this manner, the pseudo wiring is provided outside the region where the pixel electrodes 5 are provided in a matrix.
With the provision of 26 and 27, there is no difference in screen brightness between the region where the pixel electrodes 5 are arranged and the other region.

本実施例では、疑似配線26及び27を用いてゲートバス
配線1及びソースバス配線2に発生した断線不良を修正
することができる。一例として、第1図に示すようにソ
ースバス配線2cに断線部12が発生している場合を挙げ
る。このような場合には、不良ソースバス配線2cと疑似
走査線6a及び6bとが、それぞれ交点11a及び11bで電気的
に接続される。
In the present embodiment, the disconnection failure occurring in the gate bus wiring 1 and the source bus wiring 2 can be corrected by using the pseudo wirings 26 and 27. As an example, a case where a disconnection portion 12 occurs in the source bus wiring 2c as shown in FIG. In such a case, the defective source bus wiring 2c and the pseudo scanning lines 6a and 6b are electrically connected at intersections 11a and 11b, respectively.

第3図(a)及び(b)に、交点11aに於ける疑似走
査線6aに沿った断面図を示す。ガラス基板13上に疑似走
査線6aが形成され、疑似走査線6a上の全面に前述の絶縁
膜8が形成されている。疑似走査線6a上にはソースバス
配線2cが絶縁膜8を介して交差している。疑似走査線6a
と不良ソースバス配線2cとは、矢印14に示す位置にレー
ザ光を照射することにより接続される。レーザ光照射に
より絶縁膜8の絶縁が破壊され、疑似走査線6a及び不良
ソースバス配線2cの金属が溶融されて互いに電気的に接
続される。同様に交点11bにおいても疑似走査線6bと不
良ソースバス配線2cとがレーザ光照射により接続され
る。疑似走査線6a及び6bは疑似信号線16a及び16bによっ
て電気的に接続されているので、不良ソースバス配線2c
の断線部12の両側は、疑似走査線6a及び6b、並びに疑似
信号線16a及び16bを介して電気的に接続されることにな
る。
3 (a) and 3 (b) are cross-sectional views along the pseudo scanning line 6a at the intersection 11a. The pseudo scanning line 6a is formed on the glass substrate 13, and the above-described insulating film 8 is formed on the entire surface of the pseudo scanning line 6a. The source bus wiring 2c intersects the pseudo scanning line 6a via the insulating film 8. Pseudo scanning line 6a
The defective source bus line 2c is connected to the defective source bus line 2c by irradiating the position shown by the arrow 14 with a laser beam. The insulation of the insulating film 8 is broken by the laser beam irradiation, and the metal of the pseudo scanning line 6a and the metal of the defective source bus wiring 2c are melted and electrically connected to each other. Similarly, also at the intersection 11b, the pseudo scanning line 6b and the defective source bus wiring 2c are connected by laser beam irradiation. Since the pseudo scanning lines 6a and 6b are electrically connected by the pseudo signal lines 16a and 16b, the defective source bus wiring 2c
Both sides of the disconnection portion 12 are electrically connected via the pseudo scanning lines 6a and 6b and the pseudo signal lines 16a and 16b.

本実施例では、ゲートバス配線1に発生した断線不良
も修正され得る。この場合には不良ゲートバス配線と疑
似信号線16a及び16bとが、レーザ光照射により電気的に
接続される。また、上記では疑似配線26を用いて修正し
た例を示したが、疑似配線27を用いても同様に修正する
ことができる。更に、疑似配線26及び27を用いれば、ゲ
ートバス配線1及びソースバス配線2の異なる2本に生
じた断線不良を修正することができる。
In the present embodiment, a disconnection defect occurring in the gate bus wiring 1 can also be corrected. In this case, the defective gate bus wiring and the pseudo signal lines 16a and 16b are electrically connected by laser light irradiation. Further, in the above description, an example in which the correction is performed using the pseudo wiring 26 is shown, but the correction can be similarly performed using the pseudo wiring 27. Further, if the pseudo wires 26 and 27 are used, disconnection defects occurring in two different gate bus wires 1 and source bus wires 2 can be corrected.

第4図は本発明の他の実施例によるマトリクス型表示
装置を説明するための平面図であり、該表示装置を構成
するアクティブマトリクス基板の該略構成を示してい
る。走査線として機能する多数のゲートバス配線1が平
行して設けられている。ゲートバス配線1に交差して、
信号線として機能する多数のソースバス配線2が設けら
れている。ゲートバス配線1とソースバス配線2とは絶
縁膜8を介して非導通状態で交差している。ゲートバス
配線1及びソースバス配線2によって囲まれた矩形の領
域の模式図は、前述の第2図と同様である。ゲートバス
配線1とソースバス配線2との交点近傍には、TFT3が配
されている。TFT3はスイッチング素子として機能し、TF
T3のゲート電極はゲートバス配線1に、ソース電極はソ
ースバス配線2に、ドレイン電極は絵素電極5にそれぞ
れ接続されている。第4図に示すように破線で囲まれた
領域が表示画面10である。
FIG. 4 is a plan view for explaining a matrix type display device according to another embodiment of the present invention, and shows the schematic configuration of an active matrix substrate constituting the display device. A number of gate bus lines 1 functioning as scanning lines are provided in parallel. Crossing the gate bus wiring 1,
A large number of source bus lines 2 functioning as signal lines are provided. The gate bus line 1 and the source bus line 2 intersect via the insulating film 8 in a non-conductive state. A schematic diagram of a rectangular region surrounded by the gate bus wiring 1 and the source bus wiring 2 is the same as that in FIG. 2 described above. A TFT 3 is arranged near the intersection of the gate bus line 1 and the source bus line 2. TFT3 functions as a switching element and TF
The gate electrode of T3 is connected to the gate bus line 1, the source electrode is connected to the source bus line 2, and the drain electrode is connected to the pixel electrode 5. An area surrounded by a broken line is the display screen 10 as shown in FIG.

ゲートバス配線1の列の両外側に平行して、疑似走査
線6a、7a、6b及び7bが形成されている。疑似走査線6a、
7a、6b及び7bはゲートバス配線1と同時に形成され、従
って、ゲートバス配線1と同じ材料で形成されている。
ゲートバス配線1の列の最も外側に位置するゲートバス
配線1aと疑似走査線6aとの間隔、及び疑似走査線6aと7a
との間隔は、ゲートバス配線1の列の間隔に等しくされ
ている。また、ゲートバス配線1aの反対側に位置する最
も外側のゲートバス配線1bと疑似走査線6bとの間隔、及
び疑似走査線6bと7bとの間隔も、ゲートバス配線1の列
の間隔に等しくされている。
Pseudo scanning lines 6a, 7a, 6b and 7b are formed parallel to both outer sides of the column of the gate bus wiring 1. Pseudo scan line 6a,
7a, 6b and 7b are formed at the same time as the gate bus wiring 1, and are therefore formed of the same material as the gate bus wiring 1.
The distance between the outermost gate bus line 1a of the column of the gate bus line 1 and the pseudo scanning line 6a, and the pseudo scanning lines 6a and 7a
Are made equal to the intervals between the columns of the gate bus lines 1. Further, the interval between the outermost gate bus line 1b located on the opposite side of the gate bus line 1a and the pseudo scanning line 6b, and the interval between the pseudo scanning lines 6b and 7b are also equal to the interval between the columns of the gate bus line 1. Have been.

疑似走査線6a、7a、6b及び7bのそれぞれの両端部はソ
ースバス配線2に平行し、基板外部に引き出されてい
る。基板外部に引き出された疑似走査線6aの端部は、同
様に基板外部に引き出された疑似走査線6bの端部に接続
可能に配されている。同様に、基板外部に引き出された
疑似走査線7aの端部は、疑似走査線7bの端部に接続可能
に配されている。
Both ends of each of the pseudo scanning lines 6a, 7a, 6b and 7b are parallel to the source bus wiring 2 and are drawn out of the substrate. The ends of the pseudo scanning lines 6a drawn out of the substrate are connected to the ends of the pseudo scanning lines 6b drawn out of the substrate. Similarly, the end of the pseudo scanning line 7a drawn out of the substrate is arranged to be connectable to the end of the pseudo scanning line 7b.

ソースバス配線2の列の両外側には、疑似信号線16
a、17a、16b及び17bが形成されている。疑似信号線16
a、17a、16b及び17bはソースバス配線2と同時に形成さ
れ、従って、ソースバス配線2と同じ材料で形成されて
いる。そして、ソースバス配線2の列の最も外側に位置
するソースバス配線2aと疑似信号線16aとの間隔、及び
疑似信号線16aと17aとの間隔は、ソースバス配線2の列
の間隔に等しくされている。また、ソースバス配線2aの
反対側に位置する最も外側のソースバス配線2bと疑似信
号線16bとの間隔、及び疑似信号線16bと17bとの間隔
も、ソースバス配線2の列の間隔に等しくされている。
本実施例では疑似信号線16a、17a、16b及び17bはそれぞ
れ独立しており、他の配線には接続されていない。
On both outer sides of the column of the source bus wiring 2, pseudo signal lines 16
a, 17a, 16b and 17b are formed. Pseudo signal line 16
a, 17a, 16b and 17b are formed at the same time as the source bus wiring 2, and are therefore formed of the same material as the source bus wiring 2. The interval between the outermost source bus line 2a and the pseudo signal line 16a and the interval between the pseudo signal lines 16a and 17a in the column of the source bus line 2 are made equal to the interval between the columns of the source bus line 2. ing. Also, the interval between the outermost source bus line 2b located on the opposite side of the source bus line 2a and the pseudo signal line 16b, and the interval between the pseudo signal lines 16b and 17b are equal to the column interval of the source bus line 2. Have been.
In this embodiment, the pseudo signal lines 16a, 17a, 16b and 17b are independent of each other and are not connected to other wirings.

本実施例でもゲートバス配線1の列の外側に、ゲート
バス配線1の列と同じ間隔で平行する疑似走査線が、ゲ
ートバス配線1と同じ材料で設けられている。同様に、
ソースバス配線2の列の外側に、ソースバス配線2の列
と同じ間隔で平行する疑似信号線が、ソースバス配線2
と同じ材料で設けられている。このような構成により、
絵素電極5が配列された領域とそれ以外の領域とで、画
面の明るさの差が生じない。
Also in this embodiment, pseudo scanning lines that are parallel to the columns of the gate bus lines 1 at the same intervals are provided outside the columns of the gate bus lines 1 using the same material as the gate bus lines 1. Similarly,
Outside the column of the source bus lines 2, pseudo signal lines parallel to the columns of the source bus lines 2 at the same intervals are provided.
It is provided with the same material as. With such a configuration,
There is no difference in screen brightness between the region where the pixel electrodes 5 are arranged and the other region.

第4図に示すように、ソースバス配線2cに断線部12が
生じている場合には、第1図の実施例と同様に、不良ソ
ースバス配線2cと疑似走査線6a及び6bとが、それぞれの
交点11a及び11bでレーザ光照射によって接続される。不
良ソースバス配線2cと接続された疑似走査線6a及び6b
は、基板外部に引き出された部分で互いに電気的に接続
される。これにより、不良ソースバス配線2cの断線部12
の両端部は、疑似走査線6a及び6bを介して電気的に接続
される。
As shown in FIG. 4, when the disconnection portion 12 is generated in the source bus wiring 2c, the defective source bus wiring 2c and the pseudo scanning lines 6a and 6b are connected to each other similarly to the embodiment of FIG. Are connected by laser light irradiation at intersections 11a and 11b. Pseudo scanning lines 6a and 6b connected to defective source bus wiring 2c
Are electrically connected to each other at a portion drawn out of the substrate. As a result, the disconnection portion 12 of the defective source bus line 2c is
Are electrically connected via pseudo scanning lines 6a and 6b.

本実施例では疑似信号線16a、17a、16b及び17bはそれ
ぞれ独立し、他の配線には接続されていないので、ゲー
トバス配線1に生じた断線不良は修正され得ない。ま
た、上記では疑似走査線6a及び6bを用いて修正した例を
示したが、疑似走査線7a及び7bを用いても修正すること
ができる。更に、疑似走査線6a及び6b、並びに疑似走査
線7a及び7bを用いれば、ゲートバス配線1の異なる2本
に生じた断線不良を修正することができる。
In the present embodiment, the pseudo signal lines 16a, 17a, 16b, and 17b are independent of each other and are not connected to other wirings, so that a disconnection defect occurring in the gate bus wiring 1 cannot be corrected. In the above description, an example in which the correction is performed using the pseudo scanning lines 6a and 6b is described, but the correction can be performed using the pseudo scanning lines 7a and 7b. Further, by using the pseudo scanning lines 6a and 6b and the pseudo scanning lines 7a and 7b, it is possible to correct a disconnection defect occurring in two different gate bus lines 1.

(発明の効果) 以上のように本発明によれば、信号バス配線と走査バ
ス配線の両方が存在する内部領域と、これを挟んで対向
する、該両バス配線のどちらかしか存在しない外部領域
とが、表示画面に対応したマトリクス型表示装置におい
て、該外部領域内に少なくとも1本の疑似配線を、該両
バス配線の一方と少なくとも1層の絶縁膜を介して交差
し、かつ該両バス配線の他方と平行となるよう配置し、
疑似配線は、断線のあるバス配線と電気的に接続される
とともに、前記断線のあるバス配線に対応する信号が印
加されるため、これにより、表示装置の製造歩留まり向
上を図り、ひいてはそのコストダウンに寄与することが
できる効果がある。
(Effects of the Invention) As described above, according to the present invention, an internal area where both a signal bus wiring and a scanning bus wiring are present, and an external area where only one of the two bus wirings is opposed to the internal area. In a matrix type display device corresponding to a display screen, at least one pseudo wiring intersects one of the bus wirings via at least one insulating film in the external region, and Place it parallel to the other side of the wiring,
The pseudo wiring is electrically connected to the broken bus wiring, and a signal corresponding to the broken bus wiring is applied, thereby improving the manufacturing yield of the display device and reducing the cost. There is an effect that can contribute to.

また、上記外部領域内に配置されている疑似配線は、
上記両バス配線の他方と平行となるよう配置され、しか
も該疑似配線とこれに平行なバス配線とを含めた配線群
における隣接するものの配置間隔は同一間隔となってい
るため、マトリクス状に絵素電極が配置されている内部
領域とその周辺の外部領域とで明るさが均一な表示画面
が得られ、画像品位の向上を図ることができる効果があ
る。
In addition, the pseudo wiring arranged in the external area is:
Since the adjacent wirings in the wiring group including the pseudo wiring and the bus wiring parallel to the dummy wiring are arranged in parallel with the other of the two bus wirings, they are arranged at the same interval. There is an effect that a display screen with uniform brightness can be obtained in the internal region where the elementary electrodes are arranged and the external region around the internal region, and the image quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のマトリクス型表示装置の1実施例に用
いられるアクティブマトリクス基板の概略平面図、第2
図は第1図、第4図及び第5図のゲートバス配線及びソ
ースバス配線に囲まれた矩形の領域の模式図、第3図
(a)は疑似走査線とソースバス配線との交点に於ける
疑似走査線に沿った断面図、第3図(b)は疑似走査線
とソースバス配線とがレーザ光照射によって接続された
様子を示す図、第4図は本発明の他の実施例に用いられ
るアクティブマトリクス基板の概略平面図、第5図は従
来のアクティブマトリクス基板の概略平面図である。 1……ゲートバス配線、2……ソースバス配線、3……
TFT、5……絵素電極、6a,6b,7a,7b……疑似走査線、8
……絶縁膜、10……表示画面、11a,11b……交点、12…
…断線部、16a,16b,17a,17b……疑似信号線、26,27……
疑似配線。
FIG. 1 is a schematic plan view of an active matrix substrate used in one embodiment of a matrix type display device of the present invention.
The figure is a schematic view of a rectangular area surrounded by the gate bus wiring and the source bus wiring of FIGS. 1, 4 and 5, and FIG. 3 (a) is at the intersection of the pseudo scanning line and the source bus wiring. FIG. 3B is a cross-sectional view taken along a pseudo-scanning line, FIG. 3B is a view showing a state where the pseudo-scanning line and a source bus wiring are connected by laser beam irradiation, and FIG. 4 is another embodiment of the present invention. FIG. 5 is a schematic plan view of a conventional active matrix substrate. 1 ... gate bus wiring, 2 ... source bus wiring, 3 ...
TFT, 5 ... picture element electrode, 6a, 6b, 7a, 7b ... pseudo scan line, 8
... insulating film, 10 ... display screen, 11a, 11b ... intersection, 12 ...
… Disconnection part, 16a, 16b, 17a, 17b …… Pseudo signal line, 26,27 ……
Pseudo wiring.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一対の絶縁性基板と、該一対の基板の何れ
か一方の基板内面にマトリクス状に配列された絵素電極
と、該一方の基板内面上に、該絵素電極の各行に沿って
等間隔で配置された複数の走査バス配線と、該一方の基
板内面上に、該絵素電極の各列に沿って等間隔で配置さ
れた複数の信号バス配線とを備え、該一方の基板内面
の、走査バス配線と信号バス配線の交差部が存在する内
部領域と、該内部領域を挟んで対向し走査バス配線及び
信号バス配線のどちらかが存在する外部領域とが、表示
画面に対応した構造のマトリクス型表示装置であって、 前記外部領域内に、前記走査バス配線及び信号バス配線
の一方と絶縁膜を介して交差し、かつ前記複数の走査バ
ス配線及び信号バス配線の他方と同一間隔で平行となる
よう配置された複数の疑似配線を有し、 該疑似配線は、断線のある前記バス配線と電気的に接続
されるとともに、前記配線のあるバス配線に対応する信
号が印加されることを特徴とするマトリクス型表示装
置。
1. A pair of insulating substrates, picture element electrodes arranged in a matrix on the inner surface of one of the pair of substrates, and one row of the picture element electrodes on the inner surface of the one substrate. A plurality of scanning bus wirings arranged at equal intervals along the plurality of signal bus wirings arranged at equal intervals along each column of the picture element electrodes on the inner surface of the one substrate. The internal area of the substrate inner surface where the intersection of the scanning bus wiring and the signal bus wiring is present, and the external area facing either side of the internal area and having either the scanning bus wiring or the signal bus wiring are on the display screen. A matrix type display device having a structure corresponding to the above, wherein, in the external region, one of the scanning bus wiring and the signal bus wiring intersects via an insulating film, and the plurality of scanning bus wirings and signal bus wirings Plural arranged at the same interval and parallel to the other Wherein the pseudo wiring is electrically connected to the broken bus wiring and a signal corresponding to the bus wiring is applied. .
JP23257589A 1989-09-06 1989-09-06 Matrix type display device Expired - Lifetime JP2622174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23257589A JP2622174B2 (en) 1989-09-06 1989-09-06 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23257589A JP2622174B2 (en) 1989-09-06 1989-09-06 Matrix type display device

Publications (2)

Publication Number Publication Date
JPH0394224A JPH0394224A (en) 1991-04-19
JP2622174B2 true JP2622174B2 (en) 1997-06-18

Family

ID=16941498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23257589A Expired - Lifetime JP2622174B2 (en) 1989-09-06 1989-09-06 Matrix type display device

Country Status (1)

Country Link
JP (1) JP2622174B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058094B1 (en) * 2004-12-10 2011-08-24 삼성전자주식회사 Array substrate, display device and repair method having same
JP4752627B2 (en) * 2006-06-05 2011-08-17 パナソニック電工株式会社 Jet jet direction control device
CN108073003B (en) * 2016-11-09 2020-08-18 元太科技工业股份有限公司 Display panel, pixel array substrate and circuit array structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104231U (en) * 1985-12-20 1987-07-03

Also Published As

Publication number Publication date
JPH0394224A (en) 1991-04-19

Similar Documents

Publication Publication Date Title
KR20010069091A (en) method for fabricating the array substrate for liquid crystal display device
US6989884B2 (en) Active matrix liquid crystal panel and method for repairing defect therein
JPH10123563A (en) Liquid crystal display device and its fault correction method
KR19990026575A (en) Thin film transistor substrate for liquid crystal display device having pixel defect relief structure
JP2622174B2 (en) Matrix type display device
JPH11149087A (en) Liquid crystal display device
JP2703328B2 (en) Liquid crystal display
KR100592005B1 (en) Electrode substrate for display device
JPH0279026A (en) Liquid crystal display element
JPH0786618B2 (en) Active matrix display
JPH07175085A (en) Active matrix type liquid crystal display device
JPH02135320A (en) Liquid crystal display panel
JPH05333370A (en) Active matrix type liquid crystal display element
JPH0786619B2 (en) Active matrix display
EP3851908A1 (en) Array substrate and repair method therefor, and display device
JP3287985B2 (en) Liquid crystal panel and its defect repair method
JP2006126772A (en) Liquid crystal display
JPH11202364A (en) Liquid crystal display device
JPH01303415A (en) Liquid crystal display device
JPS63183484A (en) Matrix type display device
JP3418684B2 (en) Active matrix type liquid crystal display
KR100656902B1 (en) Thin film transistor array panel for liquid crystal display
JP2514703B2 (en) Active matrix substrate
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JP2514702B2 (en) Active matrix substrate and active matrix substrate defect correction method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 13