JPH04283725A - Thin film transistor matrix and its wire break repairing method - Google Patents

Thin film transistor matrix and its wire break repairing method

Info

Publication number
JPH04283725A
JPH04283725A JP3047970A JP4797091A JPH04283725A JP H04283725 A JPH04283725 A JP H04283725A JP 3047970 A JP3047970 A JP 3047970A JP 4797091 A JP4797091 A JP 4797091A JP H04283725 A JPH04283725 A JP H04283725A
Authority
JP
Japan
Prior art keywords
bus line
thin film
film transistor
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3047970A
Other languages
Japanese (ja)
Inventor
Ikuo Shiroki
育夫 代木
Tomotaka Matsumoto
友孝 松本
Yasuhiro Nasu
安宏 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3047970A priority Critical patent/JPH04283725A/en
Publication of JPH04283725A publication Critical patent/JPH04283725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To repair the breaking of a wire even in the later period of a manufacturing process. CONSTITUTION:The thin film transistor(TFT) matrix consists of plural TFTs 20, a 1st bus line 32 to which 1st electrodes of the TFTs are connected, a 2nd bus line 34 to which 2nd electrodes of the TFTs are connected, a display electrode 28 which is connected to 3rd electrodes of the TFTs, and a conductor layer 42 for repair which is provided in an electrical floating state at a position where it overlaps with at least one of the 1st bus line and 2nd bus line, e.g. 34 across insulating layers 30, 38, and 44.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は薄膜トランジスタマトリ
クス及びその断線修復方法に関する。最近、例えばテレ
ビのディスプレイとして液晶表示パネルやエレクトロル
ミネセンス等を使用することが多くなっている。解像度
の高い大型テレビを得るためには多数の画素が必要であ
り、液晶表示パネルやエレクトロルミネセンス等におい
てそのような多数の画素を駆動するためにはアクティブ
素子を有する薄膜トランジスタマトリクスを使用するこ
とが有力であり、最近では薄膜トランジスタマトリクス
の開発が盛んである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor matrix and a method for repairing disconnection thereof. Recently, for example, liquid crystal display panels, electroluminescence, and the like have been increasingly used as displays for televisions. A large number of pixels are required to obtain a large, high-resolution television, and in order to drive such a large number of pixels in liquid crystal display panels, electroluminescence, etc., it is necessary to use a thin film transistor matrix with active elements. It is a promising material, and the development of thin film transistor matrices has been active recently.

【0002】0002

【従来の技術】薄膜トランジスタマトリクスは、透明な
絶縁基板に複数の薄膜トランジスタ(TFT)、ゲート
バスライン、ドレインバスライン、及び表示電極を作り
込んだものである。もう一方の透明な絶縁基板には対向
ベタ電極膜が形成され、液晶表示パネルの場合には液晶
がこれらの基板の間に封入される。さらに、液晶に対し
て並列に補助容量が設けられることがあり、この場合、
補助容量電極は薄膜トランジスタを作り込む基板の最も
下層に形成されることが多い。
2. Description of the Related Art A thin film transistor matrix is a matrix in which a plurality of thin film transistors (TFTs), gate bus lines, drain bus lines, and display electrodes are formed in a transparent insulating substrate. A counter solid electrode film is formed on the other transparent insulating substrate, and in the case of a liquid crystal display panel, liquid crystal is sealed between these substrates. Furthermore, an auxiliary capacitor may be provided in parallel with the liquid crystal, in which case,
The auxiliary capacitor electrode is often formed in the lowest layer of the substrate on which the thin film transistor is fabricated.

【0003】薄膜トランジスタマトリクスでは、上記し
た各構成要素が絶縁層を介在させて層別に重なって形成
される。例えば、透明な絶縁基板の表面に補助容量電極
が設けられ、その上に絶縁層を介してゲートバスライン
が設けられ、その上に絶縁層を介して薄膜トランジスタ
及び表示電極が設けられ、その上に絶縁層を介してドレ
インバスラインが設けられる。
[0003] In a thin film transistor matrix, each of the above-mentioned constituent elements is formed in layers with an insulating layer interposed therebetween. For example, an auxiliary capacitance electrode is provided on the surface of a transparent insulating substrate, a gate bus line is provided on the surface of the transparent insulating substrate, a gate bus line is provided on the surface of the transparent insulating substrate, a thin film transistor and a display electrode are provided on the insulating layer, and a thin film transistor and a display electrode are provided on the surface of the transparent insulating substrate. A drain bus line is provided via an insulating layer.

【0004】解像度の高い大型テレビを得るためには多
数の画素が必要であり、薄膜トランジスタ、ゲートバス
ライン、及びドレインバスラインは各層に何千個、何万
個と存在する。これらの素子やバスラインの数が多くな
るほど、欠陥が生じる可能性が高くなる。わずかな数の
欠陥のために全体が使用できなくなるのは不都合である
ので、従来は各素子やバスラインを冗長構成にし、例え
ば主バスラインに重ねて付加的なバスラインを設け、主
バスラインが断線しても付加的なバスラインを生かして
全体を使用できるようになっていた。
[0004] In order to obtain a large-sized television with high resolution, a large number of pixels are required, and each layer has thousands or tens of thousands of thin film transistors, gate bus lines, and drain bus lines. The greater the number of these elements and bus lines, the greater the possibility that defects will occur. Since it is inconvenient for the entire device to become unusable due to a small number of defects, conventionally each element or bus line has a redundant configuration, for example, an additional bus line is provided over the main bus line, and the main bus line Even if the bus line was disconnected, the entire bus line could be used by making use of the additional bus line.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来のバスラ
インの冗長構成では、主バスラインと付加的なバスライ
ンとは直接的に接触して配置されており、両者がともに
断線することがあった。例えば付加的なバスラインと主
バスラインとが上下に重ねて配置されることがあり、こ
の場合には、ある製造工程で下側に位置する主バスライ
ンが断線しても、その上に位置する付加的なバスライン
が断線していなければそのバスラインは使用できるが、
製造工程が進むにつれてそのバスラインに応力が働き、
断線していた主バスラインの上の付加的なバスラインも
同じ位置で断線するようになることがあった。従来はこ
のような場合には断線を修復することができなかった。
[Problems to be Solved by the Invention] However, in the conventional bus line redundant configuration, the main bus line and the additional bus line are placed in direct contact with each other, and there is a possibility that both of them may be disconnected. Ta. For example, additional bus lines and main bus lines may be placed one above the other, and in this case, even if the lower main bus line breaks during a certain manufacturing process, the If the additional bus line is not disconnected, the bus line can be used, but
As the manufacturing process progresses, stress acts on the bus line,
Additional bus lines above the main bus line that had been disconnected could also become disconnected at the same location. Conventionally, it has not been possible to repair the disconnection in such cases.

【0006】本発明の目的は製造工程の後期であっても
断線を修復することができるようにした薄膜トランジス
タマトリクス及びその断線修復方法を提供することであ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor matrix and a method for repairing the disconnection in which the disconnection can be repaired even in the latter stages of the manufacturing process.

【0007】[0007]

【課題を解決するための手段】本発明による薄膜トラン
ジスタマトリクスは、複数の薄膜トランジスタと、該薄
膜トランジスタの第1の電極を接続する第1のバスライ
ンと、該薄膜トランジスタの第2の電極を接続する第2
のバスラインと、該薄膜トランジスタの第3の電極にそ
れぞれ接続される表示電極と、該第1のバスライン及び
該第2のバスラインの少なくとも一方と絶縁層を介して
重なる位置に電気的にフローティングの状態で設けられ
た補修用導電体層とからなることを特徴とするものであ
る。
Means for Solving the Problems A thin film transistor matrix according to the present invention includes a plurality of thin film transistors, a first bus line connecting first electrodes of the thin film transistors, and a second bus line connecting second electrodes of the thin film transistors.
electrically floating at a position overlapping with at least one of the first bus line and the second bus line via an insulating layer. and a repair conductive layer provided in the state of.

【0008】本発明による薄膜トランジスタマトリクス
の断線修復方法は、該第1のバスライン及び該第2のバ
スラインの少なくとも一方が断線した場合に、レーザー
を照射することにより、該断線したバスラインの断線部
の各側の部位を該補修用導電体層と電気的に接続するこ
とを特徴とする。
The method for repairing a disconnection in a thin film transistor matrix according to the present invention, when at least one of the first bus line and the second bus line is disconnected, repairs the disconnection of the disconnected bus line by irradiating a laser beam. It is characterized in that parts on each side of the part are electrically connected to the repair conductor layer.

【0009】[0009]

【作用】上記構成においては、補修用導電体層が絶縁層
を介して断線の生じそうなバスラインに重なる位置に設
けられており、且つ電気的にフローティングの状態にな
っている。従って、通常はそのバスラインは補修用導電
体層とは電気的に接触していない。そのバスラインが断
線した場合には、該断線したバスラインの断線部の各側
の部位に例えばレーザーを照射すると、その部位の絶縁
層が溶けて断線したバスラインの導電材料が補修用導電
体層と電気的に接触するようになる。従って、補修用導
電体層により断線部を迂回した電気路が形成され、断線
を修復することができる。
[Function] In the above structure, the repair conductor layer is provided at a position overlapping the bus line where disconnection is likely to occur via the insulating layer, and is in an electrically floating state. Therefore, the bus line is usually not in electrical contact with the repair conductor layer. If the bus line is disconnected, for example, if a laser is irradiated to the parts on each side of the disconnected part of the disconnected bus line, the insulating layer at that part will melt and the conductive material of the disconnected bus line will become a repair conductor. comes into electrical contact with the layer. Therefore, an electrical path that bypasses the disconnection is formed by the repair conductor layer, and the disconnection can be repaired.

【0010】0010

【実施例】図4は本発明の液晶表示パネル10を示す図
である。液晶表示パネル10は上方の透明な絶縁基板1
2と、下方の透明な絶縁基板14と、両基板12,14
の間に封入された液晶16とからなる。上方基板12の
内面にはITOのベタ電極18が形成され、下方基板1
4の内面には画像形成のための薄膜トランジスタマトリ
クスが設けられる。上方基板12及び下方基板14の内
面には液晶16の配向膜を設けることもでき、また上方
基板12にはカラーフィルタを設けることもできる。ま
た、本発明は液晶表示パネル10ばかりでなくエレクト
ロルミネセンスにも応用可能である。
Embodiment FIG. 4 is a diagram showing a liquid crystal display panel 10 of the present invention. The liquid crystal display panel 10 has an upper transparent insulating substrate 1
2, a lower transparent insulating substrate 14, and both substrates 12, 14.
and a liquid crystal 16 sealed between the two. An ITO solid electrode 18 is formed on the inner surface of the upper substrate 12, and the lower substrate 1
A thin film transistor matrix for image formation is provided on the inner surface of 4. An alignment film for the liquid crystal 16 may be provided on the inner surfaces of the upper substrate 12 and the lower substrate 14, and a color filter may be provided on the upper substrate 12. Further, the present invention is applicable not only to the liquid crystal display panel 10 but also to electroluminescence.

【0011】図5は下方基板14に設けられた薄膜トラ
ンジスタマトリクスの等価回路を示し、図4はその中の
1つの薄膜トランジスタ(TFT)20の部分を拡大し
て簡単に示した図である。図4に示されるように、薄膜
トランジスタ20はゲート22、ドレイン24、ソース
26を含み、それぞれゲート電極22a、ドレイン電極
24a、ソース電極26aが取りつけられる。ITOの
表示電極28がソース電極26aに接続される。薄膜ト
ランジスタ20及び表示電極28は絶縁層30で包まれ
ている。この絶縁層30は図面を複雑にしないために単
層の絶縁層のように示されているが、実際には薄膜トラ
ンジスタ20及び表示電極28を積層して作る各工程毎
にSiO2の絶縁層が形成される。
FIG. 5 shows an equivalent circuit of a thin film transistor matrix provided on the lower substrate 14, and FIG. 4 is a simplified enlarged view of one thin film transistor (TFT) 20 in the matrix. As shown in FIG. 4, the thin film transistor 20 includes a gate 22, a drain 24, and a source 26, to which a gate electrode 22a, a drain electrode 24a, and a source electrode 26a are attached, respectively. An ITO display electrode 28 is connected to the source electrode 26a. The thin film transistor 20 and the display electrode 28 are surrounded by an insulating layer 30. This insulating layer 30 is shown as a single-layer insulating layer in order not to complicate the drawing, but in reality, an insulating layer of SiO2 is formed in each step of laminating the thin film transistor 20 and the display electrode 28. be done.

【0012】図4及び図5を参照すると、各行の薄膜ト
ランジスタ20のゲート電極22aはゲートバスライン
32で接続され、各列の薄膜トランジスタ20のドレイ
ン電極24aはドレインバスライン34で接続される。 ゲートバスライン32及びドレインバスライン34はそ
れぞれ金属膜で形成され、図示しない駆動回路に接続さ
れる。さらに、ITOの補助容量電極36が下方基板1
4の表面に設けられる。この補助容量電極36の上には
絶縁層38が設けられ、その上の表示電極28とともに
液晶16の補助容量40を形成する(図4)。さらに、
バスラインの補修用導電体層42がITOにより下方基
板14の表面に設けられ、絶縁層38で覆われる。この
補修用導電体層42は絶縁層38,30を介してドレイ
ンバスライン34と重なる位置に、電気的にフローティ
ング状態で設けられるものである。
Referring to FIGS. 4 and 5, the gate electrodes 22a of the thin film transistors 20 in each row are connected by a gate bus line 32, and the drain electrodes 24a of the thin film transistors 20 in each column are connected by a drain bus line 34. The gate bus line 32 and the drain bus line 34 are each formed of a metal film and are connected to a drive circuit (not shown). Further, the ITO auxiliary capacitance electrode 36 is connected to the lower substrate 1.
provided on the surface of 4. An insulating layer 38 is provided on the auxiliary capacitor electrode 36, and together with the display electrode 28 thereon, forms an auxiliary capacitor 40 of the liquid crystal 16 (FIG. 4). moreover,
A bus line repair conductor layer 42 is provided on the surface of the lower substrate 14 with ITO and covered with an insulating layer 38. This repair conductive layer 42 is provided in an electrically floating state at a position overlapping the drain bus line 34 with the insulating layers 38 and 30 interposed therebetween.

【0013】実施例においては、薄膜トランジスタマト
リクスの製造に際して、補助容量電極36及び補修用導
電体層42が下方基板14の表面に同時に設けられ、そ
れから絶縁層38を介してゲートバスライン32が形成
され、それから絶縁層30の各構成層を介しつつ薄膜ト
ランジスタ20及び表示電極28が形成され、それから
絶縁層44を介してドレインバスライン34が形成され
たものである。他の製造方法によれば、ゲートバスライ
ン32とドレインバスライン34の上下関係を逆にする
ことができ、この場合には補修用導電体層42が上層側
になるゲートバスライン32と重なるようにするのが好
ましい。
In the embodiment, when manufacturing the thin film transistor matrix, the auxiliary capacitance electrode 36 and the repair conductive layer 42 are simultaneously provided on the surface of the lower substrate 14, and then the gate bus line 32 is formed via the insulating layer 38. Then, the thin film transistor 20 and the display electrode 28 are formed through each constituent layer of the insulating layer 30, and then the drain bus line 34 is formed through the insulating layer 44. According to another manufacturing method, the vertical relationship between the gate bus line 32 and the drain bus line 34 can be reversed, and in this case, the repair conductor layer 42 is overlapped with the gate bus line 32 on the upper layer side. It is preferable to

【0014】図1はこの薄膜トランジスタマトリクスの
各絶縁層を省略して平面的な構成を示す図である。ゲー
トバスライン32とドレインバスライン34で囲まれた
領域に表示電極28があり、薄膜トランジスタ20がそ
の領域の片隅に位置する。補助容量電極36は表示電極
28の下層の位置にあり且つ十字状に延びてゲートバス
ライン32及びドレインバスライン34を越えて隣接す
る他の薄膜トランジスタの領域へも連続的に延びている
。補修用導電体層42は(絶縁層を介して)ドレインバ
スライン34と重なるように設けられている。補修用導
電体層42は補助容量電極36と同時にITOで製造さ
れたものであるが、図1及び図2から明らかなように、
補修用導電体層42は補助容量電極36とは連続せず、
すなわち補助容量電極36から離れて設けられている。
FIG. 1 is a diagram showing a planar structure of this thin film transistor matrix with each insulating layer omitted. The display electrode 28 is located in a region surrounded by the gate bus line 32 and the drain bus line 34, and the thin film transistor 20 is located at one corner of the region. The auxiliary capacitance electrode 36 is located below the display electrode 28, extends in a cross shape, and extends continuously beyond the gate bus line 32 and the drain bus line 34 to other adjacent thin film transistor regions. The repair conductor layer 42 is provided so as to overlap the drain bus line 34 (via the insulating layer). The repair conductor layer 42 was manufactured from ITO at the same time as the auxiliary capacitance electrode 36, and as is clear from FIGS. 1 and 2,
The repair conductor layer 42 is not continuous with the auxiliary capacitor electrode 36,
That is, it is provided apart from the auxiliary capacitance electrode 36.

【0015】図3は上記構成の薄膜トランジスタマトリ
クスにおいてドレインバスライン34が断線部50にお
いて断線した場合を示している。図3においてはドレイ
ンバスライン34自体が冗長構成のものであり、シリコ
ンのn(+)層34a、Ti の層34b及び、A1 
の層34cとからなる。図3においては、これらのシリ
コンのn(+)層34a、Ti の層34b、及びA1
 の層34cが全て切れている。
FIG. 3 shows a case where the drain bus line 34 is disconnected at a disconnection portion 50 in the thin film transistor matrix having the above structure. In FIG. 3, the drain bus line 34 itself has a redundant configuration, including a silicon n(+) layer 34a, a Ti layer 34b, and an A1
layer 34c. In FIG. 3, these silicon n(+) layer 34a, Ti layer 34b, and A1
The entire layer 34c has been cut.

【0016】ドレインバスライン34が断線部50にお
いて断線した場合には、ドレインバスライン34の断線
部50の各側の部位34x、34yを補修用導電体層4
2と電気的に接続する。この場合、図3に矢印で示され
るようにレーザーを照射すると、ドレインバスライン3
4と補修用導電体層42との間の絶縁層38,30,4
4が溶け、ドレインバスライン34の材料の部分34p
,34qが絶縁層38,30,44の溶けた位置に流れ
こんで補修用導電体層42と接触する。それによって、
ドレインバスライン34の材料の部分34p,34q及
び補修用導電体層42により断線部50を迂回した電気
路が形成され、断線を修復することができる。
When the drain bus line 34 is disconnected at the disconnection part 50, the parts 34x and 34y on each side of the disconnection part 50 of the drain bus line 34 are covered with a repair conductor layer 4.
Connect electrically to 2. In this case, when the laser is irradiated as shown by the arrow in FIG. 3, the drain bus line 3
4 and the repair conductive layer 42.
4 melts, and the material part 34p of the drain bus line 34
, 34q flow into the melted positions of the insulating layers 38, 30, and 44 and come into contact with the repair conductive layer 42. Thereby,
The material portions 34p and 34q of the drain bus line 34 and the repair conductor layer 42 form an electrical path that bypasses the disconnection portion 50, allowing the disconnection to be repaired.

【0017】[0017]

【発明の効果】以上説明したように、本発明による薄膜
トランジスタマトリクスは、複数の薄膜トランジスタと
、該薄膜トランジスタの第1の電極を接続する第1のバ
スラインと、該薄膜トランジスタの第2の電極を接続す
る第2のバスラインと、該薄膜トランジスタの第3の電
極にそれぞれ接続される表示電極と、該第1のバスライ
ン及び該第2のバスラインの少なくとも一方と絶縁層を
介して重なる位置に電気的にフローティングの状態で設
けられた補修用導電体層とからなり、該第1のバスライ
ン及び該第2のバスラインの少なくとも一方が断線した
場合には、該断線したバスラインの断線部の各側の部位
を該補修用導電体層と電気的に接続するようにしたので
、製造工程の後期であっても断線を修復することができ
る。
As explained above, the thin film transistor matrix according to the present invention has a plurality of thin film transistors, a first bus line that connects the first electrodes of the thin film transistors, and a second bus line that connects the second electrodes of the thin film transistors. A display electrode connected to the second bus line and the third electrode of the thin film transistor, respectively, is electrically connected to a position overlapping with at least one of the first bus line and the second bus line via an insulating layer. and a repair conductor layer provided in a floating state on the bus line, and when at least one of the first bus line and the second bus line is disconnected, each of the disconnected parts of the disconnected bus line is Since the side portion is electrically connected to the repair conductive layer, the disconnection can be repaired even in the latter stage of the manufacturing process.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】図4の薄膜トランジスタマトリクスの絶縁層を
省略した平面図である。
FIG. 1 is a plan view of the thin film transistor matrix of FIG. 4 with an insulating layer omitted.

【図2】図1の最下層の部分を示す平面図である。FIG. 2 is a plan view showing the bottom layer of FIG. 1;

【図3】ドレインバスラインが断線した場合を示す断面
斜視図である。
FIG. 3 is a cross-sectional perspective view showing a case where the drain bus line is disconnected.

【図4】本発明の実施例の液晶表示パネルの断面図であ
る。
FIG. 4 is a sectional view of a liquid crystal display panel according to an embodiment of the present invention.

【図5】薄膜トランジスタマトリクスを示す図である。FIG. 5 is a diagram showing a thin film transistor matrix.

【符号の説明】[Explanation of symbols]

10…液晶表示パネル 12,14…絶縁基板 16…液晶 20…薄膜トランジスタ 22…ゲート 24…ドレイン 26…ソース 28…表示電極 30,38,44,…絶縁層 32…ゲートバスライン 34…ドレインバスライン 34x,34y…断線部の各側の部位 36…補助容量電極 42…補修用導電体層 50…断線部 10...Liquid crystal display panel 12, 14...Insulating substrate 16...Liquid crystal 20...Thin film transistor 22...Gate 24...Drain 26...Sauce 28...Display electrode 30, 38, 44,...insulating layer 32...Gate bus line 34...Drain bus line 34x, 34y...Parts on each side of the disconnection part 36...Auxiliary capacitance electrode 42...Repair conductor layer 50…Disconnection part

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  複数の薄膜トランジスタ(20)と、
該薄膜トランジスタの第1の電極を接続する第1のバス
ライン(32)と、該薄膜トランジスタの第2の電極を
接続する第2のバスライン(34)と、該薄膜トランジ
スタの第3の電極にそれぞれ接続される表示電極(28
)と、該第1のバスライン及び該第2のバスラインの少
なくとも一方(34)と絶縁層(30,38,44)を
介して重なる位置に電気的にフローティングの状態で設
けられた補修用導電体層(42)とからなる薄膜トラン
ジスタマトリクス。
Claim 1: A plurality of thin film transistors (20);
A first bus line (32) connecting the first electrode of the thin film transistor, a second bus line (34) connecting the second electrode of the thin film transistor, and a third electrode connected to the thin film transistor, respectively. Display electrode (28
), and a repair part provided in an electrically floating state at a position overlapping with at least one of the first bus line and the second bus line (34) via an insulating layer (30, 38, 44). A thin film transistor matrix consisting of a conductor layer (42).
【請求項2】  透明な絶縁性基板(14)に設けられ
た補助容量電極(36)を備え、該補修用導電体層(4
2)が該補助容量電極から離れて該透明な絶縁性基板上
の該補助容量電極と同じ層に設けられ、該補修用導電体
層及び該補助容量電極の上に絶縁層(38)が設けられ
、該絶縁層の上に該第1のバスライン(32)又は該第
2のバスライン(34)が設けられる請求項1に記載の
薄膜トランジスタマトリクス。
2. A repair conductor layer (4) comprising an auxiliary capacitance electrode (36) provided on a transparent insulating substrate (14).
2) is provided on the same layer as the auxiliary capacitor electrode on the transparent insulating substrate, apart from the auxiliary capacitor electrode, and an insulating layer (38) is provided on the repair conductor layer and the auxiliary capacitor electrode. The thin film transistor matrix according to claim 1, wherein the first bus line (32) or the second bus line (34) is provided on the insulating layer.
【請求項3】  該第1のバスライン及び該第2のバス
ラインの少なくとも一方が断線した場合に、該断線した
バスライン(34)の断線部(50)の各側の部位(3
4x,34y)にレーザーを照射することにより断線し
たバスライン(34)の断線部(50)の各側の部位(
34x,34y)を該補修用導電体層(42)と電気的
に接続することを特徴とする請求項1に記載の薄膜トラ
ンジスタマトリクスの断線修復方法。
3. When at least one of the first bus line and the second bus line is disconnected, the parts (3) on each side of the disconnection part (50) of the disconnected bus line (34) are disconnected.
The parts on each side of the disconnected part (50) of the bus line (34) which was disconnected by irradiating laser to
34x, 34y) to the repair conductive layer (42).
JP3047970A 1991-03-13 1991-03-13 Thin film transistor matrix and its wire break repairing method Pending JPH04283725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3047970A JPH04283725A (en) 1991-03-13 1991-03-13 Thin film transistor matrix and its wire break repairing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3047970A JPH04283725A (en) 1991-03-13 1991-03-13 Thin film transistor matrix and its wire break repairing method

Publications (1)

Publication Number Publication Date
JPH04283725A true JPH04283725A (en) 1992-10-08

Family

ID=12790180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3047970A Pending JPH04283725A (en) 1991-03-13 1991-03-13 Thin film transistor matrix and its wire break repairing method

Country Status (1)

Country Link
JP (1) JPH04283725A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof
KR100490925B1 (en) * 2000-03-29 2005-05-24 샤프 가부시키가이샤 Display device and defect repairing method of the same
JP2008224806A (en) * 2007-03-09 2008-09-25 Mitsubishi Electric Corp Display device and manufacturing method thereof
US7515243B2 (en) 2002-07-23 2009-04-07 Mitsubishi Electric Corporation Display device and method for repairing line disconnection thereof
JP4566377B2 (en) * 2000-10-03 2010-10-20 シャープ株式会社 Active matrix display device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof
KR100490925B1 (en) * 2000-03-29 2005-05-24 샤프 가부시키가이샤 Display device and defect repairing method of the same
JP4566377B2 (en) * 2000-10-03 2010-10-20 シャープ株式会社 Active matrix display device and manufacturing method thereof
US7515243B2 (en) 2002-07-23 2009-04-07 Mitsubishi Electric Corporation Display device and method for repairing line disconnection thereof
JP2008224806A (en) * 2007-03-09 2008-09-25 Mitsubishi Electric Corp Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN101447493B (en) Active matrix substrate, display device, and pixel defect correcting method
US7830467B2 (en) Electrodes located at storage capacitor wiring in active matrix substrate
US5943106A (en) Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US20050078235A1 (en) Display and method for repairing defects thereof
US7027043B2 (en) Wiring substrate connected structure, and display device
JPH0439055B2 (en)
GB2275809A (en) Liquid crystal display
KR20040010118A (en) Display device and method for recovering broken line thereof
JPH1039333A (en) Active matrix type liquid crystal display device and method for correcting its defect
JPH10232412A (en) Active matrix liquid crystal display device and pixel fault correction method
JPH09113930A (en) Active matrix type liquid crystal display device and method for correcting its disconnection
US6515301B2 (en) Structure and fabrication method of flat panel display comprising address line with mending layer
JP3310615B2 (en) Active matrix type liquid crystal display device and pixel defect repair method
JP3335567B2 (en) Active matrix type liquid crystal display device and its defect repair method
JPH10319438A (en) Active matrix substrate and production method therefor and deffect correcting method therefor
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JPH02254423A (en) Active matrix display device
JPH11190858A (en) Active matrix type display device and its manufacture
JPH0324524A (en) Active matrix display device
JP3310600B2 (en) Active matrix type liquid crystal display device and its defect repair method
JPH03171034A (en) Liquid crystal display device and production thereof
JPH0444014A (en) Active matrix type liquid crystal display device
KR100293503B1 (en) Thin film transistor type liquid crystal display device and repairing method therefor
JPH0317614A (en) Production of active matrix display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990518