JPH0444014A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH0444014A JPH0444014A JP2153313A JP15331390A JPH0444014A JP H0444014 A JPH0444014 A JP H0444014A JP 2153313 A JP2153313 A JP 2153313A JP 15331390 A JP15331390 A JP 15331390A JP H0444014 A JPH0444014 A JP H0444014A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary storage
- transparent pixel
- storage capacitor
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000011159 matrix material Substances 0.000 title claims description 13
- 238000003860 storage Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 229910052755 nonmetal Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 5
- 230000002787 reinforcement Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、スイッチ素子として薄膜トランジスタを用い
たアクティブマトリクス型液晶表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an active matrix liquid crystal display device using thin film transistors as switching elements.
(従来の技術)
液晶表示装置は、テレビジョン表示やグラフィックデイ
スプレィ等に用いられ、大容量で高精細のアクティブマ
トリクス型液晶表示装置の開発、実用化が盛んになって
いる。そして、この種の液晶表示装置では、クロストー
クのない高コントラストの表示が行なえるように、各画
素の駆動・制御を行なう手段として半導体スイッチが用
いられている。この半導体スイッチとしては、透過型の
表示が可能で大面積化も容易な薄膜トランジスタ(以下
、TPTという)か多く用いられている。(Prior Art) Liquid crystal display devices are used for television displays, graphic displays, etc., and active matrix type liquid crystal display devices with large capacity and high definition are being actively developed and put into practical use. In this type of liquid crystal display device, semiconductor switches are used as means for driving and controlling each pixel so that high contrast display without crosstalk can be performed. As this semiconductor switch, thin film transistors (hereinafter referred to as TPTs) are often used because they are capable of transmissive display and can easily be made to have a large area.
第3図は上記TPTのアレイを用いた従来のアクティブ
マトリクス型液晶表示装置の断面図で、第4図■−■部
に相当する断面を示しており、第4図は第3図における
第1の基板の一部の平面図である。FIG. 3 is a cross-sectional view of a conventional active matrix liquid crystal display device using the above-mentioned TPT array, and shows a cross section corresponding to the section ■-■ in FIG. FIG. 3 is a plan view of a part of the substrate.
]]は第1の基板で、この第1の基板1]は、例えば透
明ガラスからなる絶縁性基板12上にゲト線13、この
ゲート線13と一体のゲート電極14及び補助蓄積容量
形成用の電極(以下、コンデンサ電極という)15か形
成され、これらゲート線]3、ゲート電極14及びコン
デンサ電極15を覆うように絶縁膜16が形成されてい
る。]] is a first substrate, and this first substrate 1] has a gate line 13 on an insulating substrate 12 made of, for example, transparent glass, a gate electrode 14 integrated with the gate line 13, and a gate electrode 14 for forming an auxiliary storage capacitor. An electrode (hereinafter referred to as a capacitor electrode) 15 is formed, and an insulating film 16 is formed to cover the gate line] 3, the gate electrode 14, and the capacitor electrode 15.
さらに、この絶縁膜16上の所定位置に、例えばアモル
ファス・シリコンによる半導体層17か形成されている
とともに、上記絶縁膜16上の他の所定位置に、コンデ
ンサ電極15上に一部18aが重なるようにして透明画
素電極18が形成されている。Furthermore, a semiconductor layer 17 made of, for example, amorphous silicon is formed at a predetermined position on the insulating film 16, and a portion 18a is formed at another predetermined position on the insulating film 16 so as to overlap with the capacitor electrode 15. A transparent pixel electrode 18 is formed.
また、上記絶縁膜16上に上記ゲート線13及びコンデ
ンサ電極]5と交差する例えばアルミニウムからなるデ
ータ線19、このデータ線19と一体で」二層半導体層
17上に位置するドレイン電極20、このドレイン電極
20と対向して上記半導体層17と透明画素電極18と
を接続する例えばアルミニウムからなるソース電極21
か形成されている。Also, on the insulating film 16, a data line 19 made of aluminum, for example, intersects with the gate line 13 and the capacitor electrode 5; A source electrode 21 made of aluminum, for example, facing the drain electrode 20 and connecting the semiconductor layer 17 and the transparent pixel electrode 18.
or is formed.
上記のように各素子を配置した絶縁性基板12上の所定
の位置に絶縁性の保護膜22が形成され、さらに、この
上面の全領域に液晶配向膜23が形成されている。An insulating protective film 22 is formed at a predetermined position on the insulating substrate 12 on which each element is arranged as described above, and a liquid crystal alignment film 23 is further formed over the entire area of the upper surface.
このようにして、第1の基板]]が形成されているとと
もに、この第1の基板11にゲート電極14、半導体層
17、ドレイン電極20、ソース電極21からなる薄膜
トランジスタ(以下、TFTという)24が形成されて
いる。In this way, a first substrate]] is formed, and a thin film transistor (hereinafter referred to as TFT) 24 consisting of a gate electrode 14, a semiconductor layer 17, a drain electrode 20, and a source electrode 21 is formed on this first substrate 11. is formed.
一方、第2の基板3]は、例えばガラスからなる絶縁性
基板32上に透明対向電極33及び液晶配向膜34が順
次形成されている。そして、上記第1の基板]]と第2
の基板31とは6μm程度の間隙を保って周辺部か封着
され、さらにこの間隙内に液晶41が封入挟持されてい
る。On the other hand, the second substrate 3] has a transparent counter electrode 33 and a liquid crystal alignment film 34 formed in this order on an insulating substrate 32 made of, for example, glass. and the first substrate]] and the second substrate.
The peripheral portion is sealed to the substrate 31 with a gap of about 6 μm, and a liquid crystal 41 is sealed and sandwiched within this gap.
第5図は上記液晶表示装置の等価回路を示している。す
なわち、互いに平行な複数本のゲート線]3と、これと
直交して互いに平行な複数本のブタ線]9との各交点に
TPT24が配置され、このTPT24の各ケート電極
14が行毎にゲート線13に接続されているとともに、
各ドレイン電極20が列毎にデータ線19に接続され、
かつ、各ソース電極21か各透明画素電極18に接続さ
れ、この透明画素電極]8と透明対向電極33との間に
液晶41を挾持している。FIG. 5 shows an equivalent circuit of the liquid crystal display device. That is, a TPT 24 is arranged at each intersection between a plurality of parallel gate lines] 3 and a plurality of parallel gate lines 9 perpendicular thereto, and each gate electrode 14 of the TPT 24 is arranged row by row. While being connected to the gate line 13,
Each drain electrode 20 is connected to a data line 19 for each column,
Each source electrode 21 is connected to each transparent pixel electrode 18, and a liquid crystal 41 is sandwiched between the transparent pixel electrode]8 and the transparent counter electrode 33.
そして、各透明画素電極18とこれに対向するコンデン
サ電極]5とて絶縁膜16を挟持することにより補助蓄
積容量Cを形成している。An auxiliary storage capacitor C is formed by sandwiching an insulating film 16 between each transparent pixel electrode 18 and the capacitor electrode 5 facing thereto.
また、各コンデンサ電極]5は、第5図に示すように接
地されているか、透明対向電極33と接続されているか
して、全ての画素について同じ電位になっている。Further, each capacitor electrode] 5 is either grounded as shown in FIG. 5 or connected to the transparent counter electrode 33, so that all pixels have the same potential.
そうして、ゲート線]3がアドレス信号により順次走査
駆動され、TPT24が行毎に順次導通状態となる。一
方、このゲート線13の走査と同期して、データ線19
には選択された数列に並列に画素信号が供給される。こ
れにより、信号電圧は行毎に順次透明画素電極18に導
かれ、透明対向電極33との間に挟持された液晶41が
励起され、画像信号となって画像表示がなされる。Then, the gate lines] 3 are sequentially scanned and driven by the address signal, and the TPTs 24 are sequentially turned on row by row. On the other hand, in synchronization with the scanning of the gate line 13, the data line 19
Pixel signals are supplied in parallel to the selected number sequence. As a result, the signal voltage is sequentially guided to the transparent pixel electrode 18 row by row, and the liquid crystal 41 sandwiched between the transparent counter electrode 33 is excited and becomes an image signal to display an image.
(発明が解決しようとする課題)
上記のようなアクティブマトリクス型液晶表示装置は、
ゲート線1−3に印加されるアドレス信号電圧の立ち下
がり時に、デバイスの容量結合に起因する画素電位のレ
ベルシフトを生しる。このレベルシフトは、表示品位(
例えば、フリッカ−)や液晶材料の信頼性等の面から小
さい方か望ましく、その意味から補助蓄積容量Cが必要
になってくる。(Problems to be Solved by the Invention) The active matrix liquid crystal display device as described above is
When the address signal voltage applied to the gate line 1-3 falls, a level shift of the pixel potential occurs due to capacitive coupling of the device. This level shift affects the display quality (
For example, from the viewpoint of flicker) and reliability of the liquid crystal material, it is desirable to have a smaller value, and for this reason, an auxiliary storage capacitor C is required.
しかしなから、上記のような従来のアクティブマトリク
ス型液晶表示装置では、補助蓄積容量Cの絶縁破壊(コ
ンデンサ電極15と透明画素電極18との間の絶縁破壊
)が数多く発生し、これらは著しく表示品位を損なう数
多くの点欠陥となっている。However, in the conventional active matrix liquid crystal display device as described above, many dielectric breakdowns of the auxiliary storage capacitor C (dielectric breakdown between the capacitor electrode 15 and the transparent pixel electrode 18) occur, and these problems significantly affect the display. There are many point defects that impair the quality.
この絶縁破壊の主な発生場所は、第3図及び第4図に示
すように、透明画素電極18がコンデンサ電極15のパ
ターン端部と重なっている部位15aである。これは、
絶縁膜16が上記部位15aにあたる部分で形状・膜質
両面から、電気的耐圧に乏しいこと、パターン形成時の
プロセスダメージを受けること等か原因であり、中でも
エツチングプロセスダメージは極めて深刻な問題であり
、歩留まり向上か困難になっている。The main location where this dielectric breakdown occurs is a region 15a where the transparent pixel electrode 18 overlaps the pattern end of the capacitor electrode 15, as shown in FIGS. 3 and 4. this is,
This is due to the fact that the insulating film 16 corresponds to the above-mentioned portion 15a, in terms of both its shape and film quality, and that it has poor electrical withstand voltage and is subject to process damage during pattern formation, among which etching process damage is an extremely serious problem. Improving yield is becoming difficult.
本発明は、かかる従来の事情に対処してなされたもので
、製造上工程を増加させることなしに、容易に歩留まり
を向上させることが可能なアクティブマトリクス型液晶
表示装置を提供することを目的とする。The present invention has been made in response to such conventional circumstances, and an object of the present invention is to provide an active matrix liquid crystal display device that can easily improve the yield without increasing the number of manufacturing steps. do.
[発明の構成]
(課題を解決するための手段)
本発明は、複数本のゲート線とこれに交差する複数本の
データ線との各交点に、ドレイン電極及びソース電極間
に半導体層を有する薄膜トランジスタを配置し、前記ソ
ース電極に透明画素電極を接続し、かつ、前記データ線
と交差する補助蓄積容量形成用の電極又は前記ゲート線
と、前記透明画素電極あるいは、少なくとも前記透明画
素電極に接続されている画素蓄積容量電極とを、絶縁膜
を介して積層してなる補助蓄積容量を形成した第1の基
板と、透明対向電極を形成した第2の基板と、前記第1
及び第2の基板間に挟持された液晶とを具備したアクテ
ィブマトリクス型液晶表示装置において、前記画素蓄積
容量電極又は前記透明画素電極の補助蓄積容量形成部が
、前記透明画素電極との接続部を除いて、前記補助蓄積
容量形成電極パターン又は前記ゲート線パターンの端部
に重畳されることなく形成され、かつ、前記接続部と、
前記補助蓄積容量形成電極パターン又は前記ゲート線パ
ターン端部との重なり部分に、前記絶縁膜に加えて非金
属層が介在することを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The present invention has a semiconductor layer between a drain electrode and a source electrode at each intersection between a plurality of gate lines and a plurality of data lines crossing the gate lines. A thin film transistor is arranged, a transparent pixel electrode is connected to the source electrode, and an electrode for forming an auxiliary storage capacitor crossing the data line or the gate line is connected to the transparent pixel electrode or at least the transparent pixel electrode. a first substrate on which an auxiliary storage capacitor is formed by laminating a pixel storage capacitor electrode with an insulating film interposed therebetween; a second substrate on which a transparent counter electrode is formed;
and a liquid crystal sandwiched between second substrates, wherein the pixel storage capacitor electrode or the auxiliary storage capacitor forming portion of the transparent pixel electrode connects to the transparent pixel electrode. is formed without being overlapped with an end of the auxiliary storage capacitor forming electrode pattern or the gate line pattern, and the connecting portion,
In addition to the insulating film, a non-metal layer is interposed in the overlapping portion with the end portion of the auxiliary storage capacitor forming electrode pattern or the gate line pattern.
(作 用)
本発明のアクティブマトリクス型液晶表示装置では、透
明画素電極の補助蓄積容量形成部又は、透明画素電極に
接続されている画素蓄積容量電極を、透明画素電極との
接続部を除いて、補助蓄積容量形成電極又はゲート線電
極配線パターンの端部と重畳しない形状とし、前述した
ような画素表示欠陥の主要因である透明画素電極と補助
蓄積容量形成電極パターン端部との重畳部を極めて短く
する。これとともに、上記接続部の下に、非金属層、た
とえばTPT製造時に半導体層を設けることで、絶縁補
強し、実質的に上記重畳部がないような構造とする。(Function) In the active matrix liquid crystal display device of the present invention, the auxiliary storage capacitor forming portion of the transparent pixel electrode or the pixel storage capacitor electrode connected to the transparent pixel electrode is removed from the transparent pixel electrode except for the connection portion with the transparent pixel electrode. , the shape is such that it does not overlap with the end of the auxiliary storage capacitor forming electrode or the gate line electrode wiring pattern, and the overlapping portion of the transparent pixel electrode and the end of the auxiliary storage capacitor forming electrode pattern, which is the main cause of pixel display defects as described above, is Keep it extremely short. At the same time, by providing a non-metal layer, for example, a semiconductor layer during TPT manufacturing, under the connection portion, the insulation is reinforced and a structure is created in which there is substantially no overlapping portion.
これにより、製造工程を変更することなしに、特に、上
記重畳部に関わるプロセスダメージが与えられない構造
となり、画素表示欠陥の発生を抑制し、表示品位が向上
し、かつ製造歩留まりをも向上させることができる。As a result, without changing the manufacturing process, it is possible to create a structure that does not cause process damage, especially related to the overlapping portion, suppressing the occurrence of pixel display defects, improving display quality, and improving manufacturing yield. be able to.
(実施例)
以下、本発明の一実施例を第1図及び第2図を参照して
説明する。第1図はアクティブマトリクス型液晶表示装
置の断面図で、第2図I−1部に相当する断面を示して
おり、第2図は第1図における第1の基板の一部の平面
図である。(Example) An example of the present invention will be described below with reference to FIGS. 1 and 2. Figure 1 is a sectional view of an active matrix liquid crystal display device, showing a cross section corresponding to section I-1 in Figure 2, and Figure 2 is a plan view of a part of the first substrate in Figure 1. be.
なお、この装置は、基本的には前記第3図、第4図およ
び第5図に示した装置の構成を同一に備えており、対応
する部分に同一符号を付して製造工程に従って説明する
。This device basically has the same configuration as the device shown in FIGS. 3, 4, and 5, and corresponding parts will be described with the same reference numerals and according to the manufacturing process. .
まず、第1の基板11は、例えば透明ガラスからなる絶
縁性基板12上にモリブデンをスパッタリングにより厚
さ150nmに堆積した後、ゲート線13、このゲート
線13と一体のゲート電極14及び補助蓄積容量形成用
の電極(以下、コンデンサ電極という)15をパターン
形成する。この電極15は透明電極でも、不透明電極で
あっても機能上同一である。First, the first substrate 11 is formed by depositing molybdenum to a thickness of 150 nm by sputtering on an insulating substrate 12 made of, for example, transparent glass, and then forming a gate line 13, a gate electrode 14 integrated with the gate line 13, and an auxiliary storage capacitor. A forming electrode (hereinafter referred to as a capacitor electrode) 15 is patterned. This electrode 15 is functionally the same whether it is a transparent electrode or an opaque electrode.
次に、上記絶縁性基板12上にケート線13、ゲート電
極]4及びコンデンサ電極15を覆うように、例えば二
酸化シリコンからなる絶縁膜]6をプラズマCVD法等
により厚さ300nmに堆積する。さらに、この絶縁膜
16上の所定位置に、例えばアモルファス・シリコンを
プラズマCVD法により厚さ300nmに堆積して半導
体層をパターン形成する。この時、薄膜トランジスタ形
成部17a以外に、後述する透明画素電極18と画素蓄
積容量電極18aとの接続部18bに相当する部分17
bにもパターン形成する。Next, an insulating film 6 made of silicon dioxide, for example, is deposited to a thickness of 300 nm on the insulating substrate 12 by plasma CVD or the like so as to cover the gate wire 13, the gate electrode 4, and the capacitor electrode 15. Furthermore, a semiconductor layer is patterned by depositing, for example, amorphous silicon to a thickness of 300 nm at a predetermined position on this insulating film 16 by plasma CVD. At this time, in addition to the thin film transistor forming portion 17a, a portion 17 corresponding to a connecting portion 18b between a transparent pixel electrode 18 and a pixel storage capacitor electrode 18a, which will be described later, is added.
A pattern is also formed on b.
次に、上絶縁膜]6上の他の所定位置に、例えばITO
をスパッタリング法等により厚さ]、 50 n mに
堆積して透明画素電極18を形成する。この際、透明画
素電極18はその一部(画素蓄積容量電極)18aがコ
ンデンサ電極15上に重なるように、かつ、コンデンサ
電極15の配線パターン端部15aと対する位置におい
ては、半導体層17b上に重ねる形で、接続部]、 8
bを残して、透明画素”電極]8か無い間隙部18c
を有する形状に形成] 1
する。Next, for example, ITO is applied to another predetermined position on the upper insulating film]6.
is deposited to a thickness of 50 nm by sputtering or the like to form the transparent pixel electrode 18. At this time, the transparent pixel electrode 18 is arranged such that a part (pixel storage capacitor electrode) 18a overlaps the capacitor electrode 15, and at a position relative to the wiring pattern end 15a of the capacitor electrode 15, the transparent pixel electrode 18 is placed on the semiconductor layer 17b. Connecting part], 8
Leaving b, transparent pixel "electrode] 8 or gap 18c
] 1.
さらに、上絶縁膜16上に上記ゲート線]3及びコンデ
ンサ電極15と交差する例えばアルミニウムからなるデ
ータ線19、このデータ線]9と一体で上記半導体層1
−7の一側上に位置するドレイン電極20、このドレイ
ン電極20と対向して上記半導体層17の他側と透明画
素電極18とを接続する例えばアルミニウムからなるソ
ース電極21を形成する。Further, on the upper insulating film 16, a data line 19 made of aluminum, for example, intersects with the gate line]3 and the capacitor electrode 15, and integrally with the data line]9, the semiconductor layer 1
A drain electrode 20 is formed on one side of -7, and a source electrode 21 made of aluminum, for example, is formed to face the drain electrode 20 and connect the other side of the semiconductor layer 17 to the transparent pixel electrode 18.
次に、上記のように各素子を配置した絶縁性基板12上
の全面にポリイミドからなる絶縁性の保護膜22を厚さ
1μmに塗布した後に、透明画素電極18の所定位置
の上面のポリイミドを除去し、さらに、この上面の全領
域にポリイミドからなる液晶配向膜23を塗布する。Next, after applying an insulating protective film 22 made of polyimide to a thickness of 1 μm over the entire surface of the insulating substrate 12 on which each element is arranged as described above, polyimide is coated on the upper surface of the transparent pixel electrode 18 at a predetermined position. Then, a liquid crystal alignment film 23 made of polyimide is applied to the entire upper surface area.
このようにして、第1の基板11を形成するとともに、
この第1の基板11にゲート電極]4、半導体層]7a
1 ドレイン電極20、ソース電極21からなる薄膜ト
ランジスタ24を形成する。In this way, while forming the first substrate 11,
Gate electrode]4, semiconductor layer]7a on this first substrate 11
1. A thin film transistor 24 consisting of a drain electrode 20 and a source electrode 21 is formed.
一方、第2の基板31は、例えばガラスからな]2
る絶縁性基板32上に厚さ100nIIlのITOから
なる透明対向電極33及び液晶配向膜34を順次形成す
る。そして、上記第1の基板11と第2の基板31とを
6μm程度の間隙を保って周辺部を封着し、さらにこの
間隙内に液晶4]を封入挟持する。On the other hand, for the second substrate 31, a transparent counter electrode 33 made of ITO and a liquid crystal alignment film 34 having a thickness of 100 nIIl are sequentially formed on an insulating substrate 32 made of glass, for example. Then, the first substrate 11 and the second substrate 31 are sealed at their peripheries with a gap of about 6 μm maintained, and the liquid crystal 4 is sealed and sandwiched in this gap.
このようにして、前記第5図のように、互いに平行な複
数本のゲーi・線13と、これと直交して互いに平行な
複数本のデータ線1つとの各交点にTPT24を配置し
、このTPT24のゲート電極]4をゲート線13に、
ドレイン電極20をブタ線19に、ソース電極21を透
明画素電極18に接続し、画素蓄積容量電極18aとこ
れに対向するコンデンサ電極15とて絶縁膜16を挟持
することにより補助蓄積容量Cを形成する。In this way, as shown in FIG. 5, a TPT 24 is placed at each intersection between a plurality of parallel game i lines 13 and a plurality of data lines orthogonal to each other and parallel to each other, The gate electrode] 4 of this TPT 24 is connected to the gate line 13,
An auxiliary storage capacitor C is formed by connecting the drain electrode 20 to the pig wire 19 and the source electrode 21 to the transparent pixel electrode 18, and sandwiching the insulating film 16 between the pixel storage capacitor electrode 18a and the capacitor electrode 15 opposite thereto. do.
上記構成のこの実施例では、透明画素電極18は、コン
デンサ電極15の配線パターン端部15aとの重なり部
分に間隙部18 cを有していることから、透明画素電
極18とコンデンサ電極15の配線パターン端部15
aとの重なり長さを極めて短くし、かつ、透明画素電極
18と画素蓄積容量電極1.8 aとの接続部18bと
、コンデンサ電極15の配線パターン端部15aとの重
なり部分に半導体層17bが介在することで、実質的に
上記パターン端部15a上に透明画素電極18と同電位
になる電極が皆無となる。In this embodiment with the above configuration, the transparent pixel electrode 18 has a gap 18c in the overlapped portion with the wiring pattern end 15a of the capacitor electrode 15, so that the wiring between the transparent pixel electrode 18 and the capacitor electrode 15 is Pattern end 15
The semiconductor layer 17b is formed in the overlapped portion between the connecting portion 18b between the transparent pixel electrode 18 and the pixel storage capacitor electrode 1.8a and the wiring pattern end portion 15a of the capacitor electrode 15. Due to the presence of the transparent pixel electrode 18, there is virtually no electrode on the pattern end 15a that has the same potential as the transparent pixel electrode 18.
すなわち、半導体層17bが介在することで、当該部の
絶縁膜16上にプロセスダメージが与えられることなく
製造することができ、画素欠陥の主要因を除くことがで
きる。That is, the presence of the semiconductor layer 17b allows manufacturing without causing process damage to the insulating film 16 in the relevant portion, and eliminates the main cause of pixel defects.
[発明の効果コ
以上説明したように、本発明では、透明画素電極の補助
蓄積容量形成部又は、透明画素電極に接続されている画
素蓄積容量電極を、透明画素電極との接続部を除いて、
補助蓄積容量形成電極又はゲート線電極配線パターンの
端部と重畳しない形状とし、前述したような画素表示欠
陥の主要因である透明画素電極と補助蓄積容量形成電極
パターン端部との重畳部を極めて短くする。これととも
に、上記接続部の下に、非金属層、たとえばTFT製造
時に半導体層を設けることで、絶縁補強し、実質的に」
二層重畳部かないような構造とする。[Effects of the Invention] As explained above, in the present invention, the auxiliary storage capacitor forming portion of the transparent pixel electrode or the pixel storage capacitor electrode connected to the transparent pixel electrode is removed, excluding the connecting portion with the transparent pixel electrode. ,
The shape is such that it does not overlap with the edge of the auxiliary storage capacitor forming electrode or the gate line electrode wiring pattern, and the overlap between the transparent pixel electrode and the edge of the auxiliary storage capacitor forming electrode pattern, which is the main cause of pixel display defects as described above, is minimized. shorten. At the same time, by providing a non-metal layer, for example, a semiconductor layer during TFT manufacturing, under the above-mentioned connection part, the insulation is reinforced, and the
The structure shall be such that there is no double layer overlap.
これにより、製造工程を変更することなしに、特に、上
記重畳部に関わるプロセスダメージが与えられない構造
となり、画素表示欠陥の発生を抑制し、表示品位が向上
し、かつ製造歩留まりをも向」ニさせることができる。As a result, without changing the manufacturing process, it is possible to create a structure that does not cause process damage, especially related to the overlapping portion, suppressing the occurrence of pixel display defects, improving display quality, and improving manufacturing yield. can be made to
第1図は本発明のアクティブマトリクス型液晶表示装置
の一実施例を示す第2図I−1部の断面図、第2図は第
1図の一部を示す平面図、第3図は従来のアクティブマ
トリクス型液晶表示装置を示す第4図■−■部の断面図
、第4図は第3図の一部を示す平面図、第5図は第3図
及び第4図の液晶表示装置の等価回路図である。
11・・・・・・・・・・・第1の基板13・・・・・
・・・・・・ケート線
]5・・・・・・・・・・・補助蓄積容量形成用の電極
16・・・・・・・・・・・・絶縁膜
17a、b・・・半導体層
18・・・・・・・・・・・・透明画素電極18a・・
・・・・・・画素蓄積容量電極18b・・・・・・・・
・接続部
]8C・・・・・・・・・間隙部
19・・・・・・・・・・・データ線
20・・・・・・・・・・・・ドレイン電極21・・・
・・・・・・・・・ソース電極24・・・・・・・・・
・・・薄膜トランジスタ31・・・・・・・・・・・・
第2の基板33・・・・・・・・・・・・透明対向電極
41・・・・・・・・・・・・液晶
C・・・・・・・・・・・・・・補助蓄積容量出願人
株式会社 東芝FIG. 1 is a sectional view taken along the line I-1 in FIG. 2 showing an embodiment of the active matrix liquid crystal display device of the present invention, FIG. 2 is a plan view showing a part of FIG. 1, and FIG. 3 is a conventional FIG. 4 is a cross-sectional view of the section ■-■ showing the active matrix type liquid crystal display device of FIG. 4, FIG. 4 is a plan view showing a part of FIG. 3, and FIG. FIG. 11......First board 13...
. . . Kate wire] 5 . . . Electrodes for forming auxiliary storage capacitor 16 . . . Insulating films 17a, b . . . Semiconductor Layer 18......Transparent pixel electrode 18a...
...Pixel storage capacitor electrode 18b...
・Connection section] 8C...Gap section 19...Data line 20...Drain electrode 21...
...... Source electrode 24 ......
・・・Thin film transistor 31・・・・・・・・・・・・
Second substrate 33...Transparent counter electrode 41...Liquid crystal C...Auxiliary storage capacity applicant
Toshiba Corporation
Claims (1)
タ線との各交点に、ドレイン電極及びソース電極間に半
導体層を有する薄膜トランジスタを配置し、 前記ソース電極に透明画素電極を接続し、 かつ、前記データ線と交差する補助蓄積容量形成用の電
極又は前記ゲート線と、前記透明画素電極あるいは、少
なくとも前記透明画素電極に接続されている画素蓄積容
量電極とを、絶縁膜を介して積層してなる補助蓄積容量
を形成した第1の基板と、 透明対向電極を形成した第2の基板と、 前記第1及び第2の基板間に挟持された液晶とを具備し
たアクティブマトリクス型液晶表示装置において、 前記画素蓄積容量電極又は前記透明画素電極の補助蓄積
容量形成部が、前記透明画素電極との接続部を除いて、
前記補助蓄積容量形成電極パターン又は前記ゲート線パ
ターンの端部に重畳されることなく形成され、 かつ、前記接続部と、前記補助蓄積容量形成電極パター
ン又は前記ゲート線パターン端部との重なり部分に、前
記絶縁膜に加えて非金属層が介在することを特徴とする
アクティブマトリクス型液晶表示装置。(1) A thin film transistor having a semiconductor layer between a drain electrode and a source electrode is arranged at each intersection of a plurality of gate lines and a plurality of data lines intersecting with the gate lines, and a transparent pixel electrode is connected to the source electrode. , and an electrode for forming an auxiliary storage capacitor that intersects with the data line or the gate line and the transparent pixel electrode or at least a pixel storage capacitor electrode connected to the transparent pixel electrode are connected via an insulating film. An active matrix liquid crystal comprising: a first substrate formed with a laminated auxiliary storage capacitor, a second substrate formed with a transparent counter electrode, and a liquid crystal sandwiched between the first and second substrates. In the display device, an auxiliary storage capacitor forming portion of the pixel storage capacitor electrode or the transparent pixel electrode, except for a connection portion with the transparent pixel electrode,
is formed without overlapping an end of the auxiliary storage capacitor forming electrode pattern or the gate line pattern, and is formed in an overlapping portion of the connection portion and the end of the auxiliary storage capacitor forming electrode pattern or the gate line pattern. . An active matrix liquid crystal display device, characterized in that a nonmetallic layer is interposed in addition to the insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2153313A JPH0444014A (en) | 1990-06-11 | 1990-06-11 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2153313A JPH0444014A (en) | 1990-06-11 | 1990-06-11 | Active matrix type liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0444014A true JPH0444014A (en) | 1992-02-13 |
Family
ID=15559763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2153313A Pending JPH0444014A (en) | 1990-06-11 | 1990-06-11 | Active matrix type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0444014A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100267981B1 (en) * | 1997-07-25 | 2000-10-16 | 구자홍 | method of fabricating liquid crystal display device |
JP2001092377A (en) * | 1999-09-24 | 2001-04-06 | Sony Corp | Semiconductor device and display device |
KR100400421B1 (en) * | 1999-09-01 | 2003-10-01 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display and method of fabricating the same |
KR100416585B1 (en) * | 1995-12-26 | 2004-04-21 | 삼성전자주식회사 | Method for fabricating tft lcd |
KR100418008B1 (en) * | 1995-03-30 | 2004-04-30 | 산요덴키가부시키가이샤 | Display Device and Method of Fabrication Thereof |
JP2006245031A (en) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | Thin film transistor panel |
JP2009031861A (en) * | 2007-07-24 | 2009-02-12 | Yamatake Corp | Information display device and information display method for flow rate control valve |
-
1990
- 1990-06-11 JP JP2153313A patent/JPH0444014A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100418008B1 (en) * | 1995-03-30 | 2004-04-30 | 산요덴키가부시키가이샤 | Display Device and Method of Fabrication Thereof |
KR100416585B1 (en) * | 1995-12-26 | 2004-04-21 | 삼성전자주식회사 | Method for fabricating tft lcd |
KR100267981B1 (en) * | 1997-07-25 | 2000-10-16 | 구자홍 | method of fabricating liquid crystal display device |
KR100400421B1 (en) * | 1999-09-01 | 2003-10-01 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display and method of fabricating the same |
US6654073B1 (en) | 1999-09-01 | 2003-11-25 | Nec Lcd Technologies, Ltd. | Liquid crystal display having storage capacitance electrodes and method of fabricating the same |
JP2001092377A (en) * | 1999-09-24 | 2001-04-06 | Sony Corp | Semiconductor device and display device |
JP2006245031A (en) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | Thin film transistor panel |
JP2009031861A (en) * | 2007-07-24 | 2009-02-12 | Yamatake Corp | Information display device and information display method for flow rate control valve |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001051303A (en) | Liquid crystal display device and its production | |
JPH1031235A (en) | Liquid crystal display device | |
JPH06160904A (en) | Liquid crystal display device and its production | |
JPH1020331A (en) | Liquid crystal display device | |
KR100308367B1 (en) | Active matrix substrate | |
US5734448A (en) | LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode | |
JPH06102537A (en) | Active matrix type liquid crystal display element | |
JPH0444014A (en) | Active matrix type liquid crystal display device | |
JPH09101541A (en) | Array substrate for display device and its production | |
JPH06163891A (en) | Thin film transistor | |
JPS58192090A (en) | Matrix array | |
JPH0862629A (en) | Liquid crystal display device | |
JP3418684B2 (en) | Active matrix type liquid crystal display | |
JPH0736061A (en) | Active matrix type liquid crystal display device | |
JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
JPH04283725A (en) | Thin film transistor matrix and its wire break repairing method | |
JPH0480723A (en) | Active matrix type liquid crystal display device | |
JP2818197B2 (en) | Active matrix type liquid crystal display | |
JP2687967B2 (en) | Liquid crystal display | |
JP2000155337A (en) | Liquid crystal display device | |
JPH09101542A (en) | Array substrate for display device and its production | |
JP3418683B2 (en) | Active matrix type liquid crystal display | |
JPWO2006064887A1 (en) | Control board for display and manufacturing method thereof, liquid crystal display panel, electronic information device | |
JPH07325314A (en) | Liquid crystal display device | |
JPH04369623A (en) | Active matrix type liquid crystal display device |