JPH0480723A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH0480723A JPH0480723A JP2193130A JP19313090A JPH0480723A JP H0480723 A JPH0480723 A JP H0480723A JP 2193130 A JP2193130 A JP 2193130A JP 19313090 A JP19313090 A JP 19313090A JP H0480723 A JPH0480723 A JP H0480723A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary capacitance
- display
- liquid crystal
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 239000011159 matrix material Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 10
- 230000008439 repair process Effects 0.000 abstract description 10
- 239000004020 conductor Substances 0.000 abstract description 9
- 238000003698 laser cutting Methods 0.000 abstract description 4
- 230000000007 visual effect Effects 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000013035 low temperature curing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 241000270281 Coluber constrictor Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば薄膜トランジスタ（ＴＰＴ）をアク
ティブ素子として用いたアクティブマトリックス型液晶
表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an active matrix liquid crystal display device using, for example, a thin film transistor (TPT) as an active element.
（従来の技術）
アクティブマトリックス型液晶表示装置は、画素毎に設
けられたスイッチ素子によって、表示素子アレイに画像
信号を選択的に引加し液晶を準スタティック的に駆動す
ることにより、高精細・高コントラスト・高応答速度で
クロストークのない鮮明な画像を得ようとするものであ
る。(Prior Art) An active matrix type liquid crystal display device can achieve high definition and The aim is to obtain clear images with high contrast and high response speed without crosstalk.
第２図はスイッチ素子としてＴＰＴを用いたアクティブ
マトリックス型液晶表示装置の駆動原理を説明するため
の図である。同図において、交差する走査線１と信号線
２の各交点にはＴＰＴ３を介して液晶層４と画素容量５
が接続されている。FIG. 2 is a diagram for explaining the driving principle of an active matrix liquid crystal display device using TPT as a switching element. In the figure, at each intersection of the scanning line 1 and the signal line 2, a liquid crystal layer 4 and a pixel capacitor 5 are connected via a TPT 3.
is connected.
そして、走査回路６は走査線１に順次ゲートパルスを印
加し、それに同期して、信号ホールド回路７は走査線１
の１ライン分の画像信号を信号線２に出力する。ＴＦＴ
３は所定の走査線１にゲートパルスを印加されている間
て導通状態となり、そのとき所定の信号線２に出力され
ている画像信号に応じて、画素容量５に電荷が蓄積され
、液晶層４が駆動される。更に、ゲートパルスが次の走
査線１に移ると、ＴＦＴ３は非導通状態になり、蓄積さ
れた電荷は次に走査を受けるまで保持される結果、液晶
層４の表示状態が維持される。Then, the scanning circuit 6 sequentially applies gate pulses to the scanning line 1, and in synchronization with this, the signal hold circuit 7 applies gate pulses to the scanning line 1.
The image signal for one line is output to the signal line 2. TFT
3 becomes conductive while a gate pulse is applied to a predetermined scanning line 1, and charges are accumulated in the pixel capacitor 5 according to the image signal output to the predetermined signal line 2 at that time, and the liquid crystal layer 4 is driven. Further, when the gate pulse is transferred to the next scanning line 1, the TFT 3 becomes non-conductive, and the accumulated charge is held until the next scanning, so that the display state of the liquid crystal layer 4 is maintained.
近年、フラットデイスプレィの発展によりデイスプレィ
搭載機器の小形化が急速に進展してきたが、カラー化や
更なる高精細化の要求から、アクティブマトリックス型
液晶表示装置への期待が高まっている。しかしながら、
アクティブマトリックス型液晶表示装置はその製造過程
で薄膜の成長とフォトリソグラフィーによる微細加工を
要するため、大面積にわたって無欠陥で製造することは
困難とされており、現在、主に３〜５インチ級のＴＶパ
ネルとして用いられているにすぎない。そこで、アクテ
ィブマトリックス型液晶表示装置の大型化、高精細化及
びその量産化のためには、生じた欠陥を後工程で補修す
る技術の開発か必須であり、様々な提案かなされている
。その代表的な例としては、レーサーを用いた画素補修
法がある。In recent years, with the development of flat displays, display-equipped devices have rapidly become smaller, and expectations for active matrix liquid crystal display devices are increasing due to the demand for color and higher definition. however,
Active matrix liquid crystal display devices require thin film growth and microfabrication using photolithography in the manufacturing process, so it is difficult to manufacture them over a large area without defects. It is only used as a TV panel. Therefore, in order to increase the size, high definition, and mass-produce active matrix type liquid crystal display devices, it is essential to develop a technology for repairing defects that occur in a subsequent process, and various proposals have been made. A typical example is a pixel repair method using a racer.
第３図はレーザー補修を考慮したアクティブマトリック
ス型液晶表示装置の一画素分の一例を示す概略図であり
、第３図（ａ）はアレイ基板上の平面図、第３図（ｂ）
は第３図（ａ）のＢ−Ｂ −面を矢印方向からみたとき
に相当する断面図を表している。同図に示すように、画
素の各構成要素はガラス基板１０上に形成されている。FIG. 3 is a schematic diagram showing an example of one pixel of an active matrix liquid crystal display device considering laser repair, and FIG. 3(a) is a plan view of the array substrate, and FIG. 3(b)
represents a cross-sectional view corresponding to the BB plane of FIG. 3(a) when viewed from the direction of the arrow. As shown in the figure, each component of the pixel is formed on a glass substrate 10.
その一部分が補助容量電極を兼ねる表示電極１１は、信
号線２の長手方向に沿って分割されており、その個々に
ＴＦＴ３が設けられている。ＴＦＴ３は走査線１と一体
のゲート電極１２、ゲート絶縁膜１３、信号線２と一体
のドレイン電極１４、表示電極１１に接続されたソース
電極１５、及び半導体層１６から構成されている。２つ
の表示電極１１の間には、ゲート絶縁膜１３を介して両
方の表示電極１１と重複するように導電体１７が形成さ
れている。また、走査線１と概略平行な方向には、補助
容量線１８が表示電極１１と部分的にゲート絶縁膜１３
を介して対向するように形成されており、表示電極１１
と補助容量線１８の重なり部分で付加的な補助容量が得
られる。この補助容量は第３図における画素容量５を増
加させ、保持期間でのＴＦＴ３の漏れ電流、及び表示電
極１１と他の電極との間の結合容量による表示電極電位
の変動を緩和する重要な働きを有する。一方、ガラス基
板１９上には共通電極２０が形成されており、液晶層４
を介してガラス基板１０と対向している。そして、表示
電極１１と共通電極２０の間の電界により、所定の表示
がなされる。The display electrode 11, a part of which also serves as an auxiliary capacitance electrode, is divided along the longitudinal direction of the signal line 2, and a TFT 3 is provided in each of the parts. The TFT 3 includes a gate electrode 12 integrated with the scanning line 1, a gate insulating film 13, a drain electrode 14 integrated with the signal line 2, a source electrode 15 connected to the display electrode 11, and a semiconductor layer 16. A conductor 17 is formed between the two display electrodes 11 so as to overlap both display electrodes 11 with a gate insulating film 13 in between. Further, in a direction approximately parallel to the scanning line 1, the auxiliary capacitance line 18 is connected to the display electrode 11 and partially to the gate insulating film 13.
are formed so as to face each other with the display electrode 11
An additional auxiliary capacitance is obtained at the overlapped portion of the auxiliary capacitor line 18 and the auxiliary capacitor line 18. This auxiliary capacitance increases the pixel capacitance 5 in FIG. 3 and plays an important role in alleviating leakage current of the TFT 3 during the holding period and fluctuations in display electrode potential due to coupling capacitance between the display electrode 11 and other electrodes. has. On the other hand, a common electrode 20 is formed on the glass substrate 19, and a liquid crystal layer 4 is formed on the glass substrate 19.
It faces the glass substrate 10 via. A predetermined display is produced by the electric field between the display electrode 11 and the common electrode 20.
第３図に示した画素は、主に表示電極１１・補助容量線
１８間のショートの補修を考慮して形成されたものであ
る。一般に、補助容量部は非常に大きな面積を有するた
め、上述したショートが生じやすく、画素欠陥の原因の
ほとんどを占めている。第４図における画素補修法を述
べると、補助容量線１８上のｘ印部でショートが発生し
た場合、まず、破線■に沿ってレーザーカットを行い、
ショートした補助容量電極部を表示電極１１から切り離
す。次に、導電体１７と表示電極１１との重複部をレー
ザーボンディングし、両方の表示電極１１を電気的に接
続することで、残りの補助容量を両方の表示電極１１間
で共有させ、補助容量減少の影響を小さく抑えようとい
うものである。The pixel shown in FIG. 3 was formed mainly in consideration of repairing a short circuit between the display electrode 11 and the auxiliary capacitance line 18. Generally, the auxiliary capacitance section has a very large area, so the above-mentioned short circuit is likely to occur, which accounts for most of the causes of pixel defects. To describe the pixel repair method in FIG. 4, if a short circuit occurs at the x-marked part on the auxiliary capacitance line 18, first perform laser cutting along the broken line ■.
The short-circuited auxiliary capacitor electrode section is separated from the display electrode 11. Next, by laser bonding the overlapping portion of the conductor 17 and the display electrode 11 to electrically connect both display electrodes 11, the remaining auxiliary capacitance is shared between both display electrodes 11, and the auxiliary capacitance is The aim is to keep the impact of the decline to a minimum.
（発明が解決しようとする課題）
ところで、第３図に示したように、アクティブマトリッ
クス型液晶表示装置におけるアレイ基板は電極配置が複
雑で、しかも多層配線を用いているため、表示電極１１
とその周囲の配線との間には大きな結合容量が存在し、
各配線電位の変動によりＴＦＴ３が非導通状態にあって
も表示電極電位に変動が生じる。特に、ゲート電極１２
とソース電極１５の間の結合容量は大きく、ゲート電極
１２とソース電極１５の間の重複面積のばらつき、及び
ゲート絶縁膜１３の膜厚ばらつきによる容量ばらつきが
、表示電極電位のばらつきに直結している。この面から
も、表示電極１１には、般に大きな補助容量を設は画素
容量５を増加させることにより、上述したばらつきを小
さく抑えることが行われている。(Problems to be Solved by the Invention) By the way, as shown in FIG. 3, the array substrate in an active matrix liquid crystal display device has a complicated electrode arrangement and uses multilayer wiring, so that the display electrodes 11
There is a large coupling capacitance between the wire and the surrounding wiring,
Due to fluctuations in each wiring potential, fluctuations occur in the display electrode potential even when the TFT 3 is in a non-conducting state. In particular, the gate electrode 12
The coupling capacitance between the gate electrode 12 and the source electrode 15 is large, and the capacitance variations due to variations in the overlapping area between the gate electrode 12 and the source electrode 15 and variations in the film thickness of the gate insulating film 13 are directly linked to variations in the display electrode potential. There is. From this point of view as well, the above-mentioned variations are suppressed to a small level by generally providing a large auxiliary capacitor in the display electrode 11 and increasing the pixel capacitance 5.
このような状況の下で、第３図に示した画素欠陥補修法
の例は、補修実施後、画素容量が切り離した補助容量分
減少するにもかかわらず、ゲート電極１２・ソース電極
１５間容量は変化しないため、表示電極電位の変動量が
周囲の正常画素より大きくなってしまい、補修画素を完
全に視認されなくすることはできなかった。Under such circumstances, the example of the pixel defect repair method shown in FIG. does not change, the amount of variation in display electrode potential is greater than that of surrounding normal pixels, and it is not possible to make the repaired pixel completely invisible.
この発明は、このような従来の事情に鑑みてなされたも
のである。This invention was made in view of such conventional circumstances.
［発明の構成］
（課題を解決するための手段）
この発明は、絶縁基板上にゲート電極、ゲート絶縁膜、
半導体膜、ソース電極及びドレイン電極から構成される
薄膜トランジスタと、ソース電極に接続された表示電極
と、表示電極に接続された補助容量とが、ゲート電極と
一体の行選択線及びドレイン電極と一体の列選択線の交
点付近にマトリックス状に配置してなるアレイ基板と、
絶縁基板上に共通電極を形成してなる対向基板との間に
液晶を挟持してなるアクティブマトリックス型液晶表示
装置についてのものである。ここで、補助容量を形成す
る補助容量電極は、表示電極に接続された第１補助容量
電極と、表示電極に接続されていない第２補助容量電極
に分割されている。[Structure of the Invention] (Means for Solving the Problems) This invention provides a structure in which a gate electrode, a gate insulating film, a gate insulating film,
A thin film transistor consisting of a semiconductor film, a source electrode, and a drain electrode, a display electrode connected to the source electrode, and an auxiliary capacitor connected to the display electrode, a row selection line integrated with the gate electrode, and a row selection line integrated with the drain electrode. An array substrate arranged in a matrix near the intersection of column selection lines;
This invention relates to an active matrix liquid crystal display device in which a liquid crystal is sandwiched between a counter substrate formed by forming a common electrode on an insulating substrate. Here, the auxiliary capacitor electrode forming the auxiliary capacitor is divided into a first auxiliary capacitor electrode connected to the display electrode and a second auxiliary capacitor electrode not connected to the display electrode.
更に、表示電極と第２補助容量電極の間には、両者の電
極と重複部分を有し且つ少なくとも一方の電極から電気
的に浮遊された導電体が形成されている。Furthermore, a conductor is formed between the display electrode and the second auxiliary capacitance electrode, which overlaps both electrodes and is electrically suspended from at least one of the electrodes.
（作 用）
この発明では、補助容量を構成する例えば補助容量線と
第１補助容量電極の間に短絡等が生じた場合に、第１補
助容量電極を表示電極から切り離し、且つ上記導電体を
介して表示電極と第２補助容量電極を電気的に接続する
。この結果、アクティブマトリックス型液晶表示装置製
造時に問題となる画素欠陥を例えばレーザーにより完全
に補修することを可能としている。(Function) In the present invention, when a short circuit or the like occurs between the auxiliary capacitor line and the first auxiliary capacitor electrode constituting the auxiliary capacitor, the first auxiliary capacitor electrode is separated from the display electrode and the conductor is removed. The display electrode and the second auxiliary capacitor electrode are electrically connected through the display electrode. As a result, it is possible to completely repair pixel defects, which are a problem during the manufacture of active matrix liquid crystal display devices, by using, for example, a laser.
（実施例） 以下、図面を参照してこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図はこの発明の一実施例における一画素分の一例を
示す概略図であり、第１図（ａ）はアレイ基板上の平面
図、第１図（ｂ）は第１図（ａ）のＡ−Ａ−面を矢印方
向からみたときに相当する断面図を表している。FIG. 1 is a schematic diagram showing an example of one pixel in an embodiment of the present invention, FIG. 1(a) is a plan view of the array substrate, and FIG. 1(b) is a plan view of the array substrate. A cross-sectional view corresponding to the A-A plane of FIG. 1 is viewed from the direction of the arrow.
第１図において、ＴＦＴ３０は行選択線３１と一体のゲ
ート電極３２、ゲート絶縁膜３３、列選択線３４と一体
のドレイン電極３５、表示電極３６に接続されたソース
電極３７、及び半導体層３８から構成されている。また
、補助容量は表示電極３６に一体形成された第１補助容
量電極３６ａと、表示電極３６に接続されていない第２
補助容量電極３６ｂに分割され、表示電極３６と第２補
助容量電極３６ｂの間には、電気的に浮遊した導電体３
９が各電極に重複するように形成されている。更に、第
１及び第２補助容量電極３６ａ。In FIG. 1, the TFT 30 includes a gate electrode 32 integrated with a row selection line 31, a gate insulating film 33, a drain electrode 35 integrated with a column selection line 34, a source electrode 37 connected to a display electrode 36, and a semiconductor layer 38. It is configured. The auxiliary capacitor includes a first auxiliary capacitor electrode 36a integrally formed with the display electrode 36, and a second auxiliary capacitor electrode 36a that is not connected to the display electrode 36.
The electrically floating conductor 3 is divided into auxiliary capacitor electrodes 36b, and between the display electrode 36 and the second auxiliary capacitor electrode 36b.
9 is formed so as to overlap each electrode. Furthermore, first and second auxiliary capacitance electrodes 36a.
３６ｂを横切って概略平行な方向に、補助容量線４０が
形成されている。An auxiliary capacitance line 40 is formed in a substantially parallel direction across 36b.
第１図において製造工程に従って説明すると、まず、例
えばガラスからなる絶縁基板４１の一生面上には、例え
ば遮光性材料であるＣｒ膜をスパッタ法で被膜した後、
所定の形状にフォトエツチングすることによりゲート電
極３２、導電体３９及び補助容量線４０が形成され、更
に、これを覆うように例えばＳｉＯからなるゲート絶縁
膜３３がプラズマＣＶＤ法により形成されている。To explain the manufacturing process in FIG. 1, first, a Cr film, which is a light-shielding material, is coated on the entire surface of an insulating substrate 41 made of, for example, glass by sputtering.
A gate electrode 32, a conductor 39, and an auxiliary capacitance line 40 are formed by photoetching into a predetermined shape, and a gate insulating film 33 made of SiO, for example, is formed by plasma CVD so as to cover these.
ここで、ゲート絶縁膜３３が、ゲート電極３２とソース
電極３７の間に介在する絶縁膜である。そして、ゲート
絶縁膜３３のゲート電極３２と対向する部分には、例え
ば１型の水素化アモルファスシリコン（以下、ａ−５ｉ
：Ｈと称す）からなる半導体層３８がプラズマＣＶＤ法
を利用して形成されている。更に、半導体層３８上には
互いに電気的に分離されたｎ型ａ−５ｔ：Ｈからなるド
レイン領域４１とソース領域４２が、同じくプラズマＣ
ＶＤ法を利用して設けられている。そして、半導体層３
８のソース領域４２側に隣接するゲ−ト絶縁膜３３上に
は、例えばＩＴＯ（インジウム・チン・オキサイド）膜
をスパッタ法で被膜した後、所定の形状にフォトエツチ
ングすることにより表示電極３６、第１及び第２補助容
量電極３６ａ、３１５ｂが一括形成されている。また、
ソース領域４２にはソース電極３７の一端が接続され、
ソース電極３７の他端は表示電極３６上に延在して接続
されている。更に、ドレイン領域４１にはドレイン電極
３５の一端が接続されている。ここで、ソース電極３７
とドレイン電極３５とは、例えばＭｏ膜とＡＩ膜をスパ
ッタ法で順次被膜した後、所定の形状にフォトエツチン
グするという同じ工程で形成しており、また、列選択線
３４もソース電極３７及びドレイン電極３５と同じ工程
で形成している。こうして、所望のアレイ基板４３が得
られる。一方、例えばガラスからなる絶縁基板４４の一
生面上には、例えばＩＴＯからなる共通電極４５が形成
されることにより、対向基板４６が構成されている。そ
して、アレイ基板４３の一生面上には、更に全面に例え
ば低温キュア型のポリイミドからなる配向膜４７が形成
されており、また、対向基板４６の一生面上にも全面に
同じく、例えば低温キュア型のポリイミドからなる配向
膜４８が形成されている。そして、アレイ基板４３と対
向基板４８の一生面上に、各々の配向膜４７，４８を所
定の方向に布等でこすることにより、ラビングによる配
向処理がそれぞれ施されるようになる。更に、アレイ基
板４３と対向基板４８は互いの一生面側か対向し且つ互
いの配向軸が概略９０°をなすように組み合わせられ、
これにより得られる間隙には液晶４９が挟持されている
。Here, the gate insulating film 33 is an insulating film interposed between the gate electrode 32 and the source electrode 37. A portion of the gate insulating film 33 facing the gate electrode 32 is made of, for example, type 1 hydrogenated amorphous silicon (hereinafter referred to as a-5i).
:H) is formed using a plasma CVD method. Further, on the semiconductor layer 38, a drain region 41 and a source region 42 made of n-type a-5t:H and electrically isolated from each other are also formed by plasma C.
It is provided using the VD method. And semiconductor layer 3
For example, an ITO (indium tin oxide) film is coated on the gate insulating film 33 adjacent to the source region 42 side of No. 8 by sputtering, and then photoetched into a predetermined shape to form the display electrode 36, The first and second auxiliary capacitance electrodes 36a and 315b are formed at once. Also,
One end of the source electrode 37 is connected to the source region 42,
The other end of the source electrode 37 extends over and is connected to the display electrode 36 . Furthermore, one end of the drain electrode 35 is connected to the drain region 41 . Here, the source electrode 37
The and drain electrodes 35 are formed in the same process, for example, by sequentially coating a Mo film and an AI film by sputtering and then photoetching them into a predetermined shape, and the column selection line 34 is also formed by the source electrode 37 and the drain electrode 35. It is formed in the same process as the electrode 35. In this way, a desired array substrate 43 is obtained. On the other hand, a common electrode 45 made of, for example, ITO is formed on the entire surface of an insulating substrate 44 made of, for example, glass, thereby forming a counter substrate 46 . An alignment film 47 made of, for example, low-temperature cure type polyimide is further formed on the entire surface of the array substrate 43, and an alignment film 47 made of, for example, low-temperature cure type polyimide is also formed on the entire surface of the counter substrate 46. An alignment film 48 made of molded polyimide is formed. Then, by rubbing the respective alignment films 47 and 48 in a predetermined direction with a cloth or the like on the entire surface of the array substrate 43 and the counter substrate 48, an alignment treatment by rubbing is performed, respectively. Furthermore, the array substrate 43 and the counter substrate 48 are combined such that they face each other on their entire surfaces and their orientation axes form approximately 90°.
A liquid crystal 49 is sandwiched in the gap thus obtained.
そして、アレイ基板４３と対向基板４８の他主面側には
、それぞれ偏光板５０．５１が被着されており、アレイ
基板４３と対向基板４８のどちらか一方の他主面側から
照明を行う形になっている。Polarizing plates 50 and 51 are attached to the other main surfaces of the array substrate 43 and the counter substrate 48, respectively, and illumination is performed from the other main surface of either the array substrate 43 or the counter substrate 48. It's in shape.
この実施例では、補助容量部のＸ印に表示電極３６・補
助容量線４０間にショートが発生した場合、まず、破線
■に沿ってレーザーカッティングを行い、欠陥が生じた
第１補助容量電極３６ａを表示電極３６から切り離す。In this embodiment, when a short circuit occurs between the display electrode 36 and the auxiliary capacitance line 40 at the X mark of the auxiliary capacitance section, laser cutting is first performed along the broken line ■, and the defective first auxiliary capacitance electrode 36a is cut. is separated from the display electrode 36.
この時点では、表示電極３６は画素欠陥にはならないも
のの、上述したように周辺正常画素との画素電極電位差
が生じ、表示品位を落としてしまう。そこで次に、表示
電極３６・第２補助容量電極３６ｂ間に形成され電気的
に浮遊させてあった導電体３９とそれぞれの電極とのレ
ーザーボンディングを行い、ソース電極３７に接続され
た表示電極３６と、この表示電極３６から浮遊させてあ
った第２補助容量電極３６ｂを電気的に接続する。この
とき、レーザーカッティングにより切り離した第１補助
容量電極３６ａで形成される補助容量と、レーザーボン
ディングで接続した第２補助容量電極３６ｂで形成され
る補助容量を同等にしておくことにより、補修を行なっ
ても周辺正常画素との画素電極電位差がない、即ち、補
修後に周辺正常画素との視認差がなくて表示品位のよい
アクティブマトリックス型液晶表示装置が得られる。At this point, although the display electrode 36 does not become a pixel defect, as described above, a difference in pixel electrode potential with surrounding normal pixels occurs, degrading the display quality. Therefore, next, laser bonding is performed between the electrically floating conductor 39 formed between the display electrode 36 and the second auxiliary capacitor electrode 36b, and the display electrode 39 connected to the source electrode 37. Then, the second auxiliary capacitance electrode 36b, which had been floating from the display electrode 36, is electrically connected. At this time, the repair is performed by making the auxiliary capacitor formed by the first auxiliary capacitor electrode 36a separated by laser cutting and the auxiliary capacitor formed by the second auxiliary capacitor electrode 36b connected by laser bonding equal. However, there is no difference in pixel electrode potential between normal pixels in the vicinity, that is, there is no difference in visual recognition between normal pixels in the vicinity after repair, and an active matrix liquid crystal display device with good display quality can be obtained.
［発明の効果］
この発明は、画素の構成要素の形状・配置を工夫するこ
とにり、画素欠陥を完全に補修し、画素欠陥のほとんど
ない高い表示品位を有するアクティブマトリックス型液
晶表示装置を実現する。[Effects of the Invention] This invention completely repairs pixel defects by devising the shape and arrangement of pixel components, thereby realizing an active matrix liquid crystal display device with high display quality and almost no pixel defects. do.
第１図はこの発明の一実施例におけるアレイ基板上の一
画素部分の平面図及びＴＦＴ部断面図、第２図は従来の
アクティブマトリックス型液晶表示装置の一例における
駆動原理を説明するための図、第３図は従来のアクティ
ブマトリックス型液晶表示装置の一例における一画素部
分の平面図及びＴＦＴ部断面図分を示す平面図である。
３０・・・ＴＦＴ、 ３１・・・行選択線３２
・・・ゲート電極、 ３３・・・ゲート絶縁膜３４・
・・列選択線、 ３５・・・ドレイン電極３６・・
・表示電極。
３６ａ・・・第１補助容量電極。
３６ｂ・・・第２補助容量電極。
３７・・・ソース電極、 ３８・・・半導体層３９・
・・導電体、 ４０・・・補助容量線４１．４４
・・・絶縁基板。
４３・・・アレイ基板、 ４５・・・共通電極６・・
・対向基板
４９・・・液晶FIG. 1 is a plan view of one pixel portion on an array substrate and a sectional view of a TFT portion in an embodiment of the present invention, and FIG. 2 is a diagram for explaining the driving principle in an example of a conventional active matrix liquid crystal display device. FIG. 3 is a plan view of one pixel portion and a cross-sectional view of a TFT portion in an example of a conventional active matrix liquid crystal display device. 30...TFT, 31... Row selection line 32
...Gate electrode, 33...Gate insulating film 34.
...Column selection line, 35...Drain electrode 36...
・Display electrode. 36a...first auxiliary capacitance electrode. 36b...Second auxiliary capacitance electrode. 37... Source electrode, 38... Semiconductor layer 39.
...Conductor, 40...Auxiliary capacitance line 41.44
...Insulating substrate. 43...Array substrate, 45...Common electrode 6...
・Counter substrate 49...liquid crystal
Claims (1)
ソース電極及びドレイン電極から構成される薄膜トラン
ジスタと、前記ソース電極に接続された表示電極と、前
記表示電極に接続された補助容量とが、前記ゲート電極
と一体の行選択線及び前記ドレイン電極と一体の列選択
線の交点付近にマトリックス状に配置してなるアレイ基
板と、絶縁基板上に共通電極を形成してなる対向基板と
、前記アレイ基板と前記対向基板を組み合わせて得られ
る間隙に挟持してなる液晶とを備えたアクティブマトリ
ックス型液晶表示装置において、前記補助容量の補助容
量電極が、前記表示電極に接続された第１補助容量電極
と、前記表示電極に接続されていない第２補助容量電極
に分割されてなることを特徴とするアクティブマトリッ
クス型液晶表示装置。Gate electrode, gate insulating film, semiconductor film,
A thin film transistor including a source electrode and a drain electrode, a display electrode connected to the source electrode, and an auxiliary capacitor connected to the display electrode, a row selection line integrated with the gate electrode and integrated with the drain electrode. An array substrate arranged in a matrix near the intersection of column selection lines of , a counter substrate formed with a common electrode formed on an insulating substrate, and an array substrate sandwiched in a gap obtained by combining the array substrate and the counter substrate. In the active matrix type liquid crystal display device, the storage capacitor electrode of the storage capacitor includes a first storage capacitor electrode connected to the display electrode, and a second storage capacitor not connected to the display electrode. An active matrix type liquid crystal display device characterized by being divided into electrodes.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193130A JPH0480723A (en) | 1990-07-23 | 1990-07-23 | Active matrix type liquid crystal display device |
| DE69108062T DE69108062T2 (en) | 1990-01-17 | 1991-01-16 | Active matrix liquid crystal display device. |
| EP91100461A EP0438138B1 (en) | 1990-01-17 | 1991-01-16 | Liquid-crystal display device of active matrix type |
| KR1019910000866A KR910014737A (en) | 1990-01-17 | 1991-01-17 | Active Matte Liquid Crystal Display |
| US07/642,666 US5132819A (en) | 1990-01-17 | 1991-01-17 | Liquid-crystal display device of active matrix type having connecting means for repairing defective pixels |
| KR2019940003911U KR940003748Y1 (en) | 1990-01-17 | 1994-02-28 | Liquid crystal display device of active matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193130A JPH0480723A (en) | 1990-07-23 | 1990-07-23 | Active matrix type liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480723A true JPH0480723A (en) | 1992-03-13 |
Family
ID=16302771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193130A Pending JPH0480723A (en) | 1990-01-17 | 1990-07-23 | Active matrix type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480723A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (en) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | Plane display device and method for manufacturing the same |
| US6515720B1 (en) | 1998-07-14 | 2003-02-04 | Kabushiki Kaisha Toshiba | Active matrix liquid crystal display device |
| US6839099B2 (en) | 2000-05-31 | 2005-01-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and deficiency correcting method thereof |
| JP2006047957A (en) * | 2004-08-05 | 2006-02-16 | Au Optronics Corp | Thin film transistor array substrate and repairing method thereof |
| CN108153067A (en) * | 2016-12-02 | 2018-06-12 | 三星显示有限公司 | Display panel |
-
1990
- 1990-07-23 JP JP2193130A patent/JPH0480723A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515720B1 (en) | 1998-07-14 | 2003-02-04 | Kabushiki Kaisha Toshiba | Active matrix liquid crystal display device |
| JP2001159872A (en) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | Plane display device and method for manufacturing the same |
| US6839099B2 (en) | 2000-05-31 | 2005-01-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and deficiency correcting method thereof |
| JP2006047957A (en) * | 2004-08-05 | 2006-02-16 | Au Optronics Corp | Thin film transistor array substrate and repairing method thereof |
| US7221413B2 (en) | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
| CN108153067A (en) * | 2016-12-02 | 2018-06-12 | 三星显示有限公司 | Display panel |
| CN108153067B (en) * | 2016-12-02 | 2022-06-17 | 三星显示有限公司 | Display panel |
| US11693284B2 (en) | 2016-12-02 | 2023-07-04 | Samsung Display Co., Ltd. | Display panel and method of repairing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0439055B2 (en) | ||
| GB2275809A (en) | Liquid crystal display | |
| KR20050001252A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
| JP2693513B2 (en) | Active matrix type liquid crystal display device | |
| JP4030178B2 (en) | Active matrix display device | |
| JPH06102537A (en) | Active matrix type liquid crystal display element | |
| JPH10339888A (en) | Thin film transistor array and its production | |
| JP2002116712A (en) | Display device and its manufacturing method | |
| JPH03242625A (en) | Active matrix type liquid crystal display device | |
| JPH0279026A (en) | Liquid crystal display element | |
| JPH0480723A (en) | Active matrix type liquid crystal display device | |
| JPH0566415A (en) | Active matrix type liquid crystal display device | |
| JP3157186B2 (en) | Active matrix type liquid crystal display | |
| JPH06258668A (en) | Matrix array substrate and its production and liquid crystal display device using the same | |
| JPH0444014A (en) | Active matrix type liquid crystal display device | |
| JPH03212620A (en) | Active matrix type liquid crystal display device | |
| KR100529572B1 (en) | Thin film transistor liquid crystal display | |
| JP3337011B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JPH07248508A (en) | Liquid crystal display device | |
| JP2845487B2 (en) | Active matrix type liquid crystal display | |
| JP3418684B2 (en) | Active matrix type liquid crystal display | |
| JPH03100626A (en) | Active matrix type liquid crystal display element | |
| JPH09274202A (en) | Thin-film transistor array substrate | |
| JP2938558B2 (en) | Active matrix type liquid crystal display | |
| JP3418683B2 (en) | Active matrix type liquid crystal display |