JP3418684B2 - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display

Info

Publication number
JP3418684B2
JP3418684B2 JP2000052874A JP2000052874A JP3418684B2 JP 3418684 B2 JP3418684 B2 JP 3418684B2 JP 2000052874 A JP2000052874 A JP 2000052874A JP 2000052874 A JP2000052874 A JP 2000052874A JP 3418684 B2 JP3418684 B2 JP 3418684B2
Authority
JP
Japan
Prior art keywords
line
pixel electrode
spare
liquid crystal
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000052874A
Other languages
Japanese (ja)
Other versions
JP2000206573A (en
Inventor
厚志 伴
尚幸 島田
幹雄 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25133995A external-priority patent/JP3418653B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000052874A priority Critical patent/JP3418684B2/en
Publication of JP2000206573A publication Critical patent/JP2000206573A/en
Application granted granted Critical
Publication of JP3418684B2 publication Critical patent/JP3418684B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示を行う表示装置に係り、特に、画素電極をマトリ
クス状に配列することにより高密度表示を実現するマト
リクス型液晶表示装置およびその画素欠陥修正方法に関
するものである。 【0002】 【従来の技術】従来、液晶表示装置やプラズマ表示装置
のような表示装置は、マトリクス状に配列された複数の
画素電極とこれらの画素電極と対向して配される対向電
極を備え、両電極間に表示媒体(液晶、プラズマ等)を
介在させている。上記の表示装置は、画素電極に選択的
に電圧を印加することにより、画面上に表示パターンを
形成し、さらに、選択された画素電極と対向電極との間
に印加される電圧により、表示媒体が表示データを光学
的に変調して上記の表示パターンを可視化する。 【0003】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極個々をスイッチング素子により駆動す
る、いわゆるアクティブマトリクス駆動方式が知られて
いる。上記のスイッチング素子としては、TFT(薄膜
トランジスタ)、MIM(金属−絶縁膜−金属)素子等
が一般的に知られている。一方、画素電極は、基板上で
信号線または走査線(バスライン)と同層に形成される
ことが多く、信号線または走査線と接触しないように配
置されている。 【0004】また、絶縁膜上に画素電極を設けることに
より、画素電極とバスラインとを別層に形成することも
提案されている(特開昭61−156025号公報
等)。このような構成では、画素電極とバスラインとが
別層で形成されるため、画素電極の面積(開口率)を拡
大することができる。 【0005】ところで、マトリクス型の基板を用いた液
晶表示装置等においては、製造上の不良に起因する配線
の断線が常に問題となる。この断線を低減するようにし
たアクティブマトリクス型液晶表示装置については、S
ID’95 DIGESTof TECHNICALP
APERS 4:AMLCDs 4.3;”High−
Aperture and Fault−Tolera
nt PixelStructure for TFT
−LCDs”にバスラインを2重化する構造が開示され
ている。 【0006】この構造は、図14に示すように、画素電
極51の1つあたりに2本のゲート線52・52’が設
けられ、ゲート線52・52’が画素電極51の両側で
データ線53・53に沿って配された短絡線54・54
により短絡されている。また、短絡線54・54は、図
示しない絶縁層を介して画素電極51と重ねて形成され
ており、その重なった部分が補助容量として機能するよ
うになっている。このような構成では、2本のゲート線
52・52’によりTFT55が駆動されるので、ゲー
ト線52・52’のうち1本に断線が生じても、短絡線
54・54を介してTFT55へのゲート電圧の印加を
維持することができる。 【0007】また、上記のように、画素電極51と短絡
線54・54とが絶縁膜を介して基板に垂直な方向に重
ねられている。これにより、画素同士の間から光が漏れ
るのを防止するために一般に対向電極側に形成される遮
光パターンの一部を短絡線54・54が兼ねるようにな
っている。 【0008】ここで、画素電極とデータ線とが絶縁膜を
介して重ねられる構成について、以下に説明する。 【0009】図15に示す構成では、画素電極51の両
側の周辺部が、ゲート線52・52およびデータ線53
・53と重なるように設けられている。図16にも示す
ように、画素電極51の下側かつ中央位置には、補助容
量電極(以降、Cs電極と称する)56が設けられてい
る。このCs電極56は、TFT55と共通して用いら
れるゲート絶縁膜57上に形成されており、画素電極5
1のコンタクト部51aと接触している。 【0010】ゲート絶縁膜57は、ガラス製の基板58
上に形成された補助容量線59を覆うように形成されて
いる。ゲート絶縁膜57上のCs電極56の両側には、
下層信号線60・60が形成され、さらにその上にデー
タ線53・53が形成されている。下層信号線60・6
0およびデータ線53・53は、絶縁膜61により覆わ
れている。 【0011】上記の構成では、画素電極51とデータ線
53・53との間に絶縁膜61が介在しているので、画
素電極51をデータ線53・53の配置位置に関わらず
広く形成することができる。 【0012】図17に示す構成では、Cs電極56の配
置が上記の構成と同じであり、さらに、Cs電極56が
ドレイン電極62と接続線63を介して接続されてい
る。上記の図15および図17に示す構成は、Cs電極
56が全ての画素に共通する補助容量線59上に配され
ることにより補助容量を形成するCs on Comm
on構造を採用している。 【0013】図18に示す構成は、Cs電極56が隣接
する画素のゲート線52上に配されることにより補助容
量を形成するCs on Gate構造を採用してい
る。この構成では、Cs電極56が、画素電極51のコ
ンタクト部51bと接続されている。図19に示す構成
は、さらに、Cs電極56がドレイン電極62と接続線
63を介して接続されている。 【0014】 【発明が解決しようとする課題】液晶表示素子の高精細
化および高開口率化に伴い、バスラインの幅が縮小する
一方、バスライン交差部が増加することにより、バスラ
インの断線およびバスライン交差部でのリークが増加す
る傾向にある。このような断線およびリークが発生する
と、バスラインに接続されている画素電極に正常な電圧
が印加されない。このため、電圧が印加されない部分
は、ライン状の欠陥として表示画面に現れる。表示素子
におけるライン状欠陥は致命的な欠陥であり、その素子
を用いた表示装置は不良品として扱われる。このような
不良品が増加すると、表示装置の歩留りの低下を招き、
製品コストが上昇する。 【0015】また、一般的な画素電極とバスラインとを
同層に形成する構造に上記のバスラインが2重化された
構造を適用した場合、画素電極がバスラインと同じ層に
設けられるため、画素電極を大きくすることができず、
さらなる高開口率化を図ることが困難である。また、少
しでも開口率を高めるには、配線同士の間隔を狭めなけ
ればならず、配線間のリークを増加させる可能性が高く
なる。 【0016】さらに、図15ないし図19に示すような
構成では、画素電極51とデータ線53・53とを重ね
て形成することができる。しかしながら、画素電極51
とデータ線53との間の容量は、その間に介在する絶縁
膜61のために小さくすることができない。それゆえ、
その容量によりクロストーク等が生じて表示品位を低下
させてしまう。 【0017】本発明は、上記の事情に鑑みてなされたも
のであって、ライン状欠陥の発生を防止するとともに、
高開口率化が容易な構造を提供することを目的としてい
る。 【0018】 【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、基板上に設けられた複数の走
査線と、該走査線と直交するように形成された複数の信
号線と、隣り合う該走査線と隣り合う該信号線とで囲ま
れた領域に配置される画素電極と、該走査線に印加され
る走査電圧によりオン・オフして該画素電極への該信号
線を介しての信号電圧の印加をスイッチングするスイッ
チング素子とを備えたアクティブマトリクス型液晶表示
装置において、該信号線は、該信号線と同層に形成され
るとともに該信号線に電気的に接続されてなる予備線を
備えてなり、該画素電極は、該信号線および予備線と絶
縁膜を介して別層に形成されるとともに、該画素電極の
周囲で隣り合う該信号線または予備線とそれぞれ一部重
畳する2つの重畳領域を有してなり、該2つの重畳領域
における容量は、それぞれ互いに等しくなるように形成
されてなり、該信号線および予備線には、ライン毎に極
性の反転する信号電圧が印加されるとともに、該予備線
は1本の該信号線の両側で接続される側が1本毎に入れ
替わるように接続されていることを特徴とする。 【0019】また、本発明の画素欠陥修正方法は、上述
したアクティブマトリクス型液晶表示装置において、走
査線と信号線との交差部でリーク不良が生じたとき、該
走査線の両側で信号線を切断することを特徴としてい
る。 【0020】 【発明の実施の形態】〔実施の形態1〕本発明の第1の
実施の形態について図1ないし図6に基づいて説明すれ
ば、以下の通りである。 【0021】本実施の形態に係るアクティブマトリクス
型液晶表示装置(以降、各実施の形態において液晶表示
装置と称する)は、図1に示すように、複数のゲート線
1…、複数のデータ線2…、複数の補助容量線(以降、
Cs線と称する)3…等を有する配線基板を備えてい
る。本液晶表示装置は、その配線基板を含む液晶パネル
を有している。この液晶パネルは、上記の配線基板と図
示しない共通電極が設けられた対向基板とが間隔をおい
て貼り合わされ、その間に液晶が封入された構成であ
る。 【0022】ゲート線1…、データ線2…およびCs線
3…は、それぞれ後述する基板8(図3参照)上に一定
の間隔をおいて互いに平行に設けられている。信号線と
してのデータ線2…は、走査線としてのゲート線1…と
直交して配され、Cs線3…は、全画素に共通して設け
られており、ゲート線1…と平行に配されている。隣り
合うゲート線1・1と隣り合うデータ線2・2とで囲ま
れる領域には、画素電極4が設けられている。 【0023】画素電極4の下側には、予備線5…が設け
られている。予備線5は、画素電極4の中央部にデータ
線2と平行に配されており、画素電極4の1個毎に対と
なるデータ線2に接続されている。また、予備線5は、
データ線2の幅より狭い一定の幅でデータ線2と同種の
金属材料により形成されている。なお、予備線5…は、
インジウム錫酸化物(ITO)のような透明の導電膜に
より形成されていてもよい。 【0024】ゲート線1とデータ線2との交差部の近傍
には、スイッチング素子としてのTFT6が設けられて
いる。TFT6は、半導体層6aを有している。この半
導体層6aは、ゲート線1上に後述するゲート絶縁膜9
(図3参照)を介して形成されており、両端部がそれぞ
れデータ線2とドレイン電極7とに接続されている。ま
た、半導体層6aは、中間部がチャネル領域として形成
されている。ドレイン電極7は、画素電極4の下側に引
き込まれて画素電極4と接続されている。その接続は、
画素電極4に形成されたコンタクト部4aにてなされて
いる。 【0025】TFT6は、ゲート線1にON電圧(走査
電圧)が印加されることによりONし、データ線2に印
加される電圧を画素電極4に与えて画素容量を充電する
ようになっている。 【0026】Cs線3は、隣り合うゲート線1・1の間
に1本ずつ配されている。また、図2および図3に示す
ように、Cs線3は、ガラスのように透光性かつ絶縁性
を有する材料からなる基板8上に形成されている。な
お、ゲート線1は、図4に示すように、Cs線3と同層
に設けられている。 【0027】Cs線3上には、ゲート絶縁膜9を介して
1画素当たり2個の補助容量電極10・10(以降、C
s電極と称する)が形成されている。また、ゲート絶縁
膜9上には、Cs電極10・10の間に予備線5が形成
されるとともに、Cs電極10・10の両脇に下層デー
タ線11・11が形成されている。この下層データ線1
1・11上には、データ線2・2が形成されている。 【0028】さらに、これらは絶縁膜12で覆われてお
り、この絶縁膜12上に画素電極4が形成されている。
画素電極4は、窪んで形成されたコンタクト部4b・4
bを有しており、このコンタクト部4b・4bでCs電
極10・10と接触している。上記の絶縁膜12は、有
機材料、特に樹脂により形成されている。また、絶縁膜
12の材料としては、比誘電率の低い材料が用いられて
いる。 【0029】上記の構成は、Cs電極10…が全ての画
素に共通するCs線3…上に配されている。補助容量
は、Cs線3、Cs電極10およびこれらの間に挟持さ
れるゲート絶縁膜9により形成されるCs on Co
mmon構造である。 【0030】本実施の形態では、以下のように、上記の
構成以外の構成を採用してもよい。 【0031】例えば、図5に示す構成では、Cs電極1
0・10の一方が、ドレイン電極7と接続線13により
接続されている。この構成も、図2の構成と同様、Cs
on Common構造であるが、ドレイン電極7が
Cs電極10を介して画素電極4と接続されている点で
図2の構成と異なる。また、図6に示す構成では、Cs
電極10・10の一部が隣接する画素電極4用のゲート
線1上に設けられている。補助容量は、ゲート線1、C
s電極10およびこれらの間に挟持される前述のゲート
絶縁膜9(図3参照)により形成されるCs on G
ate構造である。 【0032】ここで、上記のように構成される配線基板
の製造について図3および図4を参照しながら説明す
る。 【0033】まず、透光性かつ絶縁性の基板8の表面に
導電薄膜を形成し、その導電薄膜をパターニングするこ
とによりゲート線1およびCs線3を形成する。基板8
としては、ガラス基板を用いるが、透光性かつ絶縁性を
有しておれば他の材料を用いてもよい。また、導電薄膜
には、Ta系の金属材料を用いるが、導電性を有してお
れば他の材料を用いてもよい。 【0034】次に、ゲート線1およびCs線3を覆うよ
うにゲート絶縁膜9となる絶縁性薄膜、半導体薄膜(半
導体層6a)および半導体−電極コンタクト材薄膜を順
次形成し、半導体コンタクト層14・14を形成する。 【0035】ここでは、絶縁性薄膜としてチッ化シリコ
ンを用い、半導体薄膜としてアモルファスシリコンを用
い、コンタクト材薄膜としてn+アモルファスシリコン
を用いる。ただし、絶縁性薄膜を形成する際には、絶縁
性を有するものであればチッ化シリコン以外の材料を用
いてもよい。 【0036】続いて、透明導電薄膜および導電薄膜を重
ねて形成し、導電薄膜をパターニングすることにより、
データ線2およびドレイン電極7およびソース電極15
を形成する。その後、透明導電薄膜をパターニングする
ことにより、下層データ線11、下層ドレイン電極16
および下層ソース電極17、予備線5、Cs電極10を
形成する。このようなパターニングによりTFT6が作
製される。TFT6については、スイッチング素子とし
て動作するように形成できれば、材料、構造および製造
方法は特に問わない。 【0037】ここでは、透明導電薄膜としてITOを用
い、導電薄膜としてTa系金属材料を用いる。ただし、
これらの材料として他の導電材料を用いてもよい。ま
た、データ線2、予備線5、ドレイン電極7およびCs
電極10の全てを1種類の金属材料で形成することが可
能であるし、ITOのような透明導電材料で形成するこ
とも可能である。このような場合、下層データ線11は
不要になる。 【0038】透明導電薄膜および導電薄膜をいずれの材
料で形成する場合においても、予備線5は、配線基板の
作製に欠くことのできないデータ線2、Cs電極10等
の形成と同時に行われる。それゆえ、従来の表示素子の
作製に比べて、予備線5の形成のためにプロセス数が増
加することはない。 【0039】なお、データ線2の幅は、電気的な駆動条
件を考慮して約8μmに設定される。また、予備線5の
幅は、ITOの加工精度を考慮して約4μmに設定され
る。 【0040】さらに、絶縁膜12となる絶縁層を形成
し、この絶縁層に、画素電極4とドレイン電極7とを接
続するためのコンタクトホールおよび画素電極4とCs
電極10とを接続するための他のコンタクトホールを形
成する。ここでは、絶縁層を感光性のアクリル樹脂によ
り約3.0μmの厚さに形成する。このアクリル樹脂の
比誘電率は、3.5に設定されている。ただし、絶縁層
としては、絶縁性を有する材料であればアクリル樹脂以
外の有機材料を用いてもよい。 【0041】そして、ITOを形成しパターニングする
ことにより、画素電極4を形成する。このとき、上記の
コンタクトホール内にコンタクト部4a・4bが形成さ
れる。ここでは、画素電極4の材料としてITO以外の
導電性材料を用いてもよい。 【0042】このようにして、図3および図4に示す構
造の配線基板が作製される。 【0043】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。 【0044】(1)データ線2に断線が生じた場合、予
備線5により断線の発生箇所以降の画素電極4への電圧
の印加が可能になる。それゆえ、断線のためにライン状
欠陥が生じることを防止できる。 【0045】(2)ゲート線1とデータ線2との交差部
またはゲート線1と予備線5との交差部でリークが生じ
た場合には、データ線2または予備線5を交差部の両側
でレーザー光等により切断する。これにより、交差部に
おけるデータ線2または予備線5に電圧が印加されなく
なってリークが発生しなくなる。 【0046】(3)予備線5をデータ線2より狭い幅に
形成することにより、画素の開口率の低下を抑えること
ができる。しかも、予備線5をITOのような透明導電
体で形成することにより、画素を透過する光が予備線5
により遮られないので、画素の開口率は低下せずにす
む。 【0047】(4)絶縁膜12を樹脂で形成することに
より、データ線2および予備線5と画素電極4との間の
容量が小さくなる。その容量は、樹脂の誘電率が低くか
つ樹脂層が厚いほど小さくなる。それゆえ、該容量によ
るクロストークを低減することができる。 【0048】〔実施の形態2〕本発明の第2の実施の形
態について図7および図8に基づいて説明すれば、以下
の通りである。なお、本実施の形態および以降の他の実
施の形態において、前記の第1の実施の形態における構
成要素と同等の機能を有する構成要素については、同様
の符号を付記してその説明を省略する。 【0049】本実施の形態に係る液晶表示装置は、図7
および図8に示すような配線構造をなす配線基板を備え
ている。両配線基板においては、ゲート線1、データ線
2、Cs線3および画素電極4が、前記の第1の実施の
形態における配線基板と同様に配置されている。 【0050】図7に示す配線基板では、Cs線3上に図
示しないゲート絶縁膜を介してCs電極21が配されて
おり、Cs on Common構造の補助容量が形成
されている。このCs電極21は、コンタクト部4cで
画素電極4と接触している。また、本配線基板では、前
述の予備線5(図1参照)の代わりに、予備線22を備
えている。 【0051】予備線22は、画素電極4の下側における
ゲート線1とCs線3と間にゲート線1と平行に配され
ている。予備線22は、図示しないが、画素電極4の1
個毎に対となるゲート線1に接続されている。また、予
備線22は、ゲート線1の幅より狭い一定の幅でゲート
線1と同種の金属材料により形成されている。なお、予
備線22…は、インジウム錫酸化物(ITO)のような
透明の導電膜により形成されていてもよい。 【0052】図8に示す配線基板では、ゲート線1上に
上記のゲート絶縁膜を介してCs電極21が配されてお
り、Cs on Gate構造の補助容量が形成されて
いる。このCs電極21は、コンタクト部4dで画素電
極4と接触している。 【0053】上記の両配線基板の製造は、第1の実施の
形態における配線基板の製造と同様の手順で行われる。
ただし、予備線5を形成する工程が省かれる代わりに、
ゲート線1およびCs線3とともに予備線22を形成す
る工程が設けられる。 【0054】その工程では、基板の表面に例えばTa系
の金属材料からなる導電薄膜を形成し、その導電薄膜を
パターニングすることによりゲート線1、Cs線3およ
び予備線22を形成する。または、基板上に透明導電薄
膜(ITO等)および導電薄膜を重ねて形成し、導電薄
膜をパターニングすることにより、ゲート線1およびC
s線3を形成した後、透明導電薄膜をパターニングする
ことにより、予備線22を形成する。 【0055】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。 【0056】(1)ゲート線1に断線が生じた場合、予
備線22により断線の発生箇所以降の画素電極4への電
圧の印加が可能になる。それゆえ、断線のためにライン
状欠陥が生じることを防止できる。 【0057】(2)ゲート線1とデータ線2との交差部
またはデータ線2と予備線22との交差部でリークが生
じた場合には、ゲート線1または予備線22を交差部の
両側でレーザー光等により切断する。これにより、交差
部におけるゲート線1または予備線22に電圧が印加さ
れなくなってリークが発生しなくなる。 【0058】(3)予備線22をゲート線1より狭い幅
に形成することにより、画素の開口率の低下を抑えるこ
とができる。しかも、予備線22をITOのような透明
導電体で形成することにより、画素を透過する光が予備
線22により遮られないので、画素の開口率は低下せず
にすむ。 【0059】(4)絶縁膜12を樹脂で形成することに
より、ゲート線1および予備線22と画素電極4との間
の容量が小さくなる。その容量は、樹脂の誘電率が低く
かつ樹脂層が厚いほど小さくなる。それゆえ、該容量に
よる画素電圧の引き込みを低減することができる。 【0060】画素電圧の引き込みとは、ゲートとドレイ
ン(画素)との間の容量(Cgd)が増大すると、ゲー
トがオンして画素を充電した後にオフするとき、ドレイ
ン電位がゲートにCgdを介して引き込まれ、この結
果、画素電位が低下することをいう。 【0061】上記の電位の引き込みは、画素電極と共通
電極との間に介在する液晶に与えられるDC成分とな
る。このDC成分は、液晶に悪影響を及ぼすため、共通
電極に印加される電圧を最適化することによりキャンセ
ルされる。ところが、Cgdが大きい場合、各画素の加
工のばらつきによるCgdのばらつきが大きくなりがち
であるため、液晶パネル内でDC成分を十分にキャンセ
ルすることができなくなり、その結果、液晶の信頼性が
低下する。 【0062】本配線基板では、Cgdを小さくすること
ができるので、液晶の信頼性の向上を図ることができ
る。 【0063】〔実施の形態3〕本発明の第3の実施の形
態について図9および10に基づいて説明すれば、以下
の通りである。 【0064】本実施の形態に係る液晶表示装置の配線基
板には、図9に示すように、隣り合うデータ線2・2の
間に2本の予備線31・32が設けられている。予備線
31・32は、金属材料またはITOのような透明導電
体により同じ幅に形成されており、画素電極4の下側に
データ線2と平行に配されている。予備線31は、ある
列の画素電極4…に電圧を印加するためのデータ線2に
画素電極4の1個毎に接続されている。予備線32は、
隣の列の画素電極4…に電圧を印加するためのデータ線
2に画素電極4の1個毎に接続されている。 【0065】上記のような予備線31・32の構造によ
り、Cs線3上には、3個のCs電極33・33・33
が予備線31・32を避けるように設けられている。 【0066】上記の配線基板を製造する際には、第1の
実施の形態の配線基板の製造工程における予備線および
Cs電極形成のためのパターニングおよびコンタクトホ
ール形成のための絶縁層のパターニングが異なる。 【0067】上記の配線基板では、画素電極4と予備線
31との間の容量および画素電極4と予備線32との間
の容量が等しくなっている。このような配線基板を備え
た液晶表示装置において表示を行う際、データ線2に印
加される電圧の極性をライン毎に反転させる。例えば、
ソースライン反転を行う場合は、図10(a)に示すよ
うな波形(ソース1・2)が隣り合う2本のデータ線2
・2に印加される。また、ライン反転と1H反転とを組
み合わせたドット反転を行う場合は、図10(b)に示
すような波形(ソース1・2)が隣り合う2本のデータ
線2・2に印加される。 【0068】ここで、ある画素電極4について、画素の
容量をClc(液晶容量)+Ccs(補助容量Cc
s)、データ線2(予備線5)との容量をCsd1と
し、隣のデータ線2(予備線5)との容量をCsd2と
し、あるタイミングにおけるデータ線2と隣のデータ線
2との電位変化をそれぞれVs1・Vs2とする。その
タイミングにおける画素電位Vdと容量Csdとによる
影響は、簡易的には次式のように表される。 【0069】ΔVd=Vs1×Csd1/(Csd1+
Clc+Ccs)+Vs2×Csd2/(Csd2+C
lc+Ccs) ライン反転またはドット反転の場合は、Vs1とVs2
とが反対の極性(図10(a)(b)におけるソース1
・2)であるため、ΔVdを小さくすることができる。
つまり、Csd1とCsd2とが等しいことにより、上
式は次のように表され、最も効率良くΔVdを小さくす
ることができるのである。 【0070】ΔVd=(Vs1+Vs2)×Csd/
(Csd+Clc+Ccs) これにより、上記の容量の影響を軽減させるとができ、
クロストークの少ない表示品位の高い液晶表示装置を提
供することができる。なお、ここでのクロストークと
は、データ線2の方向に現れるクロストークのことであ
る。 【0071】〔実施の形態4〕本発明の第4の実施の形
態について図11ないし図13に基づいて説明すれば、
以下の通りである。 【0072】本実施の形態に係る液晶表示装置の配線基
板には、図11に示すように、画素電極4…の下側に複
数の予備線41…が設けられている。予備線41は、デ
ータ線2に沿って隣り合う画素電極4・4にわたって配
されており、両端がそれぞれ画素電極4・4側で同じデ
ータ線2に接続されている。また、予備線41…は、1
本のデータ線2の両側で接続される側が1本毎に入れ替
わるように接続されている。また、ゲート線1に沿って
隣り合う画素電極4・4の間において、1本のデータ線
2には、2本の予備線41・41の一端が最も近くなる
位置で接続されている。 【0073】上記のような予備線41の構造により、C
s線3上には、2個のCs電極10・10が予備線41
を避けるように設けられている。 【0074】上記の配線基板を製造する際には、第3の
実施の形態と同様、第1の実施の形態の配線基板の製造
工程における予備線およびCs電極形成のためのパター
ニングおよびコンタクトホール形成のための絶縁層のパ
ターニングが異なる。 【0075】上記の配線基板では、画素電極4とこの画
素電極4の下側に配される2本の予備線41・41との
間のそれぞれの容量が等しくなっている。このような配
線基板を備えた液晶表示装置において表示を行う際、デ
ータ線2に印加される電圧の極性を前述のように1ライ
ン毎に反転させる。これにより、上記の容量の影響を軽
減させるとができ、クロストークの少ない表示品位の高
い液晶表示装置を提供することができる。 【0076】また、本配線基板では、予備線41がデー
タ線2に沿って分散して配される構造であるため、配線
基板の作製過程において行われるウェットエッチングや
洗浄といった液体処理の際に発生する洗浄不良が生じに
くくなる。それゆえ、予備線31・32がデータ線に沿
って連続して配される配線基板(図9参照)に比べて、
配線基板の品質を高めることができる。 【0077】さらに、第3の実施の形態と異なり、予備
線41がゲート線1およびCs線3と交差する箇所を少
なくすることができる。それゆえ、それらの交差部にお
けるリーク不良の発生を抑えることができる。 【0078】ここで、上記の配線基板において断線不良
が生じた際は、図12に示すように、データ線2に電圧
が印加される。 【0079】例えば、データ線2(2A)が断線部Pで
断線した場合、そのデータ線2Aに与えられる電圧は、
予備線41(41A)により断線部Pを迂回してデータ
線2Aに印加される。 【0080】また、ある画素電極4において、データ線
2(2B)と、その隣のデータ線2Aに接続される予備
線41(41B)とが断線部Qで断線した場合、データ
線2Bに与えられる電圧は、予備線41(41C)によ
り断線部Qを迂回してデータ線2Bに印加される。 【0081】上記の配線基板においてリークが生じた際
には、図13に示すように、レーザー光により人工的に
断線して修正する。このとき、レーザー光の照射は、Y
AG(Yttrium−Aluminum−Garne
t)レーザーを10−9〜10−6J/μm2のレーザ
ーパワーで用い、配線基板が点灯表示可能な状態で行わ
れる。 【0082】ここで、点灯表示可能な状態とは、本配線
基板と対向基板とが貼り合わされて、その間に液晶が封
入されて構成される液晶パネルの状態のことをいう。こ
のような液晶パネルのゲート線1…およびデータ線2…
に簡単な波形の信号を与え、目視にてゲート線1とデー
タ線2との間のリークを捜す。 【0083】例えば、ゲート線1とデータ線2との交差
部Rでリークが発生した場合、そのデータ線2をゲート
線1の両側(切断部R1・R2)でレーザー光を照射す
ることにより切断する。 【0084】また、データ線2とCs線3との交差部S
でリーク不良が発生した場合、そのデータ線2をCs線
3の両側(切断部S1・S2)でレーザー光を照射する
ことにより切断する。 【0085】さらに、ゲート線1と予備線41との交差
部Tでリークが発生した場合、その予備線41をゲート
線1の両側(切断部T1・T2)でレーザー光を照射す
ることにより切断する。 【0086】なお、本実施の形態では、液晶パネルにお
いて断線をレーザー光で行う例について述べたが、対向
基板と貼り合わされる前の配線基板に上記のようなリー
クが発見された場合には、レーザー光以外の物理的また
は化学的手段を用いた断線も可能である。また、配線基
板の作製過程において修正を行う場合も同様である。 【0087】このように、予備線41…を設けることに
より、断線不良が生じてもデータ線2への電圧印加を維
持することができるとともに、リーク不良が発生したと
きには人工的な断線を施してリーク不良を除去すること
ができる。このように人工的な断線を施しても、配線が
2重化されているため、断線不良が生じた場合と同様、
データ線2への電圧の印加を維持することができる。 【0088】また、前記の他の実施の形態において述べ
た各配線基板についても、本実施の形態と同様に断線不
良およびリーク不良を克服することができる。 【0089】さらに、本実施の形態および他の実施の形
態に係る配線基板では、TFT6が逆スタガー型である
が、スイッチング素子としてスタガー型のTFTまたは
MIM素子を用いる場合においても本発明の適用が可能
である。 【0090】スタガー型のTFTを用いる場合、ゲート
および半導体層の配置が逆スタガー型のTFTと異なる
構造となる。 【0091】また、MIM素子を用いる場合、前述の配
線基板からゲート線1が省かれた構造となり、ゲート線
1の代わりに対向基板(カラーフィルタ基板)に画素電
極と同じ幅の走査線が設けられる。したがって、この場
合は、配線基板上にMIM素子とともに形成されるデー
タ線について本発明の適用が可能である。 【0092】ただし、この場合でも、前記の各実施の形
態で述べたように、画素電極とデータ線とが絶縁膜を介
して別層に形成されなければならない。 【0093】 【発明の効果】以上のように、本発明のアクティブマト
リクス型液晶表示装置によれば、信号線に断線不良が生
じたときには、予備線を介して断線箇所を迂回するよう
にして信号線に信号電圧が印加される。それゆえ、ある
画素電極と次段の画素電極との間で信号線が断線して
も、その次段の画素電極への信号電圧の印加を維持する
ことができる。 【0094】この結果、ライン状欠陥の発生が防止さ
れ、製品としての良品率を大幅に高めることができる。
また、断線しかかった信号線が、本アクティブマトリク
ス型液晶表示装置の出荷後に、ユーザー側で断線する事
例もあるが、このような場合でも、上記のように表示品
位を保つことができる。したがって、本アクティブマト
リクス型液晶表示装置は、製品コストの低減を図るとと
もに、信頼性を向上させることができるという効果を奏
する。 【0095】また、本発明のアクティブマトリクス型液
晶表示装置は、該画素電極が、該信号電極または予備線
を覆うように形成された有機絶縁膜上に形成されている
ので、画素電極と信号線または予備線との間の容量を小
さくすることができるとともに、信号線または予備線の
下方に形成される走査線と画素電極との間の容量も小さ
くなる。それゆえ、画素電極と信号線または予備線との
間の容量によるクロストークを低減することができると
ともに、走査線と画素電極との間の容量による画素電圧
の引き込みを抑制することができる。したがって、本ア
クティブマトリクス型液晶表示装置は、上記の各容量に
よる影響を抑えて表示品位を向上させることができると
いう効果を奏する。 【0096】本発明の画素欠陥修正方法は、上述したア
クティブマトリクス型液晶表示装置において、走査線と
信号線との交差部でリーク不良が生じたとき、該走査線
の両側で該信号線を切断する方法である。 【0097】これにより、交差部における信号線には電
圧が印加されなくなり、リークが生じなくなる。また、
信号線を断線しても予備線により信号線への電圧印加を
維持することができるため、画素欠陥が生じることはな
い。したがって、本画素欠陥修正方法は、リーク不良を
なくし、表示品位を向上させることができるという効果
を奏する。
DETAILED DESCRIPTION OF THE INVENTION [0001] The present invention relates to a display pixel electrode.
By applying a drive signal via a switching element
In particular, the present invention relates to a display device that performs
Matrix that realizes high-density display by arranging
Liquid crystal display device and pixel defect repair method thereof
Is what you do. [0002] 2. Description of the Related Art Conventionally, liquid crystal display devices and plasma display devices
Display devices such as a plurality of arranged in a matrix
Pixel electrodes and opposing electrodes arranged opposite to these pixel electrodes
With a display medium (liquid crystal, plasma, etc.) between the two electrodes.
It is interposed. The above display device is selectively used for the pixel electrode.
By applying voltage to the display pattern on the screen.
Formed between the selected pixel electrode and the counter electrode.
The display media optically converts the display data according to the voltage applied to
The above-mentioned display pattern is visualized by being modulated. As a driving method of the pixel electrode, a matrix is used.
Switching elements for each of the pixel electrodes
Connected, and each pixel electrode is driven by a switching element.
So-called active matrix drive system is known
I have. As the above switching element, a TFT (thin film)
Transistor), MIM (metal-insulating-metal) element, etc.
Is generally known. On the other hand, the pixel electrode is
Formed on the same layer as signal lines or scanning lines (bus lines)
Often avoid contact with signal or scan lines.
Is placed. In addition, the provision of a pixel electrode on an insulating film
Therefore, the pixel electrode and the bus line may be formed in different layers.
Has been proposed (Japanese Patent Application Laid-Open No. 61-15625).
etc). In such a configuration, the pixel electrode and the bus line
Since it is formed in a separate layer, the area (aperture ratio) of the pixel electrode is increased.
Can be great. By the way, a liquid using a matrix type substrate
In the case of crystal display devices, wiring caused by manufacturing defects
Disconnection is always a problem. To reduce this disconnection.
Active matrix type liquid crystal display device,
ID'95 DIGESTof TECHNICALP
APERS 4: AMLCDs 4.3; "High-
Aperture and Fault-Tolera
nt PixelStructure for TFT
-LCDs "discloses a structure to duplicate bus lines.
ing. [0006] This structure, as shown in FIG.
Two gate lines 52, 52 'are provided for each pole 51.
And the gate lines 52 and 52 ′ are on both sides of the pixel electrode 51.
Short-circuit lines 54 arranged along the data lines 53
Is short-circuited. The short-circuit wires 54
Formed over the pixel electrode 51 via an insulating layer (not shown).
The overlapping part functions as an auxiliary capacitor
Swelling. In such a configuration, two gate lines
Since the TFT 55 is driven by 52 ・ 52 ′, the game
Even if one of the cable lines 52 and 52 'is broken,
Applying a gate voltage to the TFT 55 via the
Can be maintained. Further, as described above, the pixel electrode 51 is short-circuited.
The wires 54 and 54 overlap with each other in a direction perpendicular to the substrate via the insulating film.
I'm nervous. As a result, light leaks from between the pixels.
In general, a shield formed on the counter electrode side to prevent
Short-circuit lines 54 and 54 also serve as part of the optical pattern.
ing. Here, the pixel electrode and the data line form an insulating film.
The configuration that is overlapped via the intermediary will be described below. [0009] In the configuration shown in FIG.
The peripheral portion on the side is formed by gate lines 52 and 52 and data lines 53
-It is provided so as to overlap with 53. Also shown in FIG.
As shown in FIG.
A quantity electrode (hereinafter referred to as a Cs electrode) 56 is provided.
You. This Cs electrode 56 is used in common with the TFT 55.
The pixel electrode 5 is formed on the gate insulating film 57 to be
The first contact portion 51a is in contact with the first contact portion 51a. The gate insulating film 57 is made of a glass substrate 58.
It is formed so as to cover the auxiliary capacitance line 59 formed thereon.
I have. On both sides of the Cs electrode 56 on the gate insulating film 57,
Lower signal lines 60 are formed, and data is further formed thereon.
Tab lines 53 are formed. Lower layer signal line 60.6
0 and the data lines 53 are covered with an insulating film 61.
Have been. In the above configuration, the pixel electrode 51 and the data line
Since the insulating film 61 is interposed between the
Regardless of the arrangement position of the data lines 53
It can be formed widely. In the configuration shown in FIG.
The configuration is the same as the above configuration, and the Cs electrode 56
It is connected to the drain electrode 62 via the connection line 63.
You. The configuration shown in FIG. 15 and FIG.
56 is arranged on an auxiliary capacitance line 59 common to all the pixels.
Cs on Comm
An on structure is adopted. In the configuration shown in FIG. 18, the Cs electrode 56 is adjacent
Is arranged on the gate line 52 of the target pixel.
Adopt Cs on Gate structure to form quantity
You. In this configuration, the Cs electrode 56 is
It is connected to the contact section 51b. Configuration shown in FIG.
In addition, the Cs electrode 56 is connected to the drain electrode 62 by a connection line.
63 are connected. [0014] SUMMARY OF THE INVENTION High definition liquid crystal display devices
Bus line width shrinks due to the trend toward higher aperture ratios
On the other hand, the increase in bus line intersections
Breaks and leaks at bus line intersections
Tend to be. Such disconnections and leaks occur
And a normal voltage is applied to the pixel electrode connected to the bus line.
Is not applied. Therefore, the part where no voltage is applied
Appears on the display screen as a linear defect. Display element
Is a fatal defect in the device
The display device using is treated as a defective product. like this
When the number of defective products increases, the yield of the display device decreases,
Product costs rise. In addition, a general pixel electrode and a bus line
The above bus line is duplicated in the structure formed in the same layer
When the structure is applied, the pixel electrode is on the same layer as the bus line.
Because it is provided, the pixel electrode cannot be enlarged,
It is difficult to further increase the aperture ratio. In addition,
In order to increase the aperture ratio, the spacing between wires must be reduced.
And it is likely to increase leakage between wires
Become. Further, as shown in FIGS.
In the configuration, the pixel electrode 51 and the data lines 53 are overlapped.
Can be formed. However, the pixel electrode 51
The capacitance between the data line 53 and the
The size cannot be reduced due to the film 61. therefore,
Crosstalk etc. occurs due to the capacity, and the display quality deteriorates
Let me do it. The present invention has been made in view of the above circumstances.
Therefore, while preventing the occurrence of line-like defects,
The purpose is to provide a structure that can easily increase the aperture ratio.
You. [0018] An active mat according to the present invention is provided.
A liquid crystal display device has a plurality of scans provided on a substrate.
A scanning line and a plurality of signals formed so as to be orthogonal to the scanning line.
Signal line and the adjacent scanning line and the adjacent signal line.
A pixel electrode disposed in a region where the
The signal to the pixel electrode by turning on / off by the scanning voltage
Switch that switches the application of the signal voltage through the
Active matrix type liquid crystal display having a switching element
In the device, the signal line is formed in the same layer as the signal line.
And a spare line electrically connected to the signal line.
And the pixel electrode is insulated from the signal line and the spare line.
It is formed on another layer via the edge film, and the pixel electrode
Partially overlap with the neighboring signal line or backup line
And two overlapping areas to be folded.
Are formed to be equal to each other
BeenThe signal line and the spare line have poles for each line.
The signal voltage whose polarity is reversed is applied and
Indicates that each side connected to both sides of one signal line
Connected to alternateIt is characterized by being. Further, the pixel defect repairing method of the present invention
Of the active matrix liquid crystal display device
When a leak failure occurs at the intersection of the inspection line and the signal line,
It is characterized by cutting the signal line on both sides of the scanning line.
You. [0020] [Embodiment 1] The first embodiment of the present invention
An embodiment will be described with reference to FIGS.
It is as follows. Active matrix according to the present embodiment
Liquid crystal display device (hereinafter referred to as a liquid crystal display in each embodiment)
The device includes a plurality of gate lines as shown in FIG.
1, a plurality of data lines 2, a plurality of auxiliary capacitance lines (hereinafter, referred to as
A wiring board having 3...
You. The liquid crystal display device includes a liquid crystal panel including the wiring substrate.
have. This liquid crystal panel is
There is a gap between the counter substrate provided with a common electrode (not shown).
With liquid crystal sealed between them.
You. Gate lines 1,..., Data lines 2,.
Are fixed on a substrate 8 (see FIG. 3) described later.
Are provided in parallel with each other at intervals of. Signal lines and
Are connected to gate lines 1 as scanning lines.
Are arranged orthogonally, and Cs lines 3 are provided in common to all the pixels.
Are arranged in parallel with the gate lines 1. Next door
Surrounded by matching gate line 1.1 and adjacent data line 2.2
The pixel electrode 4 is provided in the region to be covered. On the lower side of the pixel electrode 4 are provided spare lines 5.
Have been. The spare line 5 is located at the center of the pixel electrode 4.
The pixel electrodes 4 are arranged in parallel with the line 2 and each pixel electrode 4 has a pair.
Connected to the data line 2. The spare line 5 is
The same type as the data line 2 with a certain width narrower than the width of the data line 2
It is formed of a metal material. In addition, the spare lines 5 ...
For transparent conductive film such as indium tin oxide (ITO)
May be formed. Near the intersection of gate line 1 and data line 2
Is provided with a TFT 6 as a switching element.
I have. The TFT 6 has a semiconductor layer 6a. This half
The conductor layer 6a has a gate insulating film 9 described later on the gate line 1.
(See FIG. 3).
Connected to the data line 2 and the drain electrode 7. Ma
In the semiconductor layer 6a, an intermediate portion is formed as a channel region.
Have been. The drain electrode 7 is drawn below the pixel electrode 4.
And is connected to the pixel electrode 4. The connection is
The contact portion 4a formed on the pixel electrode 4
I have. The TFT 6 applies an ON voltage (scanning) to the gate line 1.
Voltage) is applied and the data line 2 is marked.
Applying the applied voltage to the pixel electrode 4 to charge the pixel capacitance
It has become. The Cs line 3 is provided between adjacent gate lines 1.1.
Are arranged one by one. Also, shown in FIG. 2 and FIG.
As described above, the Cs line 3 is transparent and insulating like glass.
Is formed on a substrate 8 made of a material having What
The gate line 1 is in the same layer as the Cs line 3 as shown in FIG.
It is provided in. On the Cs line 3, a gate insulating film 9 is interposed.
Two auxiliary capacitance electrodes 10 per pixel (hereinafter referred to as C
s electrode). Also, gate insulation
A spare line 5 is formed between the Cs electrodes 10 on the film 9
And the lower layer data is placed on both sides of the Cs electrodes 10.
Data lines 11 are formed. This lower data line 1
Data lines 2 are formed on the lines 1 and 11. Further, these are covered with an insulating film 12.
The pixel electrode 4 is formed on the insulating film 12.
The pixel electrode 4 has contact portions 4b, 4
b, and the contact portions 4b, 4b
It is in contact with poles 10. The insulating film 12 has
It is formed of a machine material, particularly a resin. Also, insulating film
As the material of No. 12, a material having a low relative dielectric constant is used.
I have. In the above configuration, the Cs electrodes 10
Are arranged on common Cs lines 3... Auxiliary capacity
Represents the Cs wire 3, the Cs electrode 10, and the
Cs on Co formed by the gate insulating film 9
It is a mmon structure. In the present embodiment, as described below,
A configuration other than the configuration may be adopted. For example, in the configuration shown in FIG.
0 and 10 are connected by the drain electrode 7 and the connection line 13.
It is connected. This configuration is also similar to the configuration of FIG.
  Although it has an on Common structure, the drain electrode 7
In that it is connected to the pixel electrode 4 via the Cs electrode 10.
It differs from the configuration of FIG. Further, in the configuration shown in FIG.
A gate for the pixel electrode 4 in which a part of the electrode 10 is adjacent.
It is provided on line 1. The auxiliary capacitance is the gate line 1, C
s electrode 10 and the aforementioned gate sandwiched therebetween
Cs on G formed by the insulating film 9 (see FIG. 3)
ate structure. Here, the wiring board configured as described above
Will be described with reference to FIGS. 3 and 4.
You. First, on the surface of the transparent and insulating substrate 8,
Forming a conductive thin film and patterning the conductive thin film
Thus, a gate line 1 and a Cs line 3 are formed. Substrate 8
Glass substrate is used as the
Other materials may be used as long as they have them. Also, conductive thin film
Is made of a Ta-based metal material,
If necessary, other materials may be used. Next, the gate line 1 and the Cs line 3 are covered.
Insulating thin film and semiconductor thin film (semi-
Conductor layer 6a) and semiconductor-electrode contact material thin film
Next, the semiconductor contact layers 14 are formed. Here, silicon nitride is used as the insulating thin film.
Using amorphous silicon as a semiconductor thin film
N + amorphous silicon as contact material thin film
Is used. However, when forming an insulating thin film,
Materials other than silicon nitride
May be. Subsequently, the transparent conductive thin film and the conductive thin film are overlapped.
By forming it and patterning the conductive thin film,
Data line 2, drain electrode 7, and source electrode 15
To form Then, pattern the transparent conductive thin film
As a result, the lower data line 11 and the lower drain electrode 16
And the lower source electrode 17, the spare line 5, and the Cs electrode 10
Form. The TFT 6 is formed by such patterning.
Made. The TFT 6 is used as a switching element.
Material, structure and manufacturing
The method is not particularly limited. Here, ITO was used as the transparent conductive thin film.
In addition, a Ta-based metal material is used as the conductive thin film. However,
Other conductive materials may be used as these materials. Ma
Data line 2, spare line 5, drain electrode 7 and Cs
The entire electrode 10 can be formed of one type of metal material
And made of a transparent conductive material such as ITO.
Both are possible. In such a case, the lower data line 11
It becomes unnecessary. The transparent conductive thin film and the conductive thin film may be made of any material.
In the case where the auxiliary wire 5 is formed by
Data line 2 and Cs electrode 10 which are indispensable for fabrication
Is performed simultaneously with the formation of Therefore, the conventional display element
As compared with fabrication, the number of processes increases due to the formation of the spare line 5.
There is no addition. It should be noted that the width of the data line 2 depends on the electric driving condition.
It is set to about 8 μm in consideration of the situation. In addition,
The width is set to about 4μm in consideration of the processing accuracy of ITO.
You. Further, an insulating layer serving as the insulating film 12 is formed.
Then, the pixel electrode 4 and the drain electrode 7 are connected to this insulating layer.
Contact hole and pixel electrode 4 for connection to Cs
Form another contact hole for connecting to the electrode 10.
To achieve. Here, the insulating layer is made of photosensitive acrylic resin.
To a thickness of about 3.0 μm. Of this acrylic resin
The relative permittivity is set to 3.5. However, the insulation layer
As long as the material has an insulating property,
Other organic materials may be used. Then, ITO is formed and patterned.
Thereby, the pixel electrode 4 is formed. At this time,
Contact portions 4a and 4b are formed in the contact holes.
It is. Here, the material of the pixel electrode 4 is other than ITO.
A conductive material may be used. In this way, the structure shown in FIGS.
Is manufactured. The matrix display element according to the present embodiment
Is configured as described above, so
It can have excellent features. (1) If the data line 2 is disconnected,
Voltage to the pixel electrode 4 after the occurrence of disconnection due to the reserve line 5
Can be applied. Therefore, line-shaped due to disconnection
Defects can be prevented from occurring. (2) Intersection between gate line 1 and data line 2
Or a leak occurs at the intersection of the gate line 1 and the spare line 5.
The data line 2 or the spare line 5 on both sides of the intersection
And cut with laser light or the like. This allows for intersections
No voltage is applied to data line 2 or spare line 5
And no leakage occurs. (3) Make the spare line 5 narrower than the data line 2
By suppressing the reduction of the aperture ratio of the pixel by forming
Can be. Moreover, the spare wire 5 is made of a transparent conductive material such as ITO.
The light transmitted through the pixel is formed by the auxiliary line 5
The aperture ratio of the pixel without lowering.
No. (4) Forming insulating film 12 with resin
Thus, the data line 2 and the backup line 5 and the pixel electrode 4
The capacity becomes smaller. Is the capacitance low for the dielectric constant of the resin?
The thickness becomes smaller as the resin layer becomes thicker. Therefore, the capacity
Crosstalk can be reduced. [Second Embodiment] A second embodiment of the present invention
The state will be described with reference to FIG. 7 and FIG.
It is as follows. It should be noted that the present embodiment and other implementations thereafter.
In the embodiment, the configuration in the first embodiment is described.
For components that have the same function as components,
And the description thereof is omitted. The liquid crystal display device according to the present embodiment has the structure shown in FIG.
And a wiring board having a wiring structure as shown in FIG.
ing. In both wiring boards, the gate line 1 and the data line
2, the Cs line 3 and the pixel electrode 4 are the same as those of the first embodiment.
It is arranged similarly to the wiring board in the embodiment. In the wiring board shown in FIG.
Cs electrode 21 is arranged via a gate insulating film not shown
And an auxiliary capacitance of Cs on Common structure is formed.
Have been. This Cs electrode 21 is
It is in contact with the pixel electrode 4. Also, in this wiring board,
A spare line 22 is provided instead of the spare line 5 (see FIG. 1).
I have. The auxiliary line 22 is located below the pixel electrode 4.
Arranged between gate line 1 and Cs line 3 in parallel with gate line 1
ing. Although not shown, the spare line 22 is connected to one of the pixel electrodes 4.
Each unit is connected to a pair of gate lines 1. Also,
The storage line 22 has a fixed width smaller than the width of the gate line 1.
It is formed of the same kind of metal material as the wire 1. In addition,
Reserve lines 22 ... such as indium tin oxide (ITO)
It may be formed of a transparent conductive film. In the wiring board shown in FIG.
The Cs electrode 21 is arranged via the gate insulating film.
As a result, an auxiliary capacitance having a Cs on Gate structure is formed.
I have. The Cs electrode 21 is connected to the pixel electrode by the contact portion 4d.
It is in contact with pole 4. The manufacture of the above two wiring boards is performed in the first embodiment.
The steps are performed in the same manner as in the manufacture of the wiring board in the embodiment.
However, instead of omitting the step of forming the spare line 5,
A spare line 22 is formed together with the gate line 1 and the Cs line 3.
Is provided. In that step, for example, a Ta-based
Forming a conductive thin film made of a metallic material,
By patterning, gate line 1, Cs line 3 and
And the auxiliary line 22 is formed. Or a transparent conductive thin film on the substrate
Film (ITO, etc.) and conductive thin film
By patterning the film, the gate lines 1 and C
After forming the s-line 3, the transparent conductive thin film is patterned
Thereby, the spare line 22 is formed. The matrix display element according to the present embodiment
Is configured as described above, so
It can have excellent features. (1) If a break occurs in the gate line 1,
The power supply to the pixel electrode 4 after the disconnection occurs due to the reserve line 22
Pressure can be applied. Therefore, line for disconnection
It is possible to prevent a state defect from occurring. (2) Intersection between gate line 1 and data line 2
Or a leak may occur at the intersection of data line 2 and spare line 22.
The gate line 1 or the spare line 22 at the intersection.
Cut on both sides with laser light or the like. This allows the intersection
Voltage is applied to the gate line 1 or the spare line 22 in the
And leaks no longer occur. (3) Make the spare line 22 narrower than the gate line 1
To prevent a decrease in pixel aperture ratio.
Can be. Moreover, the spare line 22 is made transparent like ITO.
The light that passes through the pixel is reserved by forming it with a conductor.
Since it is not blocked by the line 22, the aperture ratio of the pixel does not decrease.
I'm sorry. (4) Forming insulating film 12 with resin
Between the gate line 1 and the spare line 22 and the pixel electrode 4
Capacity is reduced. The capacitance is low due to the low dielectric constant of the resin.
And it becomes small, so that a resin layer is thick. Therefore, the capacity
The pull-in of the pixel voltage due to this can be reduced. The pull-in of the pixel voltage means that the gate and the drain
When the capacitance (Cgd) between the gate and the pixel (pixel) increases, the game
When the pixel turns off after charging the pixel
Potential is pulled into the gate via Cgd,
This means that the pixel potential decreases. The above-described potential pull-in is common to the pixel electrode.
It becomes a DC component given to the liquid crystal interposed between the electrodes.
You. Since this DC component has an adverse effect on the liquid crystal,
Canceling by optimizing the voltage applied to the electrodes
Will be However, when Cgd is large, the addition of each pixel
Variations in Cgd due to variations in engineering tend to be large
Therefore, the DC component is sufficiently canceled in the liquid crystal panel.
The reliability of the liquid crystal
descend. In the present wiring board, it is necessary to reduce Cgd.
Can improve the reliability of the liquid crystal.
You. [Third Embodiment] A third embodiment of the present invention.
The state will be described with reference to FIGS.
It is as follows. The wiring board of the liquid crystal display device according to the present embodiment
As shown in FIG. 9, the plate has adjacent data lines 2
Two spare lines 31 and 32 are provided between them. Spare line
31 and 32 are metal materials or transparent conductive materials such as ITO
Are formed to have the same width depending on the body.
It is arranged in parallel with the data line 2. There is a spare line 31
To the data line 2 for applying a voltage to the pixel electrodes 4 in the column.
Each of the pixel electrodes 4 is connected. The spare line 32 is
Data lines for applying a voltage to the pixel electrodes 4 in the next column
2 is connected to each of the pixel electrodes 4. The structure of the spare lines 31 and 32 as described above
On the Cs line 3, three Cs electrodes 33
Are provided to avoid the spare lines 31 and 32. In manufacturing the above wiring board, the first
Spare line in the manufacturing process of the wiring board of the embodiment and
Patterning and contact hole for Cs electrode formation
The patterning of the insulating layer for forming the tool is different. In the above wiring board, the pixel electrode 4 and the spare line
31 and between the pixel electrode 4 and the spare line 32
Are equal in capacity. Equipped with such a wiring board
When data is displayed on the liquid crystal display device, the data line 2 is marked.
The polarity of the applied voltage is inverted for each line. For example,
When performing source line inversion, as shown in FIG.
Data lines 2 with adjacent waveforms (sources 1 and 2)
Applied to 2. Also, line inversion and 1H inversion are combined.
FIG. 10 (b) shows the case of performing the combined dot inversion.
Two data with adjacent waveforms (sources 1 and 2)
Applied to lines 2.2. Here, for a certain pixel electrode 4,
The capacitance is Clc (liquid crystal capacitance) + Ccs (auxiliary capacitance Cc
s), the capacity of the data line 2 (the spare line 5) is Csd1.
And the capacitance between the adjacent data line 2 (the spare line 5) is Csd2.
The data line 2 and the adjacent data line at a certain timing
The potential changes from Vs2 to Vs2 are Vs1 and Vs2, respectively. That
Depends on the pixel potential Vd and the capacitance Csd at the timing
The effect is simply expressed by the following equation. ΔVd = Vs1 × Csd1 / (Csd1 +
Clc + Ccs) + Vs2 × Csd2 / (Csd2 + C
lc + Ccs) In the case of line inversion or dot inversion, Vs1 and Vs2
Are opposite in polarity (source 1 in FIGS. 10 (a) and 10 (b)).
(2) Therefore, ΔVd can be reduced.
That is, since Csd1 and Csd2 are equal,
The equation is expressed as follows, and reduces ΔVd most efficiently.
You can do it. ΔVd = (Vs1 + Vs2) × Csd /
(Csd + Clc + Ccs) Thereby, the influence of the above capacity can be reduced,
Providing high-quality liquid crystal display devices with low crosstalk
Can be offered. The crosstalk here
Is the crosstalk appearing in the direction of the data line 2.
You. [Embodiment 4] A fourth embodiment of the present invention.
The state will be described with reference to FIGS. 11 to 13.
It is as follows. The wiring board of the liquid crystal display device according to the present embodiment
As shown in FIG. 11, the plate has multiple
A number of spare lines 41 are provided. The spare line 41 is
Over the adjacent pixel electrodes 4 along the data line 2.
Both ends are the same on the pixel electrode 4 side.
Data line 2. The spare lines 41 are 1
Sides connected on both sides of two data lines 2 are switched every other
Connected to Also, along the gate line 1
One data line between adjacent pixel electrodes 4
In 2, the ends of the two spare lines 41 are closest.
Connected in position. With the structure of the spare line 41 as described above, C
On the s-line 3, two Cs electrodes 10
It is provided to avoid. When manufacturing the above-mentioned wiring board, the third
As in the embodiment, the manufacture of the wiring board of the first embodiment
For forming spare line and Cs electrode in process
Insulating layer for forming and contact hole formation
Turning is different. In the above-described wiring board, the pixel electrode 4 and this pixel
Of the two spare lines 41, 41 arranged below the elementary electrode 4.
Each capacity between them is equal. Such a distribution
When displaying on a liquid crystal display device with a line substrate,
The polarity of the voltage applied to the data line 2 as described above.
Invert every time. This reduces the effect of the above capacity.
High display quality with little crosstalk
Liquid crystal display device can be provided. In the present wiring board, the spare line 41 is
Since the structure is distributed along the data line 2, the wiring
Wet etching performed during the manufacturing process of the substrate
Cleaning defects that occur during liquid processing such as cleaning
It becomes hard. Therefore, the spare lines 31 and 32 run along the data lines.
Compared to the wiring board (see FIG. 9) that is continuously arranged.
The quality of the wiring board can be improved. Further, unlike the third embodiment, a spare
The point where line 41 intersects with gate line 1 and Cs line 3
Can be eliminated. Therefore, at those intersections
Leakage defects can be suppressed. Here, a disconnection failure in the above-mentioned wiring board
Occurs, a voltage is applied to the data line 2 as shown in FIG.
Is applied. For example, when the data line 2 (2A) is
When a disconnection occurs, the voltage applied to the data line 2A is:
Data bypassing the break P by the spare line 41 (41A)
Applied to line 2A. Further, in a certain pixel electrode 4, a data line
2 (2B) and a spare connected to the adjacent data line 2A.
When the line 41 (41B) is disconnected at the disconnection portion Q, the data
The voltage applied to line 2B is supplied by spare line 41 (41C).
It is applied to the data line 2B bypassing the disconnection portion Q. When Leaks Occur in the Wiring Board
As shown in FIG. 13, laser light artificially
Disconnect and correct. At this time, the laser light irradiation is Y
AG (Yttrium-Aluminum-Garne)
t) Laser of 10-9 to 10-6 J / μm2
-Power is used and the wiring board is lit and displayed.
It is. Here, the state in which lighting and display are possible means that the main wiring
The substrate and the counter substrate are bonded together, and the liquid crystal is sealed between them.
This refers to the state of the liquid crystal panel that is configured to be inserted. This
Gate lines 1 and data lines 2 of a liquid crystal panel such as
Signal with a simple waveform to the gate line 1 and the data
Look for a leak between the cable 2 For example, the intersection between the gate line 1 and the data line 2
If a leak occurs in the portion R, the data line 2 is gated.
Irradiate laser beam on both sides of line 1 (cutting part R1, R2)
By cutting. The intersection S of the data line 2 and the Cs line 3
In the case where a leak failure occurs, the data line 2 is connected to the Cs line
Irradiate laser light on both sides (cutting parts S1 and S2) of 3
By cutting. Further, the intersection between the gate line 1 and the spare line 41
When a leak occurs in the portion T, the spare line 41 is gated.
Irradiate laser light on both sides of line 1 (cuts T1 and T2)
By cutting. In the present embodiment, the liquid crystal panel
In this example, the disconnection was performed using laser light.
Before bonding to the board,
If a laser beam is found, a physical or
Can also be broken using chemical means. Also, the wiring base
The same applies to the case where the correction is performed in the process of manufacturing the plate. As described above, the provision of the spare lines 41...
Thus, even if a disconnection failure occurs, the voltage application to the data line 2 is maintained.
And leaks have occurred.
In order to eliminate leak defects by artificial disconnection
Can be. Even if an artificial disconnection is made in this way, the wiring
Because it is duplicated, similar to the case where disconnection failure occurs,
The application of the voltage to the data line 2 can be maintained. In the other embodiments described above,
Each of the wiring boards also has no disconnection similarly to the present embodiment.
Good and leak defects can be overcome. Further, this embodiment and other embodiments
In the wiring board according to the embodiment, the TFT 6 is of an inverted stagger type.
Is a staggered TFT or
The present invention can be applied even when an MIM element is used.
It is. When a staggered TFT is used, the gate
And arrangement of semiconductor layers are different from inverted stagger type TFT
Structure. When the MIM element is used, the above-described arrangement is used.
The gate line 1 is omitted from the line substrate, and the gate line
Instead of 1, the pixel voltage is applied to the opposite substrate (color filter substrate).
A scan line of the same width as the pole is provided. Therefore, this place
In this case, the data formed with the MIM element on the wiring board
The present invention can be applied to a power line. However, in this case as well, in each of the above embodiments,
As described in the above, the pixel electrode and the data line
And must be formed in a separate layer. [0093] As described above, the active mat of the present invention
According to the liquid crystal display device, disconnection failure occurs in the signal line.
In case of failure, make a detour around the disconnection point via the backup line.
Then, a signal voltage is applied to the signal line. Hence, there is
The signal line is broken between the pixel electrode and the next pixel electrode.
Also maintain the application of signal voltage to the next pixel electrode
be able to. As a result, the occurrence of line defects is prevented.
As a result, the rate of non-defective products can be greatly increased.
Also, the broken signal line is
Disconnection on the user side after shipment of
Although there is an example, even in such a case,
You can keep your place. Therefore, this active mat
Rix-type liquid crystal display device aims to reduce product cost
In particular, it has the effect of improving reliability.
I do. Further, the active matrix type liquid of the present invention
In the crystal display device, the pixel electrode is connected to the signal electrode or the spare line.
Formed on an organic insulating film formed to cover
Therefore, the capacitance between the pixel electrode and the signal line or spare line is reduced.
As well as signal lines or backup lines.
The capacitance between the scanning line formed below and the pixel electrode is also small.
It becomes. Therefore, the pixel electrode and the signal line or the spare line
That crosstalk due to capacitance between them can be reduced
In both cases, the pixel voltage due to the capacitance between the scanning line and the pixel electrode
Can be suppressed. Therefore, this book
Active matrix liquid crystal display devices
Display quality can be improved by suppressing the effects of
This has the effect. The pixel defect repair method of the present invention employs the above-described method.
In active matrix liquid crystal displays, scanning lines and
When a leak failure occurs at the intersection with the signal line, the scan line
Is to cut the signal line on both sides. As a result, the signal line at the intersection is
No pressure is applied and no leakage occurs. Also,
Even if the signal line is broken, the voltage applied to the signal line
Pixel defects will not occur.
No. Therefore, the present pixel defect repair method eliminates leak defects.
The effect that display quality can be improved
To play.

【図面の簡単な説明】 【図1】本発明の第1の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。 【図2】図1の配線基板における1画素領域の構成を拡
大して示す平面図である。 【図3】図2の配線基板におけるA−A’線矢視断面図
である。 【図4】図2の配線基板におけるTFTの部分の構成を
示す断面図である。 【図5】本発明の第1の実施の形態に係る配線基板であ
って予備線がデータ線に接続される他の構成を示す平面
図である。 【図6】本発明の第1の実施の形態に係る配線基板であ
って予備線がデータ線に接続されるさらに他の構成を示
す平面図である。 【図7】本発明の第2の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の1画素領域分の構
成を示す平面図である。 【図8】本発明の第2の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の1画素領域分の他
の構成を示す平面図である。 【図9】本発明の第3の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。 【図10】図9の配線基板においてソースライン反転お
よびドット反転が行われる際にデータ線およびゲート線
に印加される電圧波形を示す波形図である。 【図11】本発明の第4の実施の形態に係るアクティブ
マトリクス型液晶表示装置用配線基板の構成を示す平面
図である。 【図12】図11の配線基板に断線不良が生じたときの
状態を示す平面図である。 【図13】図11の配線基板にリーク不良が生じたとき
の修正を説明する平面図である。 【図14】ゲート線が2重化された従来のアクティブマ
トリクス型液晶表示装置用配線基板の1画素領域分の構
成を示す平面図である。 【図15】Cs on Common構造の補助容量を
有する従来のアクティブマトリクス型液晶表示装置用配
線基板の1画素領域分の構成を示す平面図である。 【図16】図15の配線基板におけるB−B’線矢視断
面図である。 【図17】Cs on Common構造の補助容量を
有する従来のアクティブマトリクス型液晶表示装置用配
線基板の1画素領域分の他の構成を示す平面図である。 【図18】Cs on Gate構造の補助容量を有す
る従来のアクティブマトリクス型液晶表示装置用配線基
板の1画素領域分の構成を示す平面図である。 【図19】Cs on Gate構造の補助容量を有す
る従来のアクティブマトリクス型液晶表示装置用配線基
板の1画素領域分の他の構成を示す平面図である。 【符号の説明】 1 ゲート線(走査線) 2 データ線(信号線) 4 画素電極 5 予備線 6 TFT(スイッチング素子) 8 基板 9 ゲート絶縁膜(絶縁膜) 12 絶縁膜(絶縁膜、有機絶縁膜) 22 予備線 31・32 予備線 41 予備線 S・T・R 交差部 R1・R2 切断部 S1・S2 切断部 T1・T2 切断部
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing a configuration of a wiring substrate for an active matrix liquid crystal display device according to a first embodiment of the present invention. FIG. 2 is an enlarged plan view showing a configuration of one pixel region in the wiring board of FIG. 1; FIG. 3 is a cross-sectional view taken along line AA ′ of the wiring board of FIG. 2; FIG. 4 is a cross-sectional view illustrating a configuration of a TFT portion in the wiring board of FIG. 2; FIG. 5 is a plan view showing another configuration in which the spare line is connected to the data line, which is the wiring board according to the first embodiment of the present invention. FIG. 6 is a plan view showing still another configuration of the wiring board according to the first embodiment of the present invention, in which spare lines are connected to data lines. FIG. 7 is a plan view showing a configuration for one pixel region of a wiring substrate for an active matrix liquid crystal display device according to a second embodiment of the present invention. FIG. 8 is a plan view showing another configuration for one pixel region of a wiring substrate for an active matrix liquid crystal display device according to a second embodiment of the present invention. FIG. 9 is a plan view showing a configuration of a wiring substrate for an active matrix liquid crystal display device according to a third embodiment of the present invention. FIG. 10 is a waveform diagram showing voltage waveforms applied to data lines and gate lines when source line inversion and dot inversion are performed in the wiring board of FIG. 9; FIG. 11 is a plan view showing a configuration of a wiring substrate for an active matrix liquid crystal display device according to a fourth embodiment of the present invention. 12 is a plan view showing a state where a disconnection failure occurs in the wiring board of FIG. 11; FIG. 13 is a plan view illustrating correction when a leak failure occurs in the wiring board of FIG. 11; FIG. 14 is a plan view showing a configuration for one pixel region of a conventional wiring substrate for an active matrix type liquid crystal display device in which gate lines are duplicated. FIG. 15 is a plan view showing a configuration of one pixel region of a conventional wiring substrate for an active matrix type liquid crystal display device having a storage capacitance of a Cs on Common structure. 16 is a cross-sectional view of the wiring board of FIG. 15 taken along line BB '; FIG. 17 is a plan view showing another configuration for one pixel region of a conventional wiring substrate for an active matrix type liquid crystal display device having an auxiliary capacitance having a Cs on Common structure. FIG. 18 is a plan view showing a configuration for one pixel region of a conventional wiring substrate for an active matrix liquid crystal display device having a storage capacitor of a Cs on Gate structure. FIG. 19 is a plan view showing another configuration for one pixel region of a conventional wiring substrate for an active matrix type liquid crystal display device having a storage capacitor of a Cs on Gate structure. [Description of Signs] 1 gate line (scan line) 2 data line (signal line) 4 pixel electrode 5 spare line 6 TFT (switching element) 8 substrate 9 gate insulating film (insulating film) 12 insulating film (insulating film, organic insulating) 22) Spare line 31/32 Spare line 41 Spare line S / T / R Intersection R1 / R2 Cut part S1 / S2 Cut part T1 / T2 Cut part

フロントページの続き (56)参考文献 特開 平6−230422(JP,A) 特開 平6−274130(JP,A) 特開 平2−179616(JP,A) 特開 昭62−245222(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G09G 3/36 G02F 1/13 101 G02F 1/1343 Continuation of the front page (56) References JP-A-6-230422 (JP, A) JP-A-6-274130 (JP, A) JP-A-2-179616 (JP, A) JP-A-62-245222 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/1368 G09G 3/36 G02F 1/13 101 G02F 1/1343

Claims (1)

(57)【特許請求の範囲】 【請求項1】基板上に設けられた複数の走査線と、該走
査線と直交するように形成された複数の信号線と、隣り
合う該走査線と隣り合う該信号線とで囲まれた領域に配
置される画素電極と、該走査線に印加される走査電圧に
よりオン・オフして該画素電極への該信号線を介しての
信号電圧の印加をスイッチングするスイッチング素子と
を備えたアクティブマトリクス型液晶表示装置におい
て、 該信号線は、該信号線と同層に形成されるとともに該信
号線に電気的に接続されてなる予備線を備えてなり、 該画素電極は、該信号線および予備線と絶縁膜を介して
別層に形成されるとともに、該画素電極の周囲で隣り合
う該信号線または予備線とそれぞれ一部重畳する2つの
重畳領域を有してなり、 該2つの重畳領域における容量は、それぞれ互いに等し
くなるように形成されてなり、 該信号線および予備線には、ライン毎に極性の反転する
信号電圧が印加されるとともに、 該予備線は1本の該信号線の両側で接続される側が1本
毎に入れ替わるように接続されていることを特徴とする
アクティブマトリクス型液晶表示装置。
(57) [Claim 1] A plurality of scanning lines provided on a substrate, a plurality of signal lines formed so as to be orthogonal to the scanning lines, and a plurality of scanning lines adjacent to the adjacent scanning lines. A pixel electrode disposed in a region surrounded by the matching signal line; and a scanning voltage applied to the scanning line, which is turned on / off to apply a signal voltage to the pixel electrode via the signal line. An active matrix type liquid crystal display device having a switching element for switching, wherein the signal line includes a spare line formed in the same layer as the signal line and electrically connected to the signal line; The pixel electrode is formed in a separate layer via the signal line and the spare line and an insulating film, and has two overlapping regions that partially overlap the signal line or the spare line adjacent to the periphery of the pixel electrode. The two overlapping areas The signal line and the spare line are applied with a signal voltage whose polarity is inverted for each line, and the spare line is connected to one signal line. An active matrix type liquid crystal display device, characterized in that the two connected sides are connected so as to be switched one by one.
JP2000052874A 1995-09-28 2000-02-29 Active matrix type liquid crystal display Expired - Fee Related JP3418684B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000052874A JP3418684B2 (en) 1995-09-28 2000-02-29 Active matrix type liquid crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25133995A JP3418653B2 (en) 1995-09-28 1995-09-28 Active matrix type liquid crystal display
JP2000052874A JP3418684B2 (en) 1995-09-28 2000-02-29 Active matrix type liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25133995A Division JP3418653B2 (en) 1995-09-28 1995-09-28 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000206573A JP2000206573A (en) 2000-07-28
JP3418684B2 true JP3418684B2 (en) 2003-06-23

Family

ID=26540156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000052874A Expired - Fee Related JP3418684B2 (en) 1995-09-28 2000-02-29 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3418684B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383651C (en) * 2001-09-28 2008-04-23 株式会社日立制作所 Display device
KR102008754B1 (en) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and manufacturing method thereof
CN113690277B (en) * 2021-07-30 2024-04-05 武汉天马微电子有限公司 Display panel, data line open circuit repairing method and display device

Also Published As

Publication number Publication date
JP2000206573A (en) 2000-07-28

Similar Documents

Publication Publication Date Title
JP3418653B2 (en) Active matrix type liquid crystal display
JP3433779B2 (en) Active matrix substrate and manufacturing method thereof
JP2003195330A (en) Liquid crystal display device
US5434686A (en) Active matrix display device
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
US6985194B2 (en) Matrix array substrate
JPH1039333A (en) Active matrix type liquid crystal display device and method for correcting its defect
JP3272625B2 (en) Active matrix type liquid crystal display device and pixel defect repair method
JPH10123563A (en) Liquid crystal display device and its fault correction method
JP2002116712A (en) Display device and its manufacturing method
JPH0279026A (en) Liquid crystal display element
JP2800958B2 (en) Active matrix substrate
JP2002091341A (en) Optoelectronic device and electronic equipment
JP3418684B2 (en) Active matrix type liquid crystal display
JP2001092378A (en) Active matrix substrate
JPH11190858A (en) Active matrix type display device and its manufacture
JP3418683B2 (en) Active matrix type liquid crystal display
JP3310600B2 (en) Active matrix type liquid crystal display device and its defect repair method
KR100529572B1 (en) Thin film transistor liquid crystal display
JPH0444014A (en) Active matrix type liquid crystal display device
JP3332038B2 (en) Liquid crystal display
JPH05333376A (en) Liquid crystal display device and driving method therefor
JPH117044A (en) Array substrate for display device
JP2001142097A (en) Liquid crystal display device and manufacturing method therefor
JP2002090775A (en) Matrix array substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees