JPH0317614A - Production of active matrix display device - Google Patents

Production of active matrix display device

Info

Publication number
JPH0317614A
JPH0317614A JP1153133A JP15313389A JPH0317614A JP H0317614 A JPH0317614 A JP H0317614A JP 1153133 A JP1153133 A JP 1153133A JP 15313389 A JP15313389 A JP 15313389A JP H0317614 A JPH0317614 A JP H0317614A
Authority
JP
Japan
Prior art keywords
switching element
picture element
electrode
substrates
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1153133A
Other languages
Japanese (ja)
Inventor
Hiroaki Kato
博章 加藤
Akihiko Imaya
今矢 明彦
Mikio Katayama
幹雄 片山
Kiyoshi Nakazawa
中沢 清
Takayoshi Nagayasu
孝好 永安
Ken Kanamori
金森 謙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1153133A priority Critical patent/JPH0317614A/en
Priority to US07/467,648 priority patent/US5102361A/en
Priority to EP90300626A priority patent/EP0380265B1/en
Priority to DE69010701T priority patent/DE69010701T2/en
Priority to KR1019900000775A priority patent/KR940001904B1/en
Publication of JPH0317614A publication Critical patent/JPH0317614A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To detect the defects of picture elements in the production stage of an active matrix substrate by sealing a display medium between the active matrix substrate and a counter substrate. CONSTITUTION:Twisted nematic liquid crystal molecules 18 are sealed as the display medium between a pair of glass substrates 1 and 20. The liquid crystal molecules 18 are oriented and converted by responding to the impressed voltages between picture element electrodes 5 and a counter electrode 22, by which optical modulation is executed. The optical modulation is visually admitted as display patterns. The driving voltage is impressed to all the picture element electrodes 5 via main TFTs 6 from all the wirings of gate bus wirings 3 and source bus wirings 4 of the liquid crystal display device having the above- mentioned constitution. The defects of the picture elements are easily visually recognized in the state in which all the picture element electrodes are driven in this state. The easy correction of the defect is possible by using a connecting part 25 if the defect of the picture element is generated by the defect of the main TFT 6.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は表示用絵素電極にスイッチング素子を介して駆
動信号を印加することにより、表示を実行する表示装置
の製造方法に関し、特に絵素電極をマトリクス状に配列
して高密度表示を行う、アクティブマトリクス駆動方式
の表示装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a display device that performs display by applying a drive signal to a display picture element electrode via a switching element. The present invention relates to a method of manufacturing an active matrix drive type display device that performs high-density display by arranging electrodes in a matrix.

(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
戊される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、その間に介在する表示媒体
の光学的変調が行われる。この光学的変調が表示パター
ンとして視認される。絵素電極の駆動方式として、個々
の独立した絵素電極を配列し、この絵素電極のそれぞれ
にスイノチング素子を連結して駆動するアクティブマト
リクス駆動方式が知られている。絵素電極を選択駆動す
るスイッチング素子としては、TPT (薄膜トランジ
スタ)素子、MIM (金属−絶縁層一金属)素子、M
OS}ランジスタ素子、ダイオード、バリスタ等が一般
的に知られている。
(Prior Art) Conventionally, in liquid crystal display devices, EL display devices, plasma display devices, etc., display patterns are formed on the screen by selectively driving pixel electrodes arranged in a matrix. Ru. A voltage is applied between a selected picture element electrode and a counter electrode facing the selected picture element electrode, and optical modulation of the display medium interposed therebetween is performed. This optical modulation is visually recognized as a display pattern. As a driving method for picture element electrodes, an active matrix driving method is known in which individual independent picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes and driven. Switching elements that selectively drive picture element electrodes include TPT (thin film transistor) elements, MIM (metal-insulating layer-metal) elements, and MIM (metal-insulating layer-metal) elements.
OS} transistor elements, diodes, varistors, etc. are generally known.

アクティブマトリクス駆動方式は、高コントラストの表
示が可能であり、液晶テレビジョン、ワードブaセッサ
、コンピュータの端末表示装置等に実用化されている。
The active matrix drive method is capable of high-contrast display and has been put to practical use in liquid crystal televisions, word processors, computer terminal display devices, and the like.

(発明が解決しようとする課B) このような表示装置を用いて高密度の表示を大画面で行
う場合、非常に多数の絵素電極とスイッチング素子とを
配列することが必要となる。しかしながら、スイッチン
グ素子は基板上に作製した時点で動作不良素子として形
成されることがある。
(Problem B to be Solved by the Invention) When performing high-density display on a large screen using such a display device, it is necessary to arrange a very large number of picture element electrodes and switching elements. However, the switching element may be formed as a malfunctioning element at the time of fabrication on the substrate.

このような不良素子に連結された絵素電極は、表示に寄
与しない絵素欠陥を生ずることになる。
A picture element electrode connected to such a defective element will cause a picture element defect that does not contribute to display.

絵素欠陥を修正する為の構成が、例えば特開昭61−1
53619号公報に開示されている。この構成では、絵
素電極1個当り複数個のスイッチング素子が設けられる
。複数個のスイッチング素子のうちの一個が絵素電極に
接続され、他は絵素電極には接続されない。絵素電極に
接続されたスイッチング素子が不良の場合は、レーザト
リマ、超音波カッタ等により該スイッチング素子が絵素
電極から切り離され、他のスイッチング素子が絵素電極
に接続される。スイッチング素子と絵素電極との接続は
、微小な導体をディスペンサ等で付着させることにより
、或いは基板上にAuS At等を所定部位にコートす
ることにより行われる。
For example, a configuration for correcting pixel defects is disclosed in Japanese Patent Application Laid-Open No. 61-1
It is disclosed in Japanese Patent No. 53619. In this configuration, a plurality of switching elements are provided for each picture element electrode. One of the plurality of switching elements is connected to the picture element electrode, and the others are not connected to the picture element electrode. If a switching element connected to a picture element electrode is defective, the switching element is separated from the picture element electrode using a laser trimmer, an ultrasonic cutter, or the like, and another switching element is connected to the picture element electrode. The switching element and the picture element electrode are connected by attaching a minute conductor using a dispenser or the like, or by coating a predetermined portion of the substrate with AuS At or the like.

更に、特開昭61−56382号公報及び特開昭59−
101693号公報には、レーザ光を照射して金属を溶
融させることにより、金a層相互間を電気的に接続する
構成が開示されている。
Furthermore, JP-A-61-56382 and JP-A-59-
Japanese Patent No. 101693 discloses a configuration in which gold a layers are electrically connected to each other by irradiating laser light to melt the metal.

上記の欠陥修正は、表示装置を組み立てる前のアクティ
ブマトリクス基板の状態で行われている。
The above defect correction is performed on the active matrix substrate before the display device is assembled.

ところが、絵素欠陥をアクティブマトリクス基板の製作
段階で検出することは極めて困難である。
However, it is extremely difficult to detect pixel defects at the stage of manufacturing an active matrix substrate.

特に絵素数が10万個〜50万個以上もある大型表示装
置では、全ての絵素電極の電気的特性を検出して不良ス
イッチング素子を発見するには、極めて高精度の創定機
器等を使用しなければならない。そのため、検査工程が
繁雑となり、量産性が阻害される。従って、コスト高に
なるという結果を招く。このような理由で、絵素数の多
い大型表示装置では、実際には基板の状態で絵素欠陥の
発生位置を特定することは行われていない。そのため、
前述のレーザ光を用いた絵素欠陥の修正を行うことがで
きず、製造歩留りを向上させることができなかった。
Especially in large display devices with 100,000 to 500,000 picture elements or more, extremely high-precision production equipment is required to detect the electrical characteristics of all picture element electrodes and discover defective switching elements. must be used. Therefore, the inspection process becomes complicated and mass productivity is hindered. This results in increased costs. For this reason, in large-sized display devices with a large number of picture elements, the position of pixel defect occurrence is not actually specified in the state of the substrate. Therefore,
It was not possible to correct pixel defects using the laser beam described above, and it was not possible to improve the manufacturing yield.

本発明はこのような問題点を解決するために為されたも
のである。即ち、本発明の目的は、アクティブマトリク
ス表示装置を高い歩留りで得られる製造方法を提供する
ことである。
The present invention has been made to solve these problems. That is, an object of the present invention is to provide a method of manufacturing an active matrix display device with high yield.

(課題を解決するための手段) 本発明のアクティブマトリクス表示装置の製造方法は、
少なくとも一方が透光性を有する一対の基板と、該基阪
間に挿入され印加電圧に応答して光学的特性が変調され
る表示媒体と、を有するアクティブマトリクス表示装置
の製造方法に於いて、tsMの基板の何れか一方の基板
内面にマl− IJクス状に配された絵素電極と、該絵
素電極にそれぞれ電気的に接続された主スイノチング素
子及び予備スイッチング素子と、該主スイッチング素子
と該予備スイッチング素子とに接続された走査線と、該
主スイソチング素子に接続された信号線と、該予備スイ
ッチング素子の信号入力端子の延設端と該信号線から分
岐した枝配線とが少なくとも絶縁膜を介して非導通状態
で近接対置する接続部と、を形或する工程と、該一対の
基板の他方の基板に対向電極を形成する工程と、該一対
の基板間に該表示媒体を封入する工程と、該絵素電極と
該対向電極とを介して駆動電圧を該表示媒体に印加し、
絵素欠陥を検出する工程と、絵素欠陥が検出された該絵
素電極に接続された該予備スイッチング素子の信号入力
端子の該延設端と、該枝配線とが対置する該接続部にエ
ネルギーを照射して、該予備スイ・7チング素子と該信
号線とを該接続部を介して電気的に接続する工程と、該
主スイッチング素子と該信号線との間の配線部、及び該
主スイッチング素子と該絵素電極との間の配線部のうち
何れか一方の配線部にエネルギーを照射して該配線部を
切断する工程と、を包含しており、そのことによって上
記目的が達成される。
(Means for Solving the Problems) A method for manufacturing an active matrix display device of the present invention includes:
A method for manufacturing an active matrix display device including a pair of substrates, at least one of which is translucent, and a display medium inserted between the substrates and whose optical characteristics are modulated in response to an applied voltage. A picture element electrode arranged in a matrix shape on the inner surface of one of the substrates of the tsM, a main switching element and a preliminary switching element electrically connected to the picture element electrode, and the main switching element. A scanning line connected to the element and the auxiliary switching element, a signal line connected to the main switching element, an extended end of the signal input terminal of the auxiliary switching element, and a branch wiring branched from the signal line. a step of forming a connecting portion which is disposed close to each other in a non-conducting state with at least an insulating film interposed therebetween; a step of forming a counter electrode on the other substrate of the pair of substrates; and a step of forming the display medium between the pair of substrates. applying a driving voltage to the display medium via the picture element electrode and the counter electrode,
a step of detecting a pixel defect; and a step of detecting a pixel defect; a step of irradiating energy to electrically connect the preliminary switching element and the signal line via the connection part; a wiring part between the main switching element and the signal line; The method includes a step of irradiating energy to one of the wiring sections between the main switching element and the picture element electrode to cut the wiring section, thereby achieving the above object. be done.

また、前記接続部を、前記予備スイッチング素子の信号
入力瑞子の前記延設端と、前記信号線とが対置した構成
に置き換えることもできる。
Further, the connecting portion may be replaced with a configuration in which the extending end of the signal input screw of the preliminary switching element and the signal line are opposed to each other.

(作用) 本発明のアクティブマトリクス表示装置の製造方法では
、アクティブマトリクス基板の内面に、絵素電極、主ス
イッチング素子、予備スイッチング素子、走査線、信号
線、及び接続部が形戊される。接続部では予備スイッチ
ング素子の信号入力端子の延設端と、信号線からの枝配
線又は信号線とが近接対置している。対向基板には対向
電極が形戊される。アクティブマトリクス基板と対向基
板との間に表示媒体が封入された後、全絵素電極に駆動
電圧が印加される。全絵素電極の駆動により、これに対
応して表示媒体は駆動電圧に応じた光学的変調を生ずる
。しかし、主スイッチング素子が不良の場合は、この光
学的変調が不完全となり絵素欠陥として視認される。こ
の絵素欠陥は微小な絵素電極が数十万個以上配列されて
いる基板に於いても、拡大レンズ等を使用すれば容易に
識別が可能である。
(Function) In the method for manufacturing an active matrix display device of the present invention, picture element electrodes, main switching elements, auxiliary switching elements, scanning lines, signal lines, and connection parts are formed on the inner surface of an active matrix substrate. At the connecting portion, the extending end of the signal input terminal of the preliminary switching element and the branch wiring from the signal line or the signal line are closely opposed to each other. A counter electrode is formed on the counter substrate. After the display medium is sealed between the active matrix substrate and the counter substrate, a driving voltage is applied to all picture element electrodes. By driving all the pixel electrodes, the display medium correspondingly produces optical modulation depending on the driving voltage. However, if the main switching element is defective, this optical modulation will be incomplete and will be visually recognized as a pixel defect. This picture element defect can be easily identified using a magnifying lens or the like even on a substrate in which hundreds of thousands or more of minute picture element electrodes are arranged.

絵素欠陥部位が特定されると、透光性の基板を介して外
部より接続部に、レーザ光等のエネルギーが照射される
。接続部ではレーザ光照射によって、予備スイッチング
素子の信号入力端子の延設端と、信号線から分岐した枝
配線または信号線とが、互いに電気的に接続される。こ
のようにして予備TFT7と信号線とが接続部を介して
電気的に接続される。更に、主スイッチング素子と信号
線との間の配線部、又は主スイッチング素子と絵素電極
との間の配線部にエネルギーが照射されて切断され、不
良の主スイッチング素子が、信号線又は絵素電極から切
り離される。従って、絵素電極は予備スイッチング素子
によって駆動される。
Once the pixel defect site is identified, energy such as a laser beam is irradiated from the outside to the connecting portion through the transparent substrate. At the connection part, the extension end of the signal input terminal of the preliminary switching element and the branch wiring or signal line branched from the signal line are electrically connected to each other by laser beam irradiation. In this way, the spare TFT 7 and the signal line are electrically connected via the connecting portion. Furthermore, the wiring between the main switching element and the signal line or the wiring between the main switching element and the picture element electrode is irradiated with energy and is cut, and the defective main switching element is connected to the signal line or the picture element electrode. separated from the electrode. Therefore, the picture element electrode is driven by the preliminary switching element.

(実施例) 本発明を実施例について以下に説明する。第IA図に本
発明の製造方法によって製造した表示装置を構成する、
アクティブマトリクス基板の一例を示す。第IA図のB
−B線及びC−c線に沿った各断面の構成を、第IB図
及び第IC図に示す。
(Example) The present invention will be described below with reference to an example. FIG. IA shows the structure of a display device manufactured by the manufacturing method of the present invention.
An example of an active matrix substrate is shown. B in Figure IA
The structure of each cross section along the -B line and the C-c line is shown in FIG. IB and FIG. IC.

本実施例の製造方法では、まず、ガラス基板1上にT 
a 205、A1203、SI3N4等から戊るべ一ス
コート膜2が厚さ3000λ〜9000入で形成される
。ベースコート膜2の上に走査信号を供給するゲートバ
ス配線3と、データ信号を供給するソースバス配線4と
が格子状に配列される。ゲートバス配!!!3は一般に
Ta,AI,TiS Ni,MO等の単層又はこれらの
多層金属で形成されるが、本実施例ではTaを使用して
いる。ンースバス配線4も同様の金属で形成されるが、
本実施例ではTiを使用している。ゲートバス配線3と
ソースバス配線4の交差位置には、後述するように全面
に形威されたベース絶縁膜11が介在している。
In the manufacturing method of this embodiment, first, T
A base coat film 2 is formed from A205, A1203, SI3N4, etc. to a thickness of 3000 λ to 9000 λ. On the base coat film 2, gate bus lines 3 for supplying scanning signals and source bus lines 4 for supplying data signals are arranged in a grid pattern. Gate bus delivery! ! ! 3 is generally formed of a single layer or a multilayer metal such as Ta, AI, TiS Ni, MO, etc., but Ta is used in this embodiment. The bus wiring 4 is also made of the same metal, but
In this embodiment, Ti is used. At the intersection of the gate bus line 3 and the source bus line 4, a base insulating film 11 formed over the entire surface is interposed as will be described later.

ゲートバス配線3とソースバス配線4とに囲まれた矩形
の領域には、透明導電膜(ITO)から成る絵素電極5
が設けられ、マトリクス状の絵素パターンを構成してい
る。絵素電極5の隅部付近には主スイッチング素子とし
て主TFT6が配され、主TFT6と絵素電極5とはド
レイン電極l6によって電気的に接続されている。絵素
電極5とドレイン電極16とが接続される領域では、ド
レイン電極l6の幅は小さく、絵素電極5には切欠部が
設けられている。このようなドレイン電極l6及び絵素
電極5の形状により、後にレーザ光などによってドレイ
ン電極l6を切断することが容易となる。絵素電極5の
他の隅部付近には予備スイッチング素子として予備TF
T7が配され、予備T FT7と絵素電極5とはドレイ
ン電極l6aによって電気的に接続されている。
In a rectangular area surrounded by the gate bus wiring 3 and the source bus wiring 4, a pixel electrode 5 made of a transparent conductive film (ITO) is provided.
are provided to form a matrix-like pixel pattern. A main TFT 6 is arranged as a main switching element near the corner of the picture element electrode 5, and the main TFT 6 and the picture element electrode 5 are electrically connected by a drain electrode l6. In the region where the picture element electrode 5 and the drain electrode 16 are connected, the width of the drain electrode l6 is small, and the picture element electrode 5 is provided with a notch. Such shapes of the drain electrode l6 and the picture element electrode 5 make it easy to later cut the drain electrode l6 using a laser beam or the like. A spare TF is provided near the other corner of the picture element electrode 5 as a spare switching element.
The preliminary T FT7 and the picture element electrode 5 are electrically connected by the drain electrode l6a.

主TFT6及び予@TFT7はゲートバス配線3上に並
設され、主TFT6のソース電極l5とソースバス配線
4とは枝配線8によって接続されている。ソース電極l
5は後にレーザ光等によって切断し易いように、幅を一
部で小さくした形状で形成される。予@TFT7のソー
ス電極15aはソース電極延設端8aによって、接続部
25に導かれる。接続部25ではソース電極延設端8a
は、非導通状態で枝配線8に対置されている。従って、
主TFT6及び予備TPT7のうち、主TFT6のみが
ンースバス配線4に電気的に接続され、予@TFT7は
ソースバス配線4には接続されていない。接続部25の
断面構成の詳細については後述する。
The main TFT 6 and the preliminary @TFT 7 are arranged in parallel on the gate bus wiring 3, and the source electrode l5 of the main TFT 6 and the source bus wiring 4 are connected by a branch wiring 8. source electrode l
5 is formed in a shape with a partially reduced width so that it can be easily cut later with a laser beam or the like. The source electrode 15a of the TFT 7 is guided to the connection portion 25 by the source electrode extension end 8a. At the connecting portion 25, the source electrode extension end 8a
is placed opposite to the branch wiring 8 in a non-conducting state. Therefore,
Of the main TFT 6 and the spare TPT 7 , only the main TFT 6 is electrically connected to the source bus wiring 4 , and the preliminary TFT 7 is not connected to the source bus wiring 4 . Details of the cross-sectional configuration of the connecting portion 25 will be described later.

主TFT6近傍の断面構成を第IB図に従って説明する
。尚、予備TFT7の断面構成も主TFT6と同様であ
る。ゲートバス配線3の一部として形成されるTaのゲ
ート電極9上に、ゲート電極9の表面を陽極酸化して得
られるTa205から成るゲート絶縁膜10が形成され
ている。この上から、ゲート絶縁膜としても機能してい
るSiN×(例えばSi3N4)のベース絶縁膜1lが
基板全面に亙って堆積されている。ゲート絶縁膜として
のベース絶縁11111の厚さは1500A〜600O
A程度が適切であるが、本実施例では2000A〜35
00入に設定されている。
The cross-sectional structure of the vicinity of the main TFT 6 will be explained according to FIG. IB. Note that the cross-sectional configuration of the preliminary TFT 7 is also the same as that of the main TFT 6. A gate insulating film 10 made of Ta205 obtained by anodic oxidation of the surface of the gate electrode 9 is formed on a Ta gate electrode 9 formed as a part of the gate bus wiring 3. From above, a base insulating film 1l of SiNx (for example, Si3N4), which also functions as a gate insulating film, is deposited over the entire surface of the substrate. The thickness of the base insulation 11111 as a gate insulation film is 1500A to 600A.
Approximately A is suitable, but in this example, 2000A to 35
It is set to 00.

ベース絶縁膜11上にはアモルファスシリコン(a−S
t)の真性半導体層l2、真性半導体層12の上面を保
護し、エノチングストツパとして機能するSiN)<か
ら戊る半導体層保護膜l3が順次積層されている。更に
その上から、後に形戊されるソース電極及びドレイン電
極とオーミγクコンタクトを得るための、a−Siから
戊るn型半導体層l4が積層されている。n型半導体層
14上にはソース電極l5、及びドレイン電極16が形
成されている。ソース電極l5及びドレイン電極l6は
、Ti,NfS At等から成る。
Amorphous silicon (a-S) is formed on the base insulating film 11.
The intrinsic semiconductor layer l2 of t) and the semiconductor layer protective film l3 made of SiN) which protects the upper surface of the intrinsic semiconductor layer 12 and functions as an etching stopper are sequentially laminated. Furthermore, an n-type semiconductor layer l4 made of a-Si is laminated from above to obtain ohmic contact with the source and drain electrodes to be formed later. A source electrode l5 and a drain electrode 16 are formed on the n-type semiconductor layer 14. The source electrode 15 and the drain electrode 16 are made of Ti, NfS At, or the like.

接続部25の断面構成を第lC図を用いて説明する。ベ
ースコートy42上に継手金属層24が形戊されている
。継手金属層24の形状は、第IA図に示すように平面
視矩形である。継手金属層24は、ゲートバス配線3と
同様にTaSAl,  Ti,Ni,Mo等から成り、
ゲートバス配線3の形成と同時にパターン形成すること
ができる。継手金属層24上には前述のベース絶縁膜1
1が堆積されている。継手金属層24上にはベース絶縁
膜l1を介して、予備TFT7のソース電極l5aに接
続されたソース電極延設端8aと、ソースバス配線4に
接続された枝配線8とが載置されている。ソース電極延
設端8aと枝配R8とは、互いに離隔され非導通状態を
維持している。従って、予備TFT7はソースバス配線
4とは電気的には接続されていない。ソース電極延設端
8aと枝配線8とは保護膜17によって完全に被覆され
ている。
The cross-sectional configuration of the connecting portion 25 will be explained using FIG. 1C. A joint metal layer 24 is formed on the base coat y42. The shape of the joint metal layer 24 is rectangular in plan view, as shown in FIG. IA. Like the gate bus wiring 3, the joint metal layer 24 is made of TaSAl, Ti, Ni, Mo, etc.
The pattern can be formed simultaneously with the formation of the gate bus wiring 3. The above-mentioned base insulating film 1 is formed on the joint metal layer 24.
1 is deposited. A source electrode extension end 8a connected to the source electrode l5a of the preliminary TFT 7 and a branch wiring 8 connected to the source bus wiring 4 are placed on the joint metal layer 24 via the base insulating film l1. There is. The source electrode extension end 8a and the branch R8 are separated from each other and maintain a non-conducting state. Therefore, the spare TFT 7 is not electrically connected to the source bus wiring 4. The source electrode extension end 8a and the branch wiring 8 are completely covered with a protective film 17.

継手金属層24と、ソース電極延設端8a及び枝配線8
との間に位置するベース絶縁膜1lは、これらの金属層
及び配線間の層間絶縁膜としても機能している。層間絶
縁膜としての厚さは1000A〜7000大が適してい
るが、本実施例では主T P T.6及び7のゲート絶
縁膜としても機能するベース絶縁膜l1を利用している
ので、前述のように2000λ〜3500λに設定され
ている。
Joint metal layer 24, source electrode extension end 8a and branch wiring 8
The base insulating film 1l located between the two also functions as an interlayer insulating film between these metal layers and wiring. A thickness of 1000A to 7000A is suitable for the interlayer insulating film, but in this embodiment, the thickness of the main TPT. Since the base insulating film l1 which also functions as the gate insulating film of Nos. 6 and 7 is used, it is set to 2000λ to 3500λ as described above.

保護膜17は枝配線8とソース電極延設端8aとの間の
電気的接続を、表示媒体である液晶分子l8と離隔した
状態で行うためのものである。そのため、保護膜l7の
厚さは1500A〜15000入程度が適切である。本
実施例では主TFT6及び7の保護膜を利用しているた
め、その厚さは5000入前後に設定されている。
The protective film 17 is for electrically connecting the branch wiring 8 and the source electrode extension end 8a in a state where they are separated from the liquid crystal molecules 18 which are the display medium. Therefore, the appropriate thickness of the protective film 17 is about 1500A to 15000A. In this embodiment, since a protective film for the main TFTs 6 and 7 is used, the thickness thereof is set to around 5000 microns.

絵素電極5は、ベース絶縁膜l1上にパターン形成され
る。主TFT6及び絵素電極5の上面を覆って基板全面
にSiNxから成る保護膜17が形戊され、保護膜l7
上に液晶分子18の配向を規制する配向層19が堆積さ
れている。配向層l9はポリイミド膜、Sl02等によ
って形或される。
The picture element electrode 5 is patterned on the base insulating film l1. A protective film 17 made of SiNx is formed on the entire surface of the substrate, covering the upper surfaces of the main TFT 6 and the picture element electrode 5.
An alignment layer 19 for controlling the alignment of liquid crystal molecules 18 is deposited thereon. The alignment layer 19 is formed of a polyimide film, Sl02, or the like.

TFT6及び7、バス配線等を保護するための保護膜l
7の厚さは、2000A−10000A程度が適切であ
るが、本実施例では前述のように5000A前後に設定
されている。ベース絶縁膜l1及び保護膜l7はSiN
×以外に、SjOx、Ta 206、A1203その池
の酸化物或いは窒化物によって形成され得る。保護膜l
7は基板全面に形或せずに、主TFT6、予備TFT7
、バス配線等の直接表示に関与しない部分のみを覆い、
絵素電極5の中央部で除去した窓あき構造としてもよい
。本実施例で作製されるアクティブマトソクス基板は、
以上の構戊を有している。
Protective film l to protect TFT6 and 7, bus wiring, etc.
The appropriate thickness of 7 is about 2000A to 10000A, but in this embodiment, it is set to about 5000A as described above. The base insulating film l1 and the protective film l7 are SiN
In addition to ×, it may be formed of SjOx, Ta 206, A1203, or other oxides or nitrides. Protective film l
7 is not formed on the entire surface of the substrate, but has a main TFT 6 and a spare TFT 7.
, covering only parts that are not directly involved in display, such as bus wiring,
A window may be formed in which the central portion of the picture element electrode 5 is removed. The active matosox substrate produced in this example is:
It has the above structure.

次に、絵素電極5の形或されたガラス基板1に対向する
他方のガラス基板20に、カラーフィルタ21、対向電
極22、及び配向層23が重畳形成される。カラーフィ
ルタ2lの周囲には必要に応じてブラノクマトリクス(
図示せず)が設けられる。
Next, a color filter 21, a counter electrode 22, and an alignment layer 23 are formed in an overlapping manner on the other glass substrate 20 that faces the glass substrate 1 having the picture element electrode 5 formed thereon. Around the color filter 2l, a brano matrix (
(not shown) is provided.

上記一対のガラス基板l及び20の間に、表示媒体とし
て、ツィステソドネマチック岐晶分子18が封入される
。液晶分子l8は絵素電極5と対向電極22との間の印
加電圧に応答して配向変換され、光学的変調が行われる
。この光学的変調が表示パターンとして視認される。
Twisted nematic branched crystal molecules 18 are sealed between the pair of glass substrates 1 and 20 as a display medium. The orientation of the liquid crystal molecules 18 is changed in response to the voltage applied between the picture element electrode 5 and the counter electrode 22, and optical modulation is performed. This optical modulation is visually recognized as a display pattern.

上記構成を有する液晶表示装置のゲートバス配線3及び
ソースバス配線4の全配線から、主TFT6を介して全
絵素電極5に駆動電圧が印加される。このように全絵素
電極を駆動した状態では、絵素欠陥が容易に視認される
。主TFT6の不良による絵素欠陥が発生している場合
には、接続部25を用いて容易に修正することができる
A driving voltage is applied to all the pixel electrodes 5 from all the gate bus lines 3 and source bus lines 4 of the liquid crystal display device having the above configuration via the main TFT 6 . In a state where all the pixel electrodes are driven in this manner, pixel defects are easily visible. If a pixel defect occurs due to a defect in the main TFT 6, it can be easily corrected using the connecting portion 25.

第2図に絵素欠陥の修正に用いられた接続部25の断面
図を示す。第2図の矢印26で示すように、下方のガラ
ス基板1を介して外部よりレーザ光、赤外線、電子ビー
ム、その他のエネルギーが継手金属層24に照射される
。本実施例ではYAGレーザ光を用いた。枝配線8とベ
ース絶縁膜l1と継手金属層24との重畳部分では、レ
ーザ光が照射されるとベース絶縁膜l1の絶縁破壊が起
こり、枝配線8と継手金属層24とは互いに溶融接続さ
れて導通状態となる。同様に、ソース電極延設端8aと
ベース絶縁膜l1と継手金属層24とのM畳部分でも、
ベース絶縁膜l1の絶縁破壊が起こり、ソース電極延設
端8aと継手金属層24とは互いに溶融接続されて導通
状態となる。このようにして枝配線8とソース電極延設
端8aとが継手金属層24を介して電気的に接続され、
予@T F T 7がソースバス配1114によって駆
動され予@TFT7が絵素電極5に接続されても、不良
の主TFT6が接続されたまま絵素電極5の表示動作を
行うと、絵素電極5は正常に表示動作を行えない場合が
ある。このような動作不良を解消するため、レーザ光に
より主TFT6が切り離される。レーザ光により切断さ
れる位置はドレイン電極l6又はソース電極l5の何れ
かである。ドレイン電極16及びソース電極15には、
前述した第IA図に示すように幅の小さい部分が設けら
れ、更にドレイン電極16の近傍の絵素電極5には、切
矢部が設けられているので、レーザ光照射によって溶融
した金属等が再び付着して、切断が不十分となることは
ない。
FIG. 2 shows a cross-sectional view of the connecting portion 25 used to correct pixel defects. As shown by the arrow 26 in FIG. 2, the joint metal layer 24 is irradiated with laser light, infrared rays, electron beams, or other energy from the outside through the lower glass substrate 1. In this example, YAG laser light was used. When the branch wiring 8, the base insulation film l1, and the joint metal layer 24 overlap, when the laser beam is irradiated, dielectric breakdown of the base insulation film l1 occurs, and the branch wiring 8 and the joint metal layer 24 are melted and connected to each other. It becomes conductive. Similarly, in the M tatami part between the source electrode extension end 8a, the base insulating film l1, and the joint metal layer 24,
Dielectric breakdown of the base insulating film l1 occurs, and the source electrode extension end 8a and the joint metal layer 24 are fused and connected to each other and become electrically conductive. In this way, the branch wiring 8 and the source electrode extension end 8a are electrically connected via the joint metal layer 24,
Even if the preliminary TFT 7 is driven by the source bus wiring 1114 and the preliminary TFT 7 is connected to the picture element electrode 5, if the display operation of the picture element electrode 5 is performed with the defective main TFT 6 connected, the picture element The electrode 5 may not be able to perform a normal display operation. In order to eliminate such malfunction, the main TFT 6 is separated by laser light. The position cut by the laser beam is either the drain electrode l6 or the source electrode l5. The drain electrode 16 and the source electrode 15 include
As shown in FIG. IA mentioned above, a small width portion is provided, and furthermore, a cut arrow portion is provided in the pixel electrode 5 near the drain electrode 16, so that the metal etc. melted by laser beam irradiation can be reused. It will not stick and cause insufficient cutting.

ドレイン電極16及びソース電極l5の何れを切断する
かは、主TFT6がどの様な不良を生じているかによっ
て異なる。ソース電極l5のみを切断すれば、枝配線8
からのソース信号は主TFT6へ全く印加されることは
ない。しかし、主TFT6が絵素電極5に接続されてい
るため、絵素電極5の電圧が主TFT6のドレイン電極
l6及びゲート電極9との間の寄生容量として残存する
Which of the drain electrode 16 and the source electrode 15 should be cut depends on what kind of defect has occurred in the main TFT 6. If only the source electrode l5 is cut, the branch wiring 8
The source signal from is never applied to the main TFT 6. However, since the main TFT 6 is connected to the picture element electrode 5, the voltage of the picture element electrode 5 remains as a parasitic capacitance between the drain electrode l6 and the gate electrode 9 of the main TFT 6.

この寄生容量により、絵素電極5の表示動作が遅延し、
且つ不完全となることがある。
Due to this parasitic capacitance, the display operation of the picture element electrode 5 is delayed,
And it may be incomplete.

ドレイン電極16のみを切断すれば、上述の寄生容量の
問題は解消される。しかし、主TFT6の絶縁不良が生
じている場合には、枝配線8のソース信号が主TFT6
を介して洩れることとなる。
By cutting only the drain electrode 16, the above-mentioned problem of parasitic capacitance is solved. However, if there is an insulation failure in the main TFT 6, the source signal of the branch wiring 8 will be transferred to the main TFT 6.
It will leak through.

ンース電極15及びドレイン電極l6の両方を切断すれ
ば、上記の問題は完全に解消されるが、修正工程が繁雑
となり、フストアップにつながるので好ましくない。本
実施例では不良の主TFT6のドレイン電極l6を切断
し、必要に応じてソース電極15も切断することとした
。以上の修正により、絵素電極5は予備TFT7によっ
て正常に駆動される。
If both the source electrode 15 and the drain electrode 16 are cut, the above problem can be completely solved, but this is not preferable because it complicates the repair process and leads to build-up. In this embodiment, the drain electrode l6 of the defective main TFT 6 is cut off, and the source electrode 15 is also cut off if necessary. With the above modification, the picture element electrode 5 is normally driven by the preliminary TFT 7.

本実施例ではレーザ光をガラス基板1側から照射したが
、レーザ光を透過させる基板であれば何れの基板側から
照射してもよい。このようにレーザ光を用いて絵素欠陥
の修正を行っても、接続部25の上方には保護膜l7が
形成されているので、溶融した金属の表示媒体である液
晶層中へのd入は起こらない。また、レーザ光の照射さ
れた部分の近傍の液晶層は白濁するが、この白濁はやが
て消失し元の状態に復元されるので、画像品位の低下が
生じることもない。
In this embodiment, the laser beam was irradiated from the glass substrate 1 side, but the laser beam may be irradiated from any substrate side as long as the substrate allows the laser beam to pass through. Even if pixel defects are repaired using laser light in this way, since the protective film l7 is formed above the connection part 25, molten metal will not enter the liquid crystal layer which is the display medium. doesn't happen. Further, although the liquid crystal layer near the portion irradiated with the laser beam becomes cloudy, this cloudiness disappears and the original state is restored, so that there is no deterioration in image quality.

高工不ルギーのレーザ光を照射し、或いはレーザ光の照
射時間を長くすると、保護膜17更には配向層19が変
色し、或いは破壊されて孔が開くことがある。しかし、
レーザ光の照射される部分は微小領域なので、表示に悪
影響を与えることはない。即ち、保護膜l7及び配向層
l9が破壊されると、レーザ光照射により溶解された金
属等の微片が液晶層中に混入され、液晶層が汚染される
が、この微片はレーザ光照射部付近から、液晶層へ広く
拡散されることはないことが実験的に確認された。従っ
て、戚晶層の汚染はレーザ光照射部付近の限定された領
域のみに生じ、実質的に画像品位に悪影響を与えない。
If high-quality laser light is irradiated or the laser light irradiation time is prolonged, the protective film 17 and even the alignment layer 19 may be discolored or destroyed, resulting in holes. but,
Since the portion irradiated with the laser beam is a minute area, it does not adversely affect the display. That is, when the protective film 17 and the alignment layer 19 are destroyed, fine particles of metal etc. dissolved by the laser beam irradiation are mixed into the liquid crystal layer and the liquid crystal layer is contaminated. It has been experimentally confirmed that the liquid crystal layer is not widely diffused from the vicinity of the liquid crystal layer to the liquid crystal layer. Therefore, contamination of the crystalline layer occurs only in a limited area near the laser beam irradiation area, and does not substantially adversely affect image quality.

第3A図に本発明の製造方法によって製造した表示装置
を構戊する、アクティブマトリクス基板の池の実施例を
示す。この実施例では主TFT6と予備TFT7との位
置が、第IA図の実施例とは逆に形成される。そして、
接続部25は継手金属層24、並びに、継手金属層24
とベース絶縁膜11を介して重畳された枝配線8及びソ
ース電極延設端8aによって形成されている。接続部2
5ではソース電極延設端8aは、非導通状態で枝配線8
に対置されている。従って、主TFT6及び7のうち、
主TFT6のみがソースバス配線4に電気的に接続され
、予[TFT7はソースバス配線4には接続されない。
FIG. 3A shows an example of an active matrix substrate forming a display device manufactured by the manufacturing method of the present invention. In this embodiment, the positions of the main TFT 6 and the spare TFT 7 are formed opposite to those of the embodiment shown in FIG. IA. and,
The connecting portion 25 is connected to the joint metal layer 24 and the joint metal layer 24
It is formed by the branch wiring 8 and the source electrode extension end 8a which are overlapped with each other with the base insulating film 11 interposed therebetween. Connection part 2
5, the source electrode extension end 8a is connected to the branch wiring 8 in a non-conducting state.
is opposed to. Therefore, among the main TFTs 6 and 7,
Only the main TFT 6 is electrically connected to the source bus wiring 4, and the pre-TFT 7 is not connected to the source bus wiring 4.

本実施例の場合も第IA図の実施例と同様に、接続部2
5にレーザ光等を照射し、主TFT6をレーザ光によっ
て切り離すことによって、主TFT6の不良による絵素
欠陥が修正される。
In the case of this embodiment as well, as in the embodiment of FIG.
By irradiating the main TFT 5 with laser light or the like and separating the main TFT 6 with the laser light, pixel defects caused by defects in the main TFT 6 are corrected.

第3B図に本発明の製造方法によって製造した表示装置
を構成する、アクティブマトリクス基板の池の実施例を
示す。本実施例では第IA図と同様の位置に主TFT6
及び予lTFT7が形戊され、主TFT6は枝配線8に
よってソースバス配線4に接続されている。継手金属層
24はソースバス配線4の下方に形成されている。接続
部25は継手金属層24、並びに継手金属層24上にベ
ース絶縁膜11を介して重畳されたソースバス配線4及
びソース電極延設端8aによって形戊されている。接続
部25ではソース電極延設瑞8aは、非導通状態でソー
スバス配線4に対置されている。
FIG. 3B shows an example of an active matrix substrate forming a display device manufactured by the manufacturing method of the present invention. In this embodiment, the main TFT 6 is placed at the same position as in FIG.
and a pre-I TFT 7 are formed, and the main TFT 6 is connected to the source bus wiring 4 by a branch wiring 8. The joint metal layer 24 is formed below the source bus wiring 4. The connection portion 25 is formed by the joint metal layer 24, the source bus wiring 4 and the source electrode extension end 8a superimposed on the joint metal layer 24 with the base insulating film 11 interposed therebetween. In the connecting portion 25, the source electrode extension 8a is opposed to the source bus wiring 4 in a non-conductive state.

従って、主TFT6及び予備TFT7のうち、主TFT
6のみがソースバス配線4に電気的に接続され、予備T
FT7はソースバス配線4には接続されない。
Therefore, among the main TFT 6 and the spare TFT 7, the main TFT
6 is electrically connected to the source bus wiring 4, and the spare T
FT7 is not connected to the source bus wiring 4.

本実施例の場合も第IA図の例と同様に、接続部25に
レーザ光等を照射し、主TFT6をレーザ光によって切
り離すことによって、主「F i’ 6の不良による絵
素欠陥が修正される。
In this embodiment, similarly to the example shown in FIG. be done.

上記の実施例では主TFT6及び予備TFT7をゲート
バス配線3上に並設し、絵素電極5の同一の辺に接続し
たが、絵素電極5の異なる辺に接続してもよい。
In the above embodiment, the main TFT 6 and the spare TFT 7 are arranged side by side on the gate bus wiring 3 and connected to the same side of the picture element electrode 5, but they may be connected to different sides of the picture element electrode 5.

接続部25の構戊は、上記実施例の構戊以外に第4図或
いは第5図に示す構戊とすることもできる。第4図に示
す構成では、ベース絶縁膜11にスルーホール27が設
けられ、継手金属層24とソース電極延設端8aとが予
め電気的に接続されている。主TFT6に不良が発生し
た場合には、枝配線8と継手金属層24との重畳部のみ
が光エネルギーを用いて接続される。第5図に示す構戊
では、継手金属層24は設けられず、ソース電極延設端
8aが枝配線8の直上にベース絶縁膜1lを介して配置
されている。主TFT6に不良が允生じた場合には、光
エネルギー照射によって、ソース電極延設端8aと枝配
線8とが直接溶融接続される。
The structure of the connecting portion 25 may be the structure shown in FIG. 4 or FIG. 5 in addition to the structure of the above embodiment. In the configuration shown in FIG. 4, a through hole 27 is provided in the base insulating film 11, and the joint metal layer 24 and the source electrode extension end 8a are electrically connected in advance. If a defect occurs in the main TFT 6, only the overlapping portion of the branch wiring 8 and the joint metal layer 24 is connected using optical energy. In the structure shown in FIG. 5, the joint metal layer 24 is not provided, and the source electrode extension end 8a is placed directly above the branch wiring 8 with the base insulating film 1l interposed therebetween. If a defect occurs in the main TFT 6, the source electrode extension end 8a and the branch wiring 8 are directly fused and connected by light energy irradiation.

第4図に於いて、スルーホール27を枝配線8側に設け
、枝配線8と継手金属層24とを予め接続した構成とし
てもよい。この構成ではレーザ光照射によって、ソース
電極延設端8aと継手金属層24との重畳部のみが接続
される。また、第5図に於で、枝配線8がベース絶縁膜
1lを介して、ソース電極延設端8a上に形成された構
成とすることもできる。また、何れの実施例に於いても
、べ−スコート膜2は必ずしも設ける必要はなく、廃止
することもできる。
In FIG. 4, the through hole 27 may be provided on the side of the branch wiring 8, and the branch wiring 8 and the joint metal layer 24 may be connected in advance. In this configuration, only the overlapping portion of the source electrode extension end 8a and the joint metal layer 24 is connected by laser beam irradiation. Further, in FIG. 5, a configuration may be adopted in which the branch wiring 8 is formed on the source electrode extension end 8a via the base insulating film 1l. Furthermore, in any of the embodiments, the base coat film 2 is not necessarily provided and can be omitted.

上記の各実施例では透過型の液晶表示装置の製造方法を
示したが、本発明は反射型の表示装置の製造にも同様に
適用できる。また、上記実施例ではスイッチング素子と
してTPTを用いたアクティブマトリクス型液晶表示装
置の製造方法について説明したが、本発明はこれに限定
されるものではない。本発明はMTM素子、ダイオード
、バリスタ等の種々のスイノチング素子を用いた広範囲
の表示装置の製造にも適用可能である。更に、表示媒体
として、薄膜発光層、分散型EL発光層、プラズマ発光
体等を用いた各種表示装置の製造にも適用され得る。
Although each of the above embodiments describes a method for manufacturing a transmissive liquid crystal display device, the present invention can be similarly applied to manufacturing a reflective display device. Further, in the above embodiment, a method for manufacturing an active matrix liquid crystal display device using TPT as a switching element has been described, but the present invention is not limited thereto. The present invention is also applicable to manufacturing a wide range of display devices using various switching elements such as MTM elements, diodes, and varistors. Furthermore, it can be applied to the manufacture of various display devices using thin film light emitting layers, dispersed EL light emitting layers, plasma light emitters, etc. as display media.

(発明の効果) 本発明のアクティブマトリクス表示装置の製造方法によ
れば、絵素欠陥の発生位置を容易に特定でき、該絵素欠
陥がスイノチング素子の不良による場合には、これを表
示装置の外部から容易に修正できるので、高い歩留りで
表示装置を製造することができる。従って、表示装置と
してのコスト低減に寄与することができる。
(Effects of the Invention) According to the method for manufacturing an active matrix display device of the present invention, it is possible to easily identify the location where a pixel defect occurs, and if the pixel defect is due to a defective switching element, this can be detected in the display device. Since it can be easily modified from the outside, display devices can be manufactured with high yield. Therefore, it can contribute to cost reduction as a display device.

4. ゛   の    な! 1 第lA図は本発明の製造方法によって製造した表示装置
を構成するアクティブマトリクス基板の一例の平面図、
第IB図及び第IC図は第1A図の表示装置を、それぞ
れ第1A図のB−B線及びC−C線に沿った面で切断し
た断面図、第2図は絵素欠陥の修正に用いられた接続部
の断面図、第3A図及び第3B図は本発明の製造方法に
よって製造した他の表示装置を構成するアクティブマト
リクス基板の平面図、第4図及び第5図は接続部の池の
実施例を示す断面図である。
4. Oh no! 1 FIG. 1A is a plan view of an example of an active matrix substrate constituting a display device manufactured by the manufacturing method of the present invention;
FIGS. IB and IC are cross-sectional views of the display device shown in FIG. 1A taken along lines B-B and C-C in FIG. 3A and 3B are plan views of an active matrix substrate constituting another display device manufactured by the manufacturing method of the present invention, and FIGS. 4 and 5 are cross-sectional views of the connecting portion used. It is a sectional view showing an example of a pond.

1,20・・・ガラス基板、3・・・ゲートバス配線、
4・・・ソースバス配線、5・・・絵素電極、6・・・
主TFT、7・・・予備TFT,8・・・枝配線、8a
ソース電極延設端、9・・・ゲート電極、11・・・ベ
ース絶縁膜、+5,15a・・・ソース電極、16.1
6a・・・ドレイン電極、l7・・・保護膜、18・・
・液晶分子、19,23・・・配向層、2l・・・カラ
ーフィルタ、22・・・対向電極、24・・・継手金属
層、25・・・接続部。
1, 20...Glass substrate, 3...Gate bus wiring,
4... Source bus wiring, 5... Picture element electrode, 6...
Main TFT, 7... Spare TFT, 8... Branch wiring, 8a
Source electrode extension end, 9... Gate electrode, 11... Base insulating film, +5, 15a... Source electrode, 16.1
6a...Drain electrode, l7...Protective film, 18...
- Liquid crystal molecules, 19, 23... Orientation layer, 2l... Color filter, 22... Counter electrode, 24... Joint metal layer, 25... Connection portion.

以 上Below Up

Claims (1)

【特許請求の範囲】 1、少なくとも一方が透光性を有する一対の基板と、該
基板間に挿入され印加電圧に応答して光学的特性が変調
される表示媒体と、を有するアクティブマトリクス表示
装置の製造方法に於いて、該一対の基板の何れか一方の
基板内面にマトリクス状に配された絵素電極と、該絵素
電極にそれぞれ電気的に接続された主スイッチング素子
及び予備スイッチング素子と、該主スイッチング素子と
該予備スイッチング素子とに接続された走査線と、該主
スイッチング素子に接続された信号線と、該予備スイッ
チング素子の信号入力端子の延設端と該信号線から分岐
した枝配線とが少なくとも絶縁膜を介して非導通状態で
近接対置する接続部と、を形成する工程と、 該一対の基板の他方の基板に対向電極を形成する工程と
、 該一対の基板間に該表示媒体を封入する工程と、該絵素
電極と該対向電極とを介して駆動電圧を該表示媒体に印
加し、絵素欠陥を検出する工程と、絵素欠陥が検出され
た該絵素電極に接続された該予備スイッチング素子の信
号入力端子の該延設端と、該枝配線とが対置する該接続
部にエネルギーを照射して、該予備スイッチング素子と
該信号線とを該接続部を介して電気的に接続する工程と
、該主スイッチング素子と該信号線との間の配線部、及
び該主スイッチング素子と該絵素電極との間の配線部の
うち何れか一方の配線部にエネルギーを照射して該配線
部を切断する工程と、 を包含するアクティブマトリクス表示装置の製造方法。 2、少なくとも一方が透光性を有する一対の基板と、該
基板間に挿入され印加電圧に応答して光学的特性が変調
される表示媒体と、を有するアクティブマトリクス表示
装置の製造方法に於いて、該一対の基板の何れか一方の
基板内面にマトリクス状に配された絵素電極と、該絵素
電極にそれぞれ電気的に接続された主スイッチング素子
及び予備スイッチング素子と、該主スイッチング素子と
該予備スイッチング素子とに接続された走査線と、該主
スイッチング素子に接続された信号線と、該予備スイッ
チング素子の信号入力端子の延設端と該信号線とが少な
くとも絶縁膜を介して非導通状態で近接対置する接続部
と、を形成する工程と、 該一対の基板の他方の基板に
対向電極を形成する工程と、  該一対の基板間に該表示媒体を封入する工程と、 該
絵素電極と該対向電極とを介して駆動電圧を該表示媒体
に印加し、絵素欠陥を検出する工程と、 絵素欠陥が検
出された該絵素電極に接続された該予備スイッチング素
子の信号入力端子の該延設端と、該信号線とが対置する
該接続部にエネルギーを照射して、該予備スイッチング
素子と該信号線とを該接読部を介して電気的に接続する
工程と、 該主スイッチング素子と該信号線との間の配
線部、及び該主スイッチング素子と該絵素電極との間の
配線部のうち何れか一方の配線部にエネルギーを照射し
て該配線部を切断する工程と、  を包含するアクティブマトリクス表示装置の製造方法
[Claims] 1. An active matrix display device comprising a pair of substrates, at least one of which is translucent, and a display medium inserted between the substrates and whose optical characteristics are modulated in response to an applied voltage. In the manufacturing method, picture element electrodes are arranged in a matrix on the inner surface of one of the pair of substrates, and a main switching element and a preliminary switching element are respectively electrically connected to the picture element electrodes. , a scanning line connected to the main switching element and the auxiliary switching element, a signal line connected to the main switching element, an extended end of the signal input terminal of the auxiliary switching element, and a branched line from the signal line. a step of forming a connection portion in which the branch wiring is disposed in close proximity to the branch wiring in a non-conducting state with at least an insulating film interposed therebetween; a step of forming a counter electrode on the other substrate of the pair of substrates; and a step of forming a counter electrode between the pair of substrates. a step of enclosing the display medium; a step of applying a driving voltage to the display medium via the picture element electrode and the counter electrode to detect a picture element defect; and the picture element in which the picture element defect has been detected. Energy is irradiated to the connecting portion where the extended end of the signal input terminal of the preliminary switching element connected to the electrode and the branch wiring are opposed to each other, thereby connecting the preliminary switching element and the signal line to the connecting portion. a wiring part between the main switching element and the signal line, and a wiring part between the main switching element and the picture element electrode. A method for manufacturing an active matrix display device, comprising: irradiating energy to cut the wiring portion. 2. A method for manufacturing an active matrix display device including a pair of substrates, at least one of which is translucent, and a display medium inserted between the substrates and whose optical characteristics are modulated in response to an applied voltage. , a picture element electrode arranged in a matrix on the inner surface of one of the pair of substrates, a main switching element and a preliminary switching element each electrically connected to the picture element electrode, and the main switching element. A scanning line connected to the auxiliary switching element, a signal line connected to the main switching element, an extended end of the signal input terminal of the auxiliary switching element, and the signal line are connected to each other through at least an insulating film. a step of forming a connecting portion that is disposed in close proximity to each other in a conductive state; a step of forming a counter electrode on the other of the pair of substrates; a step of enclosing the display medium between the pair of substrates; A step of applying a driving voltage to the display medium via the element electrode and the counter electrode to detect a pixel defect; and a signal of the preliminary switching element connected to the pixel electrode in which the pixel defect has been detected. irradiating energy to the connecting portion where the extended end of the input terminal and the signal line are opposed to electrically connect the preliminary switching element and the signal line via the direct reading portion; , irradiating energy to one of the wiring portions between the main switching element and the signal line, and the wiring portion between the main switching element and the picture element electrodes to strengthen the wiring portion. A method of manufacturing an active matrix display device, comprising: cutting the active matrix display device.
JP1153133A 1989-01-23 1989-06-15 Production of active matrix display device Pending JPH0317614A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1153133A JPH0317614A (en) 1989-06-15 1989-06-15 Production of active matrix display device
US07/467,648 US5102361A (en) 1989-01-23 1990-01-19 Method for the manufacture of active matrix display apparatuses
EP90300626A EP0380265B1 (en) 1989-01-23 1990-01-22 A method of manufacturing active matrix display apparatuses
DE69010701T DE69010701T2 (en) 1989-01-23 1990-01-22 Method of making active matrix display devices.
KR1019900000775A KR940001904B1 (en) 1989-01-23 1990-01-23 Making method of active metrix desplay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1153133A JPH0317614A (en) 1989-06-15 1989-06-15 Production of active matrix display device

Publications (1)

Publication Number Publication Date
JPH0317614A true JPH0317614A (en) 1991-01-25

Family

ID=15555719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1153133A Pending JPH0317614A (en) 1989-01-23 1989-06-15 Production of active matrix display device

Country Status (1)

Country Link
JP (1) JPH0317614A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130971A (en) * 1993-11-04 1995-05-19 Nec Corp Semiconductor integrated circuit device
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device
JP2008009375A (en) * 2006-05-31 2008-01-17 Hitachi Displays Ltd Display device
WO2009150862A1 (en) * 2008-06-12 2009-12-17 シャープ株式会社 Tft, shift register, scanning signal drive circuit, and display, and method for forming tft
JP2010061025A (en) * 2008-09-05 2010-03-18 Ips Alpha Technology Ltd Liquid crystal display device
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222455A (en) * 1985-07-23 1987-01-30 Asahi Glass Co Ltd Thin film active device substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222455A (en) * 1985-07-23 1987-01-30 Asahi Glass Co Ltd Thin film active device substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130971A (en) * 1993-11-04 1995-05-19 Nec Corp Semiconductor integrated circuit device
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device
JP2008009375A (en) * 2006-05-31 2008-01-17 Hitachi Displays Ltd Display device
WO2009150862A1 (en) * 2008-06-12 2009-12-17 シャープ株式会社 Tft, shift register, scanning signal drive circuit, and display, and method for forming tft
RU2471266C2 (en) * 2008-06-12 2012-12-27 Шарп Кабушики Каиша Thin-film transistor, shift register, circuit of scan signals bus control, display device and method to tune thin-film transistor
JP5341079B2 (en) * 2008-06-12 2013-11-13 シャープ株式会社 TFT, shift register, scanning signal line drive circuit, display device, and method for forming TFT
US8946719B2 (en) 2008-06-12 2015-02-03 Sharp Kabushiki Kaisha TFT, shift register, scan signal line driving circuit, display device, and TFT trimming method
JP2010061025A (en) * 2008-09-05 2010-03-18 Ips Alpha Technology Ltd Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP2514731B2 (en) Active matrix display
KR100278547B1 (en) Liquid crystal display panel, liquid crystal display device and manufacturing method thereof
KR100632830B1 (en) Display device and method for manufacturing the same
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
JP2004054069A (en) Display device and method for repairing disconnection of display device
JPH04331922A (en) Active matrix display device
JPH1039333A (en) Active matrix type liquid crystal display device and method for correcting its defect
JP4173332B2 (en) Display device, pixel repair method for display device, and method for manufacturing display device
JPH0317614A (en) Production of active matrix display device
JPH02254423A (en) Active matrix display device
JPH11190858A (en) Active matrix type display device and its manufacture
JPH0324524A (en) Active matrix display device
KR930003266B1 (en) Active matrix display
JP2716108B2 (en) Line defect repair method for active matrix display device
JP2994905B2 (en) Modification method of active matrix display device
JP2760459B2 (en) Active matrix type substrate
JP2502400B2 (en) Active matrix display
JP2004264726A (en) Substrate for display device, display device provided with same, method for repairing defect thereof, and manufacturing method including same
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JPH02254422A (en) Manufacture of active matrix display device
JP2589867B2 (en) Active matrix display device
JPH02294623A (en) Active matrix display device
JP2009251353A (en) Active matrix display device
JP2552368B2 (en) Active matrix display
JP2005173499A (en) Liquid crystal display and its manufacturing method