JP2009251353A - Active matrix display device - Google Patents
Active matrix display device Download PDFInfo
- Publication number
- JP2009251353A JP2009251353A JP2008100263A JP2008100263A JP2009251353A JP 2009251353 A JP2009251353 A JP 2009251353A JP 2008100263 A JP2008100263 A JP 2008100263A JP 2008100263 A JP2008100263 A JP 2008100263A JP 2009251353 A JP2009251353 A JP 2009251353A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- drain
- display device
- active matrix
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶表示装置や有機EL装置などに用いられる薄膜トランジスタを備えるアクティブマトリクス型表示装置に関する。特に、その薄膜トランジスタ基板上に存在する配線欠陥により生じる輝点欠陥を修正するためのものである。 The present invention relates to an active matrix display device including a thin film transistor used in a liquid crystal display device, an organic EL device, or the like. In particular, it is for correcting a bright spot defect caused by a wiring defect existing on the thin film transistor substrate.
一般に、薄膜トランジスタ(以降TFT:Thin Film Transistor)基板は、液晶表示装置や有機EL(Electro Luminesence)表示装置のアクティブマトリクス型表示装置に広く用いられている。TFTは、ガラスなどの絶縁物基板上に複数の走査信号線と複数のデータ信号線が配置されており、その交差部にTFTなどのスイッチング素子が配置され、このTFTがON、OFFすることで各画素部に信号が伝達される。 2. Description of the Related Art In general, a thin film transistor (hereinafter referred to as TFT: Thin Film Transistor) substrate is widely used in an active matrix display device such as a liquid crystal display device or an organic EL (Electro Luminescence) display device. A TFT has a plurality of scanning signal lines and a plurality of data signal lines arranged on an insulating substrate such as glass, and a switching element such as a TFT is arranged at an intersection between the scanning signal lines and the TFT. A signal is transmitted to each pixel portion.
このTFTは、配線材料である導電膜や活性層である半導体膜、層間絶縁材料である絶縁膜などを基板全面に形成しホトリソグラフィ法およびエッチング法を用いて不要な領域を除去して所望の回路パターンを形成している。 In this TFT, a conductive film that is a wiring material, a semiconductor film that is an active layer, an insulating film that is an interlayer insulating material, and the like are formed on the entire surface of the substrate, and unnecessary regions are removed by using a photolithography method and an etching method. A circuit pattern is formed.
回路パターンにパターン欠陥を生じると液晶表示装置や有機EL装置の表示異常となり、その液晶表示装置などは不良品となる。TFT起因の表示異常には、例えば、配線間の短絡や断線などがある。特にTFT素子部の欠陥によるTFT異常動作では、表示画素が輝点(常時点灯状態)となり、製品としては致命的な欠陥であり不良品となる。 When a pattern defect occurs in the circuit pattern, the liquid crystal display device or the organic EL device is abnormally displayed, and the liquid crystal display device is defective. Examples of display abnormality caused by TFT include short circuit between wires and disconnection. In particular, in a TFT abnormal operation due to a defect in the TFT element portion, the display pixel becomes a bright spot (always lit), which is a fatal defect and a defective product as a product.
この欠陥に対して、これまでレーザ加工を用いた修正がある。TFTを画素電極から切り離したり、特許文献1に開示されているように、輝点欠陥が発生した場合、リペア領域をレーザ加工により溶融し、画素電極と信号線間を接続し、輝点欠陥画素を黒点に修正するものである。
To date, there has been a correction using laser processing for this defect. When the TFT is separated from the pixel electrode or a bright spot defect occurs as disclosed in
また、特許文献2には、1画素にTFTを2個接続し、異常となったトランジスタを切り離すことが記載されている。2個のTFTのうちの一方が短絡により輝点欠陥となった場合には、その輝点起因となっているTFTを切り離して、表示面上では欠陥を目立たなくする方法が開示されている。
液晶表示装置や有機EL装置において、TFTが起因となる輝点欠陥に対してはレーザ加工による修正が有効である。特にレーザ加工は、配線を切断する加工に適しており、これまでも薄膜トランジスタ基板の修正に多く用いられてきた。しかし、液晶表示装置の適用先が、PCディスプレイから大型TVへと変化している中、画素寸法も大きくなり従来の黒点化修正では、その存在が目立つようになってきた。 In liquid crystal display devices and organic EL devices, correction by laser processing is effective for bright spot defects caused by TFTs. In particular, laser processing is suitable for processing for cutting wiring, and has been used for repairing thin film transistor substrates. However, as the application destination of the liquid crystal display device is changing from a PC display to a large-sized TV, the pixel size becomes large, and the existence of the conventional black spot correction has become conspicuous.
特許文献1に開示されている方法では、致命欠陥である輝点から表示素子に目立たない黒点へとすることは可能であるが、上記のように表示装置としては点欠陥として残る。
In the method disclosed in
また、特許文献2に開示されている方法では、半画素点灯させることで、特許文献1に示した方法に比べ、液晶表示装置を点灯した際に欠陥の存在が目立たなくなる長所がある。しかし、1画素を2個のTFTで制御する配線構造により画素部の開口率が低減し、液晶表示装置の場合には、その光源となるバックライトの透過率を落としてしまうといった問題があった。
Further, the method disclosed in
本発明は上記した問題点を解決し、レーザ加工方法の利点である微細配線切断と融着加工の方法を用いて、画素部の開口率を低減することなくTFT起因による輝点欠陥を修正するアクティブマトリクス型表示装置を提供することを目的とする。 The present invention solves the above-mentioned problems and corrects bright spot defects caused by TFTs without reducing the aperture ratio of the pixel portion by using the fine wiring cutting and fusion processing methods that are advantages of the laser processing method. An object is to provide an active matrix display device.
上記した本発明の目的を達成するための第一の態様は、画素部に電圧を印加するためのスイッチング素子であるTFTにおいて、半導体活性層であるa−Si上に、ソース電極をドレイン配線2本で挟み、通常は一方のドレイン配線から電圧を印加することでチャネルとして機能させる回路パターンとした。もう一方のドレイン補助配線はドレイン配線と分離されており、通常は機能しない。上記TFTのチャネル部に短絡欠陥が発生した場合に、TFTに伸びているドレイン配線をレーザ加工により切断し、もう一方のドレイン補助配線を融着接続することで、TFTチャネルを新たに形成し、正常TFTとして機能させる。これにより点欠陥を正常な点灯状態に修正するようにした。
In a first mode for achieving the above-described object of the present invention, in a TFT which is a switching element for applying a voltage to a pixel portion, a source electrode is connected to a
また、本発明の第二の態様は、アクティブマトリクス基板上に、画素部に電圧を印加するためのドレイン配線またはソース配線を2本以上の複数形成する電子回路パターンとした。これにより、TFT部のソースとドレイン電極のショートが発生した際に、どちらか一方の配線を切断することでTFT部のソース・ドレイン電極ショート起因の輝点欠陥を黒点化ではなく半点灯状態に修正し欠陥が目立たないようにした。 The second aspect of the present invention is an electronic circuit pattern in which two or more drain wirings or source wirings for applying a voltage to the pixel portion are formed on the active matrix substrate. As a result, when a short circuit occurs between the source and drain electrodes of the TFT section, the bright spot defect caused by the short circuit of the source / drain electrodes of the TFT section is not turned into a black spot by cutting either of the wirings. Fixed the defect so that it was not noticeable.
本発明により、輝点欠陥を修正した場合でも、従来のように黒点化とするのではなく、正常画素または半点灯状態により欠陥を目立たなく修正することで、アクティブマトリクス型の表示装置の品質を高めることができる。また、輝点や黒点などの点欠陥の存在しない表示装置が要求される中、本発明のアクティブマトリクス型表示装置により、歩留り向上が可能となり製造コストの低減を図ることができる。 According to the present invention, even when a bright spot defect is corrected, the quality of an active matrix display device can be improved by correcting the defect inconspicuously by normal pixels or a half-lit state, instead of making the spot black as in the past. Can be increased. In addition, while a display device free from point defects such as bright spots and black spots is required, the active matrix display device of the present invention can improve the yield and reduce the manufacturing cost.
また、レーザ加工の利点である切断と金属材料の融着処理を用いることで修正工程の処理時間低減と、修正の成功率を高めることができる。 Further, by using cutting and metal material fusion processing, which are advantages of laser processing, the processing time of the correction process can be reduced and the success rate of correction can be increased.
以下、本発明の最良の実施形態について図面を用いて詳細に説明する。なお、実施例の説明では液晶表示装置の配線修正を例にとって説明するが、一般的にガラス基板などの平面上に形成されたアクティブマトリクス型の回路パターン修正に適用可能であり、液晶表示装置に限定されるものではない。 Hereinafter, the best embodiment of the present invention will be described in detail with reference to the drawings. In the description of the embodiment, the wiring correction of the liquid crystal display device will be described as an example. However, it is generally applicable to the correction of an active matrix type circuit pattern formed on a flat surface such as a glass substrate. It is not limited.
図1は、一般的な液晶表示装置の構造を説明する図である。14はカラーフィルタ基板、15はアクティブマトリクス基板、6は液晶である。1、13はガラス基板、2、12は偏光板、3は対向電極、4、18は配向膜、5はゲート絶縁膜、7はソース配線、8はドレイン配線、9はゲート配線、10は半導体層(a−Si層)、11は画素電極、17は保護膜(パッシベーション膜)、16はカラーフィルタ、19はブラックマトリクスである。 FIG. 1 is a diagram illustrating the structure of a general liquid crystal display device. 14 is a color filter substrate, 15 is an active matrix substrate, and 6 is a liquid crystal. 1 and 13 are glass substrates, 2 and 12 are polarizing plates, 3 is a counter electrode, 4 and 18 are alignment films, 5 is a gate insulating film, 7 is a source wiring, 8 is a drain wiring, 9 is a gate wiring, and 10 is a semiconductor. A layer (a-Si layer), 11 is a pixel electrode, 17 is a protective film (passivation film), 16 is a color filter, and 19 is a black matrix.
一般的に、図1に示すように液晶表示装置は、2枚のガラス基板1、13の間に液晶6を挟み込んだ構造となっており、マトリクス状に配置した多数の画素電極11、対向電極3および液晶6で形成されるコンデンサ内の電界によって各画素の液晶6の分子の向きを制御して電子画像を生成している。透過型の液晶表示装置では、この電子画像を背面に設けたバックライトの透過率を制御して可視化することで画像を表示するものである。アクティブマトリクス基板15上には画素電極の印加電圧を制御する回路を形成し、カラーフィルタ基板14上に例えば3色またはそれ以上のカラーフィルタ16を形成することで、カラー画像を表示する。
In general, as shown in FIG. 1, a liquid crystal display device has a structure in which a
図2は液晶表示装置を制御するアクティブマトリクス基板15に形成される画素の一例を説明する平面図である。図2には、隣接する2画素分を示す。縦横方向に繰り返し形成され、表示領域の外側に表示装置を制御するための駆動用半導体と接続するための引出し線が設けられている。
FIG. 2 is a plan view for explaining an example of pixels formed on the
アクティブマトリクス基板15に形成される各種の配線や電極は絶縁層を介在させた薄膜多層回路で構成される。図1において、ガラス基板13を好適とする基板上に多数のゲート配線9が画素内に形成されている。ゲート配線9の上には活性層である半導体層10(ここでは水素化アモルファスシリコン:以降a−Si層10)のアイランドがパターニングされている。
Various wirings and electrodes formed on the
ゲート配線9を覆って、ゲート絶縁膜5が形成され、ゲート絶縁膜5で絶縁された複数のドレイン配線8がゲート配線9と交差する多方向に平行に形成され、2本のゲート配線9と2本のドレイン配線8で囲まれた領域で1画素を形成する。ドレイン配線8の一部はa−Si層10の上にまで配線が形成されTFTのドレイン電極となっている。また、ソース配線7の一部はa−Si層10の上で前記ドレイン電極と同層に形成されTFTのソース電極となっている。
A
ゲート配線9の上層にはゲート絶縁膜が形成され、その上にソース配線7に導電接続された画素電極11が形成されている。画素電極11はITO(Indium Tin Oxide)を好適とする透明電極である。ゲート配線9に接続するTFTがONとなり、そのドレイン配線8に供給される表示データに応じた電圧が画素電極11に生成される。この画素電極11とカラーフィルタ側の対向電極3との間に該画素電極11に生成される電圧に応じた大きさの電界が形成される。この電界により、液晶の分子配向が制御されてバックライトからの照明光の透過量を制御して可視画像を形成する。
A gate insulating film is formed on the upper layer of the
このような薄膜多層電子回路は、一般的にはホトリソグラフィ技術により形成される。すなわち、まず配線材料を基板全体に均一に成膜して、感光性樹脂であるホトレジストを塗布する。次に、回路パターンを形成したマスクを介して光を照射してホトレジストを感光させる。これを現像すると感光した部分が除去され、ホトレジストのパターンが形成される。さらに、エッチング工程、レジスト剥離工程を経て回路配線が形成される。これらの工程を繰り返すことで薄膜多層電子回路が完成する。 Such a thin film multilayer electronic circuit is generally formed by a photolithography technique. That is, first, a wiring material is uniformly formed on the entire substrate, and a photoresist, which is a photosensitive resin, is applied. Next, the photoresist is exposed by irradiating light through a mask on which a circuit pattern is formed. When this is developed, the exposed portion is removed and a photoresist pattern is formed. Further, circuit wiring is formed through an etching process and a resist stripping process. By repeating these steps, a thin film multilayer electronic circuit is completed.
これらの製造過程では、基板上の異物やプロセス上の問題などの影響により、電子回路パターンに欠陥が発生することがある。液晶表示装置のアクティブマトリクス基板に形成されている電子回路パターンが短絡または断線すると、電気信号が正しく送信されずに表示装置は誤表示される。そのため、レーザ加工を用いて短絡部を切断して回路を修正したり、また、欠落部に新たに材料を追加したりして正常化するといった修正が行われている。 In these manufacturing processes, defects may occur in the electronic circuit pattern due to the influence of foreign matter on the substrate, process problems, and the like. When the electronic circuit pattern formed on the active matrix substrate of the liquid crystal display device is short-circuited or disconnected, the electric signal is not transmitted correctly and the display device is erroneously displayed. For this reason, correction is performed such that the short circuit portion is cut using laser processing to correct the circuit, or a new material is newly added to the missing portion to normalize the circuit.
図3(a)には、ソース配線7とドレイン配線8の短絡欠陥20を示す。ノマリーブラック方式の表示装置では、ソース配線7とドレイン配線8が短絡すると、該画素はゲート配線9によるa−Si層10の制御にかかわらず、常時点灯状態である輝点欠陥となる。これは、表示装置としては致命的な欠陥となる。この欠陥に対して、従来行われてきた修正方法は、図3(b)に示すような、a−Si層10に伸びているドレイン配線をレーザ加工により切断部22を形成することによる輝点の黒点化修正であった。
FIG. 3A shows a short-
本発明の第1の実施例として、TFT部のソース配線7とドレイン配線8の短絡が起因となっている輝点欠陥に対して、正常点灯に修正する方法について説明する。
As a first embodiment of the present invention, a method for correcting a bright spot defect caused by a short circuit between the
図4(a)に本実施例のアクティブマトリクス基板15の電子回路パターンを示す。ゲート配線9上に、ゲート絶縁膜5を介して、a−Si層10のアイランドを形成し、このアイランド上にソース配線7と、ソース配線7に面して2本のドレイン配線8b、8cを配置する。以下、8bをドレイン配線引出し線(以降、引出し線8b)、8cをドレイン補助配線8cという。
FIG. 4A shows an electronic circuit pattern of the
引出し線8bは、従来同様1本とし、通常動作ではこの引出し線8bによりTFTを駆動させる。引出し線8bは、ゲート配線9の窓明け部21でドレイン配線8と電気的に接続される。ソース配線7を挟んだ反対側には、ドレイン配線8とは接続されていない予備のドレイン補助配線8cを設ける。このドレイン補助配線8cは、通常動作するチャネル部に短絡欠陥が発生した際に、修正用配線として用いる。ドレイン補助配線8cは、レーザ加工により配線接続加工を行うために下層のゲート配線と重畳した構造となっている。
The number of
図4(b)には、この重畳部の断面図(図4(a)中のA−A’断面)を示す。ゲート配線9の窓明け部21にゲート配線9層で孤立パターン9bを形成する。このゲート配線9の孤立パターン9b(以降、孤立ゲート配線9b)上に、他の配線領域と同様の工程によりゲート絶縁膜5、a−Si層10、ドレイン配線8、ドレイン補助配線8cをパターニングする。ただし、このドレイン補助配線8cは通常動作させないため、ドレイン補助配線8cとドレイン配線8は接続されていない。短絡欠陥が発生した際にドレイン補助配線8cに接続するために、ドレイン配線8には、レーザ加工のためのレーザ照射領域をレーザ集光可能な5μm程度の凸状部24を設けている。
FIG. 4B shows a cross-sectional view of this overlapping portion (A-A ′ cross-section in FIG. 4A). An isolated pattern 9 b is formed on the
図4(c)には、TFT部のソース配線7とドレイン配線8の引出し線8bが短絡した場合の修正方法を示す。
FIG. 4C shows a correction method when the
この短絡欠陥20は、ソース配線7とドレイン配線8の材料(例えば、AlやMoやCuなど)残りによる短絡や、この配線材料とTFTの活性層であるa−Si層10とのオーミック接触を形成するためのn+層残りや、また異物がチャネル間に存在することにより発生する。これらの欠陥は、アクティブマトリクス基板製造時の検査工程で検出される。一般的に用いられている検査方法として、CCDカメラを用いた外観検査装置や電子線などをもちいた電気テスタが多く用いられており、これらの検査装置で検出された基板座標や欠陥の種類を修正装置に情報転送して修正処理を行う。今回の修正ではレーザ加工修正装置を用いた。
The short-
短絡したTFTのチャネル部を動作させないために、引出し線8bをレーザ加工により切断部22bを形成する。引出し線8bにはゲート配線が下層に存在しない回路パターンとなっており、切断部22bはその上部のドレイン配線8の引出し線8bを切断処理して設ける。レーザは、YAG(Yttrium Aluminum Garnet)のパルスレーザを用いた。配線材料の切断加工にはYAGレーザのどの波長でも切断が可能であるが、アクティブマトリクス基板15が完成後に修正を施す場合には、SiN薄膜などの保護膜が配線上に形成されているため、レーザ加工時の熱影響を抑制するために第4高調波266nm波長を採用するのが望ましい。
In order not to operate the channel portion of the short-circuited TFT, the cutting portion 22b is formed by laser processing of the
次にTFTを動作させるために新たなドレイン配線を形成する(図4(c))。そこで、ドレイン補助配線8cとドレイン配線8の接続処理を行う。ドレイン補助配線8cとドレイン配線8の接続には、ドレイン補助配線8cと重畳されている孤立ゲート配線9bを用いる。この重畳部にパルスレーザを照射して、下層の孤立ゲート配線9bと上層のドレイン配線8それぞれのメタル材料で融着させることにより配線接続する。融着させるためには、1パルスで下層のメタル材料を融着させるのが有効であり、YAGの第2高調波である532nm波長レーザ、0.01〜0.1mJをドレイン配線8に設けられた凸状部24に□3〜5μmの領域で照射し、融着部25aを形成した。ドレイン配線8に設けられたレーザ照射領域である凸状部24を加工することで、この重畳部を加工することによるドレイン配線8自体の断線などの不具合は生じない構造としている。
Next, a new drain wiring is formed to operate the TFT (FIG. 4C). Therefore, the drain auxiliary wiring 8c and the
同様にドレイン補助配線8cと孤立ゲート配線9bの重畳部をレーザ加工により融着接続部25bを形成することで配線接続し、図4(d)に示すような電流経路26が形成され、ドレイン補助配線8cとソース配線7間がTFTの新たなチャネル部として機能することとなる。
Similarly, the overlapping portion of the drain auxiliary wiring 8c and the isolated gate wiring 9b is connected by wiring by forming a
この修正により、短絡により常時輝点となっていた点欠陥を、TFTを正常動作させることにより正常画素として機能させることができた。また、材料を塗布したり、レーザCVDで配線形成したりといった成膜プロセスを必要とせず、従来から多く用いられているレーザ加工の長所である切断と融着加工といった簡易プロセスにより点欠陥の正常化が可能となった。 With this correction, it was possible to cause a point defect that was always a bright spot due to a short circuit to function as a normal pixel by operating the TFT normally. In addition, it does not require a film forming process such as coating of materials or wiring formation by laser CVD, and normal point defects are achieved by a simple process such as cutting and fusing, which is an advantage of laser processing that has been widely used in the past. It became possible.
上記は、通常動作するソース配線7とドレイン配線8の回路パターンと同様にドレイン補助配線8c側のチャネル幅とチャネル長を配置したが、配線パターンの関係で配置が困難な場合には、TFTスイッチング動作が同様に機能するようにチャネル幅とチャネル長を短くすることでも同様の修正効果が得られる。また、ドレイン補助配線8cは、a−Si層10のアイランド上に半導体ソース配線7に面して複数個配置してもよい。また、ドレイン配線8に設けられた凸状部の形状は四角形に限定されず、任意の形状でよい。
In the above, the channel width and the channel length on the drain auxiliary wiring 8c side are arranged in the same manner as the circuit patterns of the
本発明の第2の実施例は、TFT部のソース配線7とドレイン配線8の短絡が起因となっている輝点欠陥に対して、半点灯状態に修正する方法について説明する。
In the second embodiment of the present invention, a method of correcting a bright spot defect caused by a short circuit between the
本実施例では、このレーザ加工を利用して、黒点ではなく半点灯状態にすることで輝点や黒点に比較して欠陥の存在を目立たないように修正を行う。図3(a)に示したように通常、TFTに伸びるドレイン配線8の引出し線は、1本で形成されておりこれにより電圧が印加されている。本実施例のアクティブマトリクス基板15では、TFT部へのドレイン配線引出し線を独立に2本伸ばした構造(8b、8d)とする(図5(a))。ソース配線7をこの2本の引出し線8b、8dで挟み、TFTのチャネルを形成し、正常時はこの2ヶ所のチャネル間によりTFT動作が行われる。どちらか一方のチャネルに短絡欠陥20が発生した際に、この短絡したチャネルの駆動を停止する。チャネルの駆動を停止するために、TFT部に電圧を印加するためのドレイン配線8の引出し線8bをレーザ加工により切断部22cを形成する。
In this embodiment, this laser processing is used to make a correction so that the presence of defects is not conspicuous as compared with bright spots and black spots by making the light emitting state semi-lit instead of black spots. As shown in FIG. 3A, normally, the lead line of the
図6にTFTのゲート電圧に対するソース・ドレイン間の電流変化を示す。図6の横軸はゲート電圧Vg、縦軸はソース・ドレイン間の電流Isdである。正常なTFT部では、ゲート電圧がしきい値(101)になると画素に供給される電流値が飽和値(102)となり、白点灯となる。前記修正を実施したTFTでは、TFT部に伸びる一方のドレイン配線8の引出し線8bを切断部22cを形成することで、ソース配線7を経由して画素電極11に供給される電流量は低下する。すなわち、ソース・ドレイン電極で形成されるチャネル幅が半分となり、画素部に供給される電流値は半分(103)となる。これは、正常画素の半分の印加電圧(104)と同じとなり、半点灯状態となる。従来の黒点化修正方法では、輝点を黒点に処理するのみであったが本実施例の半点灯修正方式により、表示装置完成時の欠陥の存在を目立たなくする処理が可能である。
FIG. 6 shows a change in current between the source and the drain with respect to the gate voltage of the TFT. In FIG. 6, the horizontal axis represents the gate voltage Vg, and the vertical axis represents the source-drain current Isd. In the normal TFT portion, when the gate voltage reaches the threshold value (101), the current value supplied to the pixel becomes the saturation value (102), and white lighting is performed. In the modified TFT, the amount of current supplied to the
図5(b)には、ゲート配線9とドレイン配線8の別のパターンを示す。画素電極11の開口率を確保するためにゲート配線9幅を狭くした場合のパターンである。図4(a)ではドレイン配線8の2本の引出し線8b、8dを1つの窓明け部21から引き出していたが、開口率を高くするためにゲート配線9を狭めると一つの窓明け部21から2本の引き出し線8b、8dを設けて、またその部分をレーザ加工するのは困難となる。さらに引出し線8b、8dの配線間隔を狭くすると、この部分が短絡し、修正用配線としての有効性が低くなる。そこで、ゲート配線9の窓開け部21を図5(b)のように分離し、それぞれの引出し線8b、8dが容易に切断処理可能なように配線を設けた。本回路パターンは実施例1においても適用できる。すなわち、実施例1の図4(a)の引出し線8b、ドレイン補助配線8cを、図5(b)のような回路パターンで形成してもよい。
FIG. 5B shows another pattern of the
本発明の第3の実施例は、アクティブマトリクス基板15完成後に輝点欠陥修正を行う場合である。実施例1の修正手順は、ソース配線7とドレイン配線8の形成後に、点欠陥修正を行う場合には好適であるが、アクティブマトリクス基板15が完成した後に重畳部を接続する場合には以下の手順で修正を行う方が修正の成功率を高められる。
The third embodiment of the present invention is a case where bright spot defect correction is performed after the
(1)重畳部の加工位置に、上層に存在するSiNなどの保護膜17をYAGレーザの第4高調波である266nm波長で除去加工する。加工寸法は、重畳部の接続加工より大きく窓開けを行う(□7〜10μm程度)。保護膜加工では、下層のメタル配線を除去しないエネルギーを用いる。50μJ程度で複数回照射することで保護膜除去加工を行う。
(1) The
(2)実施例1に記載したように、重畳部の接続加工を行う。この場合、保護膜17の除去加工で用いた266nm波長をそのまま用いることも可能である。照射エネルギーは0.01〜0.1mJで□3〜5μm領域を加工することで、ドレイン補助配線8cとの接続が可能である。
(2) As described in the first embodiment, connection processing of the overlapping portion is performed. In this case, the 266 nm wavelength used in the removal process of the
本発明の第4の実施例は、液晶表示装置完成後に輝点欠陥修正を行う場合である。本実施例の輝点欠陥修正方法は、配線接続の際に、新たに配線材料を塗布する必要が無いことから、アクティブマトリクス基板15とカラーフィルタ基板14を合わせた液晶表示装置完成後にも修正処理を行うことが可能である。
The fourth embodiment of the present invention is a case where a bright spot defect is corrected after the liquid crystal display device is completed. Since the bright spot defect correcting method of this embodiment does not require a new wiring material when wiring is connected, the correction process is performed even after the liquid crystal display device including the
液晶表示装置完成後の輝点欠陥の検出には、点灯検査などにより点欠陥箇所を特定し、その座標情報により修正箇所を決定する。液晶表示装置完成後には、アクティブマトリクス基板15上には液晶6とカラーフィルタ基板14が存在する。そのため修正のためのレーザ照射はアクティブマトリクス基板15の裏面から、すなわちゲート配線9側から行う。
For detection of a bright spot defect after completion of the liquid crystal display device, a point defect location is specified by lighting inspection or the like, and a correction location is determined based on the coordinate information. After the liquid crystal display device is completed, the
アクティブマトリクス基板15の裏面からのレーザ照射はガラス基板13を介してレーザを照射するため、ガラス基板13の透過率が高いレーザ波長を選択する方が望ましい。ここでは、YAGレーザの第2高調波532nm波長を用いた。修正手順は、実施例1と同様に、短絡欠陥20が生じているTFTのドレイン配線8の引出し線8bをレーザ加工で切断部22を形成し、次に重畳部の接続加工(25a、25b)を実施した。アクティブマトリクス基板15の裏面からでは、ドレイン配線8に設けられたレーザ照射領域の凸状部24が観察されないため、孤立ゲート配線9bの端からの寸法で加工位置を決定した。重畳部2ヶ所を接続することで、TFT部のソース配線7とドレイン配線8により生じていた輝点欠陥を正常画素として修正することができた。
Since laser irradiation from the back surface of the
なお、実施例2で示した半点灯修正においても、液晶表示装置完成後に上記アクティブマトリクス基板15の裏面からレーザ照射を行うことで修正処理が可能であることは言うまでもない。
Needless to say, even in the half-lighting correction shown in the second embodiment, the correction process can be performed by performing laser irradiation from the back surface of the
アクティブマトリクス型の表示装置に広く適用可能である。大型TVなど品質を求められる表示装置では、欠陥のない高品質なものが求められており、本発明のアクティブマトリクス型表示装置により、品質を低減している欠陥に対して、従来から利用されているレーザ加工プロセスにより修正することが可能となる。 The present invention can be widely applied to active matrix display devices. Display devices that require quality such as large TVs are required to have high quality without defects, and have been conventionally used for defects whose quality is reduced by the active matrix display device of the present invention. It can be corrected by the existing laser processing process.
1,13…ガラス基板、2、12…偏光板、3…対向電極、11…画素電極、4、18…配向膜、5…ゲート絶縁膜、6…液晶(分子)、7…ソース配線、8…ドレイン配線、8a、8b、8d…ドレイン配線引出し線、8c…ドレイン補助配線、9…ゲート配線、9b…孤立ゲート配線、10…半導体層、14…カラーフィルタ基板、15…アクティブマトリクス基板、16…カラーフィルタ、17…保護膜、19…ブラックマトリクス、20…短絡欠陥、21…窓明け部、22、22b、22c…切断部、24…ドレイン配線凸状部、25a、25b…融着接続部、26…電流経路
DESCRIPTION OF
Claims (6)
前記薄膜トランジスタの半導体層上に、ソース配線が1個配置され、該ソース配線と面して配置されるドレイン配線が複数個配置される配線構造を備えることを特徴とするアクティブマトリクス型表示装置。 A plurality of gate lines formed in the first direction, a plurality of drain lines formed in the second direction, a gate line formed in the first direction, and the second direction. An active matrix display device comprising: a thin film transistor provided for each portion where the drain wiring intersects; and a pixel electrode electrically connected to the source wiring of the thin film transistor,
An active matrix display device comprising: a wiring structure in which one source wiring is arranged on a semiconductor layer of the thin film transistor and a plurality of drain wirings arranged facing the source wiring are arranged.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100263A JP2009251353A (en) | 2008-04-08 | 2008-04-08 | Active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100263A JP2009251353A (en) | 2008-04-08 | 2008-04-08 | Active matrix display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009251353A true JP2009251353A (en) | 2009-10-29 |
Family
ID=41312119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008100263A Pending JP2009251353A (en) | 2008-04-08 | 2008-04-08 | Active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009251353A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138549A (en) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | Thin film transistor |
JP2014017456A (en) * | 2012-07-11 | 2014-01-30 | Panasonic Liquid Crystal Display Co Ltd | Display device and pixel defect correction method |
-
2008
- 2008-04-08 JP JP2008100263A patent/JP2009251353A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138549A (en) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | Thin film transistor |
JP2014017456A (en) * | 2012-07-11 | 2014-01-30 | Panasonic Liquid Crystal Display Co Ltd | Display device and pixel defect correction method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223288B2 (en) | Flat panel display and fabricating method thereof | |
US8319763B2 (en) | Display apparatus and manufacturing method therefor, and active matrix substrate | |
US7733431B2 (en) | Laser repair structure and method for TFT-LCD | |
US20050205866A1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
KR20010049823A (en) | Display device and method of reparing defect of the same | |
KR100759283B1 (en) | Display device and defect-restoration method therefor | |
JP2008096940A (en) | Pixel structure and repair method thereof | |
US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
KR100405236B1 (en) | Matrix array substrate | |
JP4491205B2 (en) | Switching element array substrate repair method | |
JP4173332B2 (en) | Display device, pixel repair method for display device, and method for manufacturing display device | |
JP2009058728A (en) | Array substrate for display device, and manufacturing method therefor | |
JP4340459B2 (en) | Manufacturing method of display device | |
US20050140865A1 (en) | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same | |
JP2009251353A (en) | Active matrix display device | |
US20090230398A1 (en) | Thin-film transistor substrate and method of repairing the same | |
JP2009151098A (en) | Flat-panel display device, array substrate, and its manufacturing method | |
US8164733B2 (en) | Liquid crystal display panel | |
WO2017079943A1 (en) | Method for restoring pixel with bright spot defect, array substrate, and liquid crystal panel | |
JPH0317614A (en) | Production of active matrix display device | |
KR20020030897A (en) | Repair method for one pixel using laser chemical vapor deposition | |
JP2021026166A (en) | Electronic element and liquid crystal display device | |
KR100577301B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same | |
JP2011085722A (en) | Active matrix-type display device and method for manufacturing the same | |
KR100885804B1 (en) | Thin film transistor lcd and method for manufacturing lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |