JP2622154B2 - デジタル信号再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル信号再生装置に関し、特に、所定期
間のビデオ情報に対応する所定量のデジタル情報を１単
位として完結するデータ処理を行い、これを回転ヘッド
によってテープ状記録媒体に対して所謂マルチトラツク
記録した記録信号を再生するための装置に関するもので
ある。

〔従来の技術〕

この種のマルチトラツクデジタル再生信号としては、
デジタルビデオテープレコーダ（以下DVTRと称す）があ
るが、以下本明細書ではこのDVTRを例にとって説明す
る。

一般にビデオ信号は広帯域であり、これをデジタル化
したデジタルビデオ信号の単位時間当りのデータ量は膨
大となり、これをシリアルで磁気記録再生することは困
難である。そこでこの様なデジタルビデオ信号をマルチ
チヤンネル化し、各チヤンネルのデータレートを低下さ
せることが考えられており、DVTRに於いてはマルチチヤ
ンネル記録再生を行うのが一般的である。

ところでDVTRに於けるデジタル信号処理の全てを時系
列に行ったのでは、テープの損傷、磁気ヘツドの目づま
り等に起因するバーストエラーの発生に伴い画像の一部
が完全に欠落してしまうことになり、補間等による修正
が困難となり好ましくない。また誤り訂正符号（ECC）
を付加したデータマストリクス（ECCブロツク）の大半
が誤りとなってしまうことから、誤り訂正能力の高い符
号を付加してもそのECCブロツク全体が誤ったデータと
されてしまい、非常に非効率的である。

そこで、一般にDVTRではECCブロツクを複数に分割
し、時系列に対して分散させた状態で記録再生を行う。
また、この時画面上の各画素のデータについても時系列
に順序が入替られ、誤り訂正不能な場合でも良好な補間
が行える様工夫されている。この様なVTRに於いて、ECC
のエンコード、デコード及びデータの配列変換等の処理
はビデオ信号の所定期間分を単位として完結する様にな
されている。マルチチヤンネル記録再生を行うVTRにお
いては上記処理の完結はマルチチヤンネル数ｎの整数倍
の本数のトラツクに記録するビデオ信号を単位としてな
されている。これは、再生時に信号処理のタイミングが
不定となってしまうのを防ぐためである。また、DVTRに
於いては回転ヘツドの回転周波数がビデオ信号のフレー
ム周波数と整数比とするのが一般的である。これはサー
ボ系回路，ビデオ信号の処理回路等の構成が複雑になら
ないという点で有利であるからである。

従って、マルチチヤンネルDVTRでは一般に１フレーム
分のビデオ信号は（ｎ×ｊ）本のトラツク（ｎはマルチ
チヤンネル数、ｊは１以上の整数）に対して記録され、
上記処理の完結も（ｎ×ｉ）本のトラツク（ｉは１以上
の整数）に記録されるビデオ信号を単位としてなされ
る。

第９図はマルチトラツクDVTRのヘツド構成の一例を示
す図である。図中１は回転ドラムであり、同ドラム１上
には８つの回転ヘツドH1〜H8が配設されている。回転ヘ
ツドH1〜H4、回転ヘツドH5〜H8は近接して配され、かつ
同時に磁気テープ上をトレースする様配置されている。
また回転ヘツドH1〜H4に対して回転ヘツドH5〜H8は180
゜の位相差を以って回転し、ヘツドH1〜H4とヘツドH5〜
H8はドラム１に対して180゜以上の角範囲に亘って巻装
された磁気テープ上を交互にトレースし、４チヤンネル
記録を行う。

第10図は第９図のヘツドによって磁気テープＴ上に記
録されたトラツクパターンを示しており、Tr1〜Tr8で示
すトラツクは夫々ヘツドH1〜H8で記録されたトラツクを
示している。ヘツドH1〜H4が第10図中H1〜H4で示す位置
から、図中斜め上方に向ってテープ上をトレースするこ
とによってトラツクTr1〜Tr4を形成しつつ４チヤンネル
記録を行い、またトラツクTr1〜Tr4をトレースして４チ
ヤンネル再生が行われる。ここでヘツドH1,H3,H5,H7は
同一のアジマス角を有しており、ヘツドH2,H4,H6,H8も
またヘツドH1,H3,H5,H7とは異なる同一のアジマス角を
有している。これによって、所謂アジマス記録が行われ
ている。

本例のDVTRはドラム１の回転数を1800r.p.mとする。
即ち１フレームのビデオ信号が８トラツクに記録され
る。また、上記信号処理もこの８トラツク分、即ち１フ
レームのビデオ信号に対して完結するものとする。これ
によって、フレーム周波数とドラム１の回転周波数が一
致し、かつ信号処理も１フレーム単位で行われるので、
各部のタイミングは共通に制御でき、回路構成の簡単な
DVTRが実現できている。

〔発明が解決しようとする問題点〕

ところで、上例のDVTRにあっては、再生時の信号処理
はヘツドH1〜H4の再生信号とこれに続くヘツドH5〜H8の
再生信号とを一単位として行われる。従って、再生時に
おいてもヘツドH1〜H8は必ずトラツクTr1〜Tr8をトレー
スしなければならないことになる。例えばヘツドH1〜H4
が同一アジマス角のトラツクTr3〜Tr6にオントラツクし
ている場合（図中H1′〜H4′で示す）や、トラツクTr5
〜Tr8にオントラツクしている場合（図中H1″〜H4″に
示す）にも信号の再生そのものは行うことができるが、
信号処理が前述の如くヘツドH1〜H4の再生信号とこれに
続くヘツドH5〜H8の再生信号を一単位として行われるた
め元のビデオ信号に戻すことができない。

従って、従来この種のDVTRではヘツドH1は必ずトラツ
クTr1をトレースする様トラツキング制御を行ってい
た。しかしながら、ヘツドH1の制御目標となるトラツク
は８トラツクにつき１トラツクしか存在しないため、ト
ラツキングエラーの量としては±４トラツク分まで発生
してしまう。従って、装置の立上り直後や何らかの要因
で一度トラツキング制御が外れてしまった場合には、ト
ラツキング制御引込状態となるまでは非常に長い期間が
必要になる。この期間は再生ビデオ信号が得られないの
であるから、装置の立上り時やトラツキング外れが生じ
た場合長い期間、ビデオ信号が再生されず、非常に見苦
しい再生画となっていた。

また、トラツキング制御のための記録信号のパターン
も８トラツク周期としなければならず、記録系，再生系
共トラツキングのための回路が複雑にならざるを得な
い。更にはトラツクの一部にパイロツト信号を記録し、
このパイロツト信号を用いてトラツキング制御を行う様
な装置であれば、単に回路が複雑になるというのみなら
ず、パイロツト信号の記録領域も大きくせねばならず高
密度記録の妨げとなっていた。

この様な問題はマルチチヤンネル数の増加、信号処理
の完結するトラツク数の増加に伴い大きくなる。これは
今後更に広帯域の信号を高密度記録しようとした場合に
大きな障害となってしまう。

本発明は斯かる問題点に鑑みてなされ、トラツキング
制御の引込時間を速くすることができ、データレートの
極めて高いデジタル信号を高密度記録し、再生するシス
テムに適用して極めて有益なデジタル信号再生装置を提
供することを目的としている。

〔問題点を解決するための手段〕

斯かる目的下に於いて本件の第１の発明にあっては、
所定期間のビデオ情報に対応する所定量のデジタル情報
を１単位として完結するデータ処理を行い、前記所定量
のデジタル情報に対して（ｎ×ｉ）本（ｎは２以上の整
数、ｉは１以上の整数）づつ多数の並列したヘリカルト
ラツクが形成され前記デジタル情報が記録されてなるテ
ープ状記録媒体から前記時系列情報を再生する装置に於
いて、ｎ個のヘツドが前記テープ状記録媒体上を同時に
トレースする様構成された再生手段と、各ヘツドから再
生されている信号が前記（ｎ×ｉ）本のトラツク中何番
目のトラツクであるかを判定する判定手段と、前記再生
手段により再生された再生デジタル信号に前記所定量の
デジタル情報を１単位として完結する処理を施す信号処
理手段と、前記判定手段の出力に基づいて前記信号処理
手段の処理タイミングに対する該信号処理手段への再生
デジタル信号の入力タイミングを相対的に制御するタイ
ミング制御手段を具える構成としている。

また、本件の第２の発明においては、所定期間のビデ
オ情報に対応する所定量のデジタル情報を１単位として
完結するデータ処理を行い、前記所定量のデジタル情報
に対して（ｎ×ｉ）本（ｎは２以上の整数、ｉは１以上
の整数）づつ多数の並列したヘリカルトラックが形成さ
れ、前記デジタル情報が記録されてなるテープ状記録媒
体から前記時系列情報を再生する装置であって、ｎ個の
回転ヘッドが前記テープ状記録媒体上を同時にトレース
するよう構成された再生手段と、各回転ヘッドから再生
されている信号が前記（ｎ×ｉ）本のトラック中何番目
のトラックであるかを判定する判定手段と、前記再生手
段により再生された再生デジタル信号を記憶するメモリ
手段と、該メモリ手段にアクセスし、前記再生デジタル
信号に前記所定量のデジタル情報を１単位として完結す
る処理を施す信号処理手段と、前記判定手段の出力に基
づいて、前記メモリ手段の所定アドレスにおける、前記
再生デジタル信号の書き込みタインミングに対する前記
信号処理手段への再生デジタル信号の読み出しタイミン
グを相対的に制御するタイミング制御手段とを具える構
成としている。

〔作 用〕

上述の如く構成することにより、信号処理手段は記録
時に１単位として処理したデジタル情報を、各ヘツドが
記録時とは別の信号を再生したとしても、１単位として
取扱うことができる様になった。そのため、記録信号が
拾えさえすればよいのでトラツキング制御は制御目標ト
ラツクを多数設定することができる。これに伴ってトラ
ツキング制御引込時間を大幅に短縮することができ、装
置の立上り時やトラツキング制御が一旦外れた場合にも
迅速にトラツキング引込状態とでき、記録されている時
系列信号の再生不能期間を極めて短くすることができ
る。

〔実施例〕

以下、図面を参照して本発明をDVTRに適用した場合の
実施例について詳細に説明する。

（第１実施例） 本発明の第１実施例について以下説明する。

第11図は本実施例に係るDVTRの記録系の概略構成を示
す図である。

同図中、２はビデオ信号が入力される端子で、入力さ
れたビデオ信号は時系列処理回路４に供給され、A/D変
換後時系列に処理することが可能な信号処理が施され
る。例えば、サブサンプリング,DPCM等の比較的簡単な
帯域圧縮やこれに伴うフイルタリング等の処理は大きな
メモリを用いることなく時系列で処理することが可能で
あり、本例ではA/D変換器,2次元空間フイルタ，サブサ
ンプラ,DPCM回路がこの処理回路４にて行われる。この
時系列処理回路４から出力されたデジタル信号はRAM6に
供給される。

RAM6は１フレーム内でデータの授受を行う必要のある
処理、即ち１フレームで完結する処理を行うためのメモ
リである。本例ではECCのエンコードやフレーム内での
データ配列の変換等がこのRAM6を介して行われるものと
する。８はRAM6との間でデータの授受を行うECCエンコ
ーダ（ECC/ENC）、10はRAM6内のデータに付加データ（I
D）を付加するためのID発生回路である。

このRAM6のデータ処理タイミングは、垂直同期分離回
路12で分離された垂直同期信号をＴフリツプフロツプ
（Ｔ−FF）14に入力することで得たフレーム周期の信号
によって決定される。

以下、本例に於いてこのRAM6にて行われる処理につい
て第12図，第13図及び第14図を参照して説明する。

１つのECCブロツク内に配されるビデオデータは第12
図に示す様に１フレームの画面Ｇを（４×６）に分割し
た領域の画像に対応するデータ量とする。但し、このデ
ータは単純に画面を（４×６）分割した１つの領域内の
データというのではなく、メモリ内に蓄積する１フレー
ム分の画像データを例えばライン単位でシヤツフリング
した後、１フレーム分のメモリ領域を（４×６）分割し
た領域から抽出したもので、実際の画面上では分散した
位置に存在するデータとしている。

この様なビデオデータ、例えば縦方向60ライン、横方
向84画素（各画素は１バイト）のデータマトリクスに対
し、再度データの配置換を行った後縦方向に４バイトの
C2パリテイ、横方向に４バイトのC1パリテイを付加して
１つのECCブロツクを得る。本例の装置では１フレーム
分のビデオ信号を８トラツクに分割して記録するので１
トラツク当りのECCブロツクの数は３ブロツクというこ
とになるが、実際は12のECCブロツクの夫々から（16×8
8）のデータを抽出して１トラツクに割当てることにな
る。第13図に示す様にこの（16×88）バイトのデータは
１つのECCブロツクに４つ存在するが、これらを夫々別
のトラツクに記録する様にする。第13図に於ける1,3,5,
7は各フレームのトラツク番号で、Tr1,Tr3,Tr5,Tr7に夫
々対応している。本例では画面の右側のECCブロツクは
偶数番のトラツク、左側のECCブロツクは奇数番のトラ
ツクに記録するものとする。

第14図はシンクブロツクの構成例を示し、図示の如く
ECCブロツクの４ライン分を単位とし、これに１バイト
程度のシンクビツト（Sy）及びこのシンクブロツクの番
号及びその冗長ビツトを含む３バイト程度のデータ
（Ｘ）を付加して構成する。従って１トラツクについて
ビデオデータ（Vd）を含むシンクブロツクは（12×４
＝）48存在する。

第11図に戻り、ID発生回路10は各トラツクについて
（４×88）バイトの付加データを発生し、RAM6は各トラ
ツクにつき１つのID用シンクブロツクを形成する。この
IDデータとしては周知のタイムコード、頭出し情報等以
外に各フレーム内のトラツク番号（Tr1〜Tr8）を示すデ
ータが含まれている。

RAM6から出力されるデータは上述の如き規則に従って
分配回路16で４チヤンネルに分配され、夫々デジタル変
調回路18a,18b,18c,18dで変調される。変調された信号
は加算器20a,20b,20c,20dで後述するパイロツト信号発
生回路24からのトラツキング制御用パイロツト信号と混
合され、更にアンプ22a,22b,22c,22dを介してスイツチ
ング回路26a,26b,26c,26dへ供給される。28はドラム１
の回転位相に同期して、ドラム１の１回転につき１周期
の矩形波信号（HSP）を発生し、このHSPはスイツチング
回路26a,26b,26c,26dを制御する。即ち、ヘツドH1,H2,H
3,H4がテープＴをトレースしている時HSPはハイレベル
（Hi）で、ヘツドH5,H6,H7,H8がテープＴをトレースし
ている時HSPはローレベル（Lo）となる。

このHSPは位相比較器30でＴ−FF14のフレーム周期の
出力信号と位相比較され、この位相比較器30の出力によ
りドラムの回転制御回路32を制御している。これによっ
てHSPとＴ−FF14の出力信号の位相差が０になる様ドラ
ム１の回転位相が制御され、RAM6の信号処理タイミング
と各ヘツドの記録タイミングとの同期をとっている。

HSPはパイロツト信号発生回路24にも供給されトラツ
キング制御用のパイロツト信号の発生タイミングを制御
する。第15図はパイロツト信号発生回路24の具体的構成
例を示す図、第16図は第15図のパイロツト信号発生回路
により発生されるパイロツト信号のテープＴ上の記録パ
ターンを示す図である。

第15図中100はHSPの入力端子、102は周波数f₁の信号
（以下単にf₁と称す）を発生する発振器、104は周波数f
₂の信号（以下単にf₂と称す）を発生する発振器であ
る。スイツチ106はHSPがHiの時Ｈ側、Loの時Ｌ側に接続
され、夫々の場合f₁,f₂を出力する。モノマルバイブレ
ータ（MM）108,110は、ゲート112a,112b,112c,112dのゲ
ートタイミングを決定するもので、MM108はHSPの立上り
及び立下りでトリガして所定期間Hiとなる出力をMM110
に供給する。MM110はMM108の出力の立下りでトリガして
所定期間Hiとなる出力を得、このMM110の出力でゲート
タイミングが決定される。説明の簡単のためヘツドH1〜
H4及びヘツドH5〜H8は同一の回転位相としてゲート112
a,112b,112c,112dを同一のタイミングでオンしている
が、実際はヘツドH1〜H4の位相差分だけゲートタイミン
グをずらし各ヘツドが同一の位相でトラツキング用パイ
ロツト信号を記録する様にしている。

ゲート112a,112b,112c,112dでゲートされたf₁,f₂は端
子114a,114b,114c,114dを介して加算器20a,20b,20c,20d
に供給され、第16図に示す如くテープ上に記録される。
即ちTr1,Tr3,Tr5にはf₁が、Tr2,Tr4,Tr6,Tr7,Tr8にはf₂
が夫々各トラツクの同一部分に記録されることになる。

次に再生系について説明する。第１図は第11図の記録
系に対応する本発明の一実施例としての再生系の構成を
示す図である。

各ヘツドH1〜H8の出力はHSPにより制御されるスイツ
チング回路34a,34b,34c,34dを介して再生アンプ36a,36
b,36c,36dに供給される。ATF回路38はアンプ36a,36cの
出力に基づきトラツキング制御信号を形成しキヤプスタ
ン制御回路40に供給する。キヤプスタ制御回路40はトラ
ツキング制御信号に応じて、各ヘツドH1〜H8が再生可能
なトラツク上をトレースする様キヤプスタン42の回転位
相を制御する。更に詳しくは従来の様にヘツドH1が必ず
トラツクTr1にオントラツクする様トラツキング制御を
行うのではなく、ヘツドH1はトラツクTr1及びこれと同
じアジマス角のトラツクTr3,Tr5,Tr7のいずれかにオン
トラツクする様制御を行う。

第２図は第１図に於けるATF回路38の一構成例を示す
図。図中120a,120bはアンプ36a,36cの出力が供給される
端子で、これらは回路C1,C2に供給される。回路C1,C2は
互いに同一の構成であるので、以下回路C1についてのみ
その詳細を説明する。

122はf₂を抽出しレベル検波するバンドパスフイルタ
（BPF）、124はf₁を抽出しレベル検波するBPFである。
今、ヘツドH1〜H4がテープ上をトレース中ヘツドH1がト
ラツクTr1,Tr3,Tr5のいずれかをトレースしていれば、
ヘツドH1は主にf₁を再生する。例えば第16図のHta,Htb
に示す如く、ヘツドH1がトラツクTr3をトレースしてい
れば、Htaの位置からHtbの位置に至るまでの間f₁が主に
再生される。レベル比較器126はBPF124で分離されたf₁
の検波レベルが所定のスレツシヨルドレベル以上あるか
否かを示す矩形波信号を出力し、この信号はＤフリツプ
フロツプ（DFF）128のＤ端子に入力され、更にこのDFF1
28のＱ出力はDFF130のＤ端子に入力される。DFF128,130
は充分高い周波数のクロツクCLKで駆動されており、DFF
128の出力に対しDFF130の出力は１クロツク分遅れてい
る。従って、DFF128のＱ出力とDFF130の出力のアンド
をアンドゲート132でとることにより、上記矩形波信号
の立上りのタイミングで１クロツク分のパルスが得ら
れ、同様にDFF128のＱ出力とDFF130の出力のノアをノ
アゲート136でとることによって上記矩形波信号の立下
りのタイミングで１クロツク分のパルスが得られる。こ
れはヘツドH1が第16図のHtaに示す位置に達したタイミ
ングでアンドゲート132がパルスを出力し、ヘツドH1が
同じくHtbに示す位置に達したタイミングでノアゲート1
36がパルスを出力するということである。

他方、BPF122の出力はf₂をレベル検波したものである
が、夫々アンドゲート132の出力パルス、ノアゲート136
の出力パルスで動作するサンプルホールド（S/H）回路1
34,138でS/Hされる。これはHtaの位置にあるヘツドH1か
ら再生された先行トラツクTr2からのf₂レベルと、Htbの
位置にあるヘツドH1から再生された後行トラツクTr4か
らのf₂レベル（夫々第16図に斜線で示す部分から再生さ
れたもの）とをS/Hしていることになり、これらを差動
増幅器140に供給することにより、差動増幅器140からヘ
ツドH1がトラツクTr3に対してどの程度ずれた位置をト
レースしているかを示すトラツキングエラー信号が出力
される。この時回路C2からはヘツドH3のトラツクTr5に
対するトラツキングエラー信号が同様に得られており、
これらを加算器142で加算することによりトラツキング
制御信号を得、端子144を介してキヤプスタン制御回路4
0に供給している。

同様にヘツドH1、ヘツドH5がトラツクTr1,Tr3,Tr5の
いずれかの近傍をトレースしていれば回路C1からトラツ
キングエラー信号が得られ、ヘツドH3,H7がトラツクTr
1,Tr3,Tr5のいずれかの近傍をトレースしていれば回路C
2からトラツキングエラー信号が得られる。ところで、
ヘツドH1,H5がトラツクTr5の近傍をトレースしていれ
ば、ヘツドH3,H7はトラツクTr7の近傍をトレースしてい
ることになり、またヘツドH3,H7がトラツクTr1の近傍を
トレースしていれば、ヘツドH1,H5がトラツクTr7の近傍
をトレースしていることになる。ヘツドがトラツクTr7
近傍をトレースしている場合にはf₁は全く再生されずS/
H回路134,138は動作しないが、その直前にヘツドがトラ
ツクTr3近傍をトレースした場合のトラツキングエラー
信号が保持されるので同様のトラツキングエラー信号が
得られる。従って端子144より出力されるトラツキング
制御信号を用いてキヤプスタン制御回路40が動作するこ
とにより、ヘツドH1,H3,H5,H7はトラツクTr1,Tr3,Tr5,T
r7のいずれかにオントラツクする様制御される。この場
合の最大のトラツキングエラーは±１トラツクであるの
で極めて迅速にトラツキング制御引込状態となる。

第１図に戻り、アンプ36a,36b,36c,36dの出力は夫々
デジタル復調回路42a,42b,42c,42dでデジタル復調され
スイツチ44に供給される。RAM46は１フレーム分の再生
データを蓄積可能なメモリであり、スイツチ44はRAM46
のサイクルタイム毎に順次接続が切換えられる。この場
合のRAM46のサイクルタイムは各チヤンネルの１バイト
データの伝送時間の1/4に設定されており、RAM46には見
かけ上復調回路42a,42b,42c,42dの出力が並列に書込ま
れることになる。この時の書込アドレスは再生ヘツド毎
に定められ、各ヘツドの再生信号が所定のアドレスに書
込まれていく。

第３図は第１図各部の動作タイミングを示すタイミン
グチヤートであり、図中WA1,WA2,WA3,WA4は夫々RAM46の
復調器42a,42b,42c,42dの出力に対する書込アドレス、R
AはRAM46の読出アドレスを示す。同図に於いてh1〜h8は
夫々RAM46内のヘツドH1〜H8用のアドレスであり、図よ
り明らかな如くRAM46からは各ヘツドH1〜H8の出力がシ
リアルに出力されることになる。RAM52はECCデコード等
の１フレームで完結する処理を行うRAMであるが、RAM46
のアドレスh1から出力されるデータがいずれのトラツク
からのデータであるか特定できないと処理タイミングが
定められない。本例では再生トラツク判定回路48によっ
て、各ヘツドからの再生信号がトラツクTr1〜Tr8のいず
れからのものかを判定し、タイミング制御回路50からRA
M52に与えるタイミングパルスの出力タイミングを決定
している。以下、この再生トラツク判定回路48及びタイ
ミング制御回路50の動作について詳細に説明する。

第４図は第１図に於ける再生トラツク判定回路48の具
体的な構成例を示す図である。図中150はHSPの入力端子
で、MM152はHSPの立上り及び立下りでトリガするモノマ
ルチバイブレータであり、ワンシヨツトMM154はこのMM1
52の立下りでトリガし、パイロツト信号が記録されてい
る領域を各ヘツドH1〜H8がトレースするタイミングでパ
ルスを出力する。従って、このパルスは1/2フレーム周
期ということになる。156a〜156dは夫々アンプ36a〜36d
の出力が入力される端子で、該端子156a〜156dから入力
された信号はf₁を分離するBPF157a〜157dを介してレベ
ル比較回路158a〜158dへ供給される。レベル比較回路15
8a〜158dは各チヤンネルからの再生信号中に所定レベル
以上のf₁が存在すればHi、しなければLoが出力される。
DFF160a〜160dはパイロツト信号が再生されるタイミン
グに於けるレベル比較回路158a〜158dの出力をラツチ
し、DFF162a〜162dはこれらのDFF160a〜160dの出力を1/
2フレームの期間遅延している。

DFF160a〜160dのＱ出力D1,D2,D3,D4及びDFF162a〜162
dのＱ出力D5,D6,D7,D8のは並列にROM164に供給される。
ROM164はD1〜D8がヘツドH1〜H8の出力と対応すると仮定
した時のヘツドH1のトレースしているトラツク番号を３
ビツトで出力する様構成されており、例えばD1,D3,D5が
Hiで他がLoの時、出力d1,d2,d3を“0,0,1"、D1,D5,D7が
Hiで他がLoの時出力d1,d2,d3を“1,0,1"とする。d1,d2,
d3は夫々DFF166A〜166CでHSPの立下りによってラツチさ
れD1〜D8がヘツドH1〜H8の出力と対応している場合のデ
ータのみを端子168A〜168Cから出力する。従って、端子
168A〜168Cから出力されている３ビツトデータ「x1,x2,
x3」はヘツドH1がトレースしているフレーム内のトラツ
クがTrxであればこのｘを３ビツトで示している。

第５図は第１図に於けるタインミング制御回路50の一
具体的を示す図で図中端子170,172,174には再生トラツ
ク判定回路48からのデータx1,x2,x3が夫々入力され、端
子176にはHSPが入力される。178はHSPを２逓倍するPLL
回路であり、第３図にHSP×２で示す如き出力を得る。
今、判定回路48がヘツドH1がトラツクTr1を再生してい
ると判定した場合、x3が“1"（＝Hi）、x1,x2が“0"
（＝Lo）であるから、EXOR180,182が夫々HSP、HSP×２
をそのまま出力するので、アンドゲート184の出力する
タイミング信号TCは第３図のTC1の様になる。同様にヘ
ツドH1がトラツクTr3,Tr5,Tr7を再生していると判定さ
れた場合、アンドゲート184からは第３図のTC3,TC5,TC7
の様な出力を得る。更にヘツドH1がトラツクTr2,Tr4,Tr
6,Tr8をトレースしている場合にはx3＝“0"であるので
アンドゲート184は出力を行わない。これはヘツドH1が
偶数番のトラツクをトレースしている場合には正常な再
生が行われておらず、信号処理の要がないためである。

例えばヘツドH1がTr7をトレースしている時、x1＝x2
＝x3＝“1"となり、第３図にTC7で示す如き信号が端子1
86を介してRAM52へタイミング制御信号として供給され
る。RAM52はタイミング制御回路50の出力の立下りタイ
ミングに基づいてフレーム内で完結する処理を行う様構
成されており、この場合ヘツドH3の再生信号であるRAM4
6のアドレスh3の読出信号から処理を行う。この時ヘツ
ド３はトラツクTr1をトレースしているのであるから、R
AM52では記録時と同じ１フレーム分のデータに対して処
理を行うことができる。

54は第11図のECCエンコーダ８に対応するECCデコーダ
であり、RAM52ではこのECCデコーダ54を用いた誤り訂正
処理、配列変換等を行い、時系列のデジタルビデオ信号
を時系列処理回路56に入力する。時系列処理回路56では
第11図の４に示す時系列処理回路の逆の処理が施され
る。例えばDPCM復号，補間,D/A変換等である。この様に
して時系列処理回路56から出力されるビデオ信号は端子
58から外部へ出力されることになる。

上述の如き構成によればトラツキング制御の制御目標
となるトラツクは２トラツク毎に存在し、トラツキング
制御引込状態への引込時間が極めて短くなった。これに
伴い時系列のビデオ信号が再生不能となる期間が極めて
短くなり、良好な再生ビデオ信号が得られる。

（第２実施例） 第６図は本発明の第２の実施例としての再生系の構成
を示す図であり、記録系の構成としては第11図に示した
ものを仮定している。尚、第６図中第１図と同様の構成
要素については同一番号を付し、詳細な説明は省略す
る。

60a〜60dは夫々フアーストインフアーストアウトメモ
リ（FIFO）であり、各ヘツドの再生データを夫々1/4フ
レーム分記憶可能である。FIFO60a〜60dにヘツドH1〜H4
の再生信号に含まれるデータが同時に書込まれると、FI
FO60a〜60dはヘツドH5〜H8が再生を行うタイミングでこ
れを順次1/8フレームの期間かけて読出すと共にヘツドH
5〜H8の再生信号に含まれるデータを書込む。この時ス
イツチ62はａ→ｂ→ｃ→ｄの順に1/8フレーム期間ずつ
接続される。またヘツドH1〜H4が再生を行うタイミング
ではヘツドH5〜H8の再生信号に含まれるデータを順次読
出すことになる。これによってスイツチ62の出力するデ
ータは第１図に於いてRAM46が読出すデータと全く同一
のシリアルデータとなる。

また、ID検出回路64は復調回路42aで出力されたIDを
含むシンクルブロツクを受け、ID中のフレーム内トラツ
ク番号を示すデータを抽出する。そして、このトラツク
番号を示すデータ中、ヘツドH1の再生信号によるものの
みをHSPに応じて選択し、３ビツトのパラレルデータと
してタイミング制御回路50に供給する。このID検出回路
64のタイミング制御回路50への出力は第１図の再生トラ
ツク判定回路48の出力と同じであり、タイミング制御回
路50内に於ける作用も全く同様である。

上述第２の実施例によれば第１の実施例と同様の作用
効果に加え、大容量のRAMを必要としないので安価に構
成できる。また、ID検出回路は何らかの目的で設けられ
ていると考えられるので、それを再生トラツク判定用に
用いることが回路構成も簡略化できる。更にトラツキン
グ制御用パイロツト信号を再生トラツクの判定用に用い
ないので、パイロツト信号の記録パターンを完全に２ト
ラツク周期にでき、例えば第１の実施例に於けるトラツ
クTr7にf₁を記録することができる。これに伴い複雑な
トラツキングパターンに従って記録を行わずとも、精度
の高いトラツキング制御が可能となる。

（第３の実施例） 第７図は本発明、特に本件の第２の発明に係わるの第
３の実施例としてのDVTRの再生系の構成を示す図であ
り、第２の実施例の場合と同様に記録系の構成としては
第11図に示したものを仮定しており、第１図と同様の構
成要素については同一番号を付してある。

第７図中のRAM72は少なくとも3/2フレーム分のデータ
を記憶可能なメモリで、本例では簡単のため２フレーム
分の再生データを記憶可能なものとしている。70はRAM7
2の読出アドレスを制御するアドレス制御回路であり、
第８図はアドレス制御回路70の動作を説明するためのタ
イミングチヤートである。

RAM72のアドレスは第１フレームの各ヘツドH1〜H8の
再生データを格納するh1−１〜h8−１の領域と、第２フ
レームの各ヘツドH1〜H8の再生データを格納するh1−２
〜h8−２とがあるものとする。この時、RAM72への書込
みは第１の実施例と同様見かけ上４チヤンネル並列に行
われることになり、各チヤンネルの再生信号の書込アド
レスは第８図WA−１〜WA−４に示す如くHSPに応じて定
められる。

一方、読出アドレスは再生トラツク判定回路48から出
力される３ビツトのデータによって決定される。即ち、
再生トラツク判定回路48の出力x1,x2,x3が“0,0,1"つま
り、ヘツドH1の再生トラツクがTr1と判定された時は読
出アドレスは第８図のRA−１の如く設定され、同様にヘ
ツドH1の再生トラツクがTr3,Tr5,Tr7と判定された場合
には読出アドレスが第８図のRA−3,RA−5,RA−７の如く
設定されることになる。

これによってHSPの立下りの直後にRAM72から読出され
るデータは、トラツクTr1から再生されたデータとな
る。従って、RAM52に於いては１フレームで完結する信
号処理のタイミングを常にHSPを基準に行えばよく、ト
ラツキング制御によりヘツドH1をトラツクTr1にオント
ラツクさせる場合と同様の信号処理タイミングとなる。

上述第３の実施例においても、第１実施例と全く同様
の効果が得られることになるが、これに加えHSPを基準
に記録時及び再生時の信号処理を行うことになるので複
数の装置を同期運転させる場合に都合がよい。

尚、本発明は上記３つの実施例に限らず、特許請求の
範囲の記載内に於いて適宜変更可能なもので、例えば記
録チヤンネル数、記録情報の種類、１フレーム当りのト
ラツク数、ヘツド数、信号処理の単位等は全て上記実施
例に限られるものではない。

〔発明の効果〕

以上、説明した様に、本発明によればトラツキング制
御の引込時間を速くでき、データレートの極めて高いデ
ジタル信号再生装置に於いてより不良再生期間を短縮す
ることが可能となった。

【図面の簡単な説明】

第１図は本発明の第１の実施例としてのDVTRの再生系の
概略構成を示す図、 第２図は第１図に於けるATF回路の具体的構成例を示す
図、 第３図は第１図各部の動作タイミングを示すタイミング
チヤート、 第４図は第１図に於ける再生トラツク判定回路の具体的
構成例を示す図、 第５図は第１図に於けるタイミング制御回路の具体的構
成例を示す図、 第６図は本発明の第２の実施例としてのDVTRの再生系の
概略構成を示す図、 第７図は本発明の第３の実施例としてのDVTRの再生系の
概略構成を示す図、 第８図は第７図のアドレス制御回路の動作を説明するた
めのタイミングチヤート、 第９図はDVTRのヘツド構成の一例を示す図、 第10図は第９図のヘツド構成を有するDVTRのテープ上の
記録パターンを示す図、 第11図は本発明の実施例に係るDVTRの記録系の概略構成
を示す図、 第12図，第13図及び第14図は第11図のDVTRによって記録
するデータの内容を説明するための図、 第15図は第11図に於けるパイロツト信号発生回路の具体
的構成例を示す図、 第16図は第11図のDVTRによってテープ上に記録されるト
ラツキング制御用パイロツト信号の配置を示す図であ
る。 図中H1〜H8は夫々回転ヘツド、 6,46,52,72はランダムアクセスメモリ（RAM）、 ８は誤り訂正符号エンコーダ（ECC/ENC）、 10はID発生回路、 24はパイロツト信号発生回路、 28はヘツドスイツチングパルス（HSP）発生回路、 38はATF回路、 40はキヤプスタン制御回路、 48は再生トラツク判定回路、 50はタイミング制御回路、 54は誤り訂正符号デコーダ、 60a,60b,60c,60dは夫々FIFO、 64はID検出回路、 70はアドレス制御回路である。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】所定期間のビデオ情報に対応する所定量の
   デジタル情報を１単位として完結するデータ処理を行
   い、前記所定量のデジタル情報に対して（ｎ×ｉ）本
   （ｎは２以上の整数、ｉは１以上の整数）づつ多数の並
   列したヘリカルトラックが形成され、前記デジタル情報
   が記録されてなるテープ状記録媒体から前記時系列情報
   を再生する装置であって、 ｎ個の回転ヘッドが前記テープ状記録媒体上を同時にト
   レースするよう構成された再生手段と、 各回転ヘッドから再生されている信号が前記（ｎ×ｉ）
   本のトラック中何番目のトラックであるかを判定する判
   定手段と、 前記再生手段により再生された再生デジタル信号に前記
   所定量のデジタル情報を１単位として完結する処理を施
   す信号処理手段と、 前記判定手段の出力に基づいて前記信号処理手段の処理
   タイミングに対する該信号処理手段への再生デジタル信
   号の入力タイミングを相対的に制御するタイミング制御
   手段と を具えることを特徴とするデジタル信号再生装置。
2. 【請求項２】前記ｎ個の回転ヘッドと前記多数のトラッ
   クとの相対的な位置を制御するトラッキング制御手段を
   更に具え、 該トラッキング制御手段が前記ｎ個のヘッド中の１つが
   制御目標とするトラックを隣接する（ｎ×ｉ）本のトラ
   ック中に少なくとも２本設ける構成としたことを特徴と
   する特許請求の範囲第（１）項記載のデジタル信号再生
   装置。
3. 【請求項３】更に前記ｎ個の回転ヘッドの再生する再生
   デジタル信号を順次化して前記信号処理手段に入力する
   順次化手段を含み、前記タイミング制御手段は該順次化
   されたデジタル信号の前記信号処理手段への入力タイミ
   ングを前記判定手段の出力に基付づき切換可能としたこ
   とを特徴とする特許請求の範囲第（１）項記載のデジタ
   ル信号再生装置。
4. 【請求項４】更に前記ｎ個の回転ヘッドの再生する再生
   デジタル信号を順次化して前記信号処理手段に入力する
   順次化手段を含み、前記タイミング制御手段は前記判定
   手段の出力に基づき前記信号処理手段の処理タイミング
   を切換可能としたことを特徴とする特許請求の範囲第
   （１）項記載のデジタル信号再生装置。
5. 【請求項５】所定期間のビデオ情報に対応する所定量の
   デジタル情報を１単位として完結するデータ処理を行
   い、前記所定量のデジタル情報に対して（ｎ×ｉ）本
   （ｎは２以上の整数、ｉは１以上の整数）づつ多数の並
   列したヘリカルトラックが形成され、前記デジタル情報
   が記録されてなるテープ状記録媒体から前記時系列情報
   を再生する装置であって、 ｎ個の回転ヘッドが前記テープ状記録媒体上を同時にト
   レースするよう構成された再生手段と、 各回転ヘッドから再生されている信号が前記（ｎ×ｉ）
   本のトラック中何番目のトラックであるかを判定する判
   定手段と、 前記再生手段により再生された再生デジタル信号を記憶
   するメモリ手段と、 該メモリ手段にアクセスし、前記再生デジタル信号に前
   記所定量のデジタル情報を１単位として完結する処理を
   施す信号処理手段と、 前記判定手段の出力に基づいて、前記メモリ手段の所定
   アドレスにおける、前記再生デジタル信号の書き込みタ
   インミングに対する前記信号処理手段への再生デジタル
   信号の読み出しタイミングを相対的に制御するタイミン
   グ制御手段と を具えることを特徴とするデジタル信号再生装置。