JP2621642B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2621642B2
JP2621642B2 JP2306470A JP30647090A JP2621642B2 JP 2621642 B2 JP2621642 B2 JP 2621642B2 JP 2306470 A JP2306470 A JP 2306470A JP 30647090 A JP30647090 A JP 30647090A JP 2621642 B2 JP2621642 B2 JP 2621642B2
Authority
JP
Japan
Prior art keywords
substrate
surface
formed
back
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2306470A
Other languages
Japanese (ja)
Other versions
JPH04177876A (en
Inventor
武光 國尾
健一 小山
喜宏 林
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2306470A priority Critical patent/JP2621642B2/en
Publication of JPH04177876A publication Critical patent/JPH04177876A/en
Application granted granted Critical
Publication of JP2621642B2 publication Critical patent/JP2621642B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の構造およびその製造方法に関するものである。 DETAILED DESCRIPTION OF THE INVENTION The present invention [relates] is related to the structure and a manufacturing method thereof of the semiconductor device.

〔従来の技術〕 [Prior art]

SOI(Silicon−On−Inlulator)構造デバイスを得る方法の一つとして、デバイス転写法が知られている(浜口恒夫、遠藤信裕、応用物理第56巻、第11号(1987)pp One of the SOI (Silicon-On-Inlulator) method of obtaining structural devices, device transfer method is known (Tsuneo Hamaguchi, Nobuhiro Endo, Applied Physics Vol. 56, No. 11 (1987) pp
1480−1484)。 1480-1484).

第5図(a)〜(d)は、SOI構造のnチャネルMOSFE Figure 5 (a) ~ (d) is, n-channel SOI structure MOSFE
Tを得る工程を説明するための工程断面図である。 It is a process sectional view for explaining a process of obtaining a T.

まず、シリコン基板407の表面には、フィールド酸化膜404により素子分離されたポリシリコンゲート403,ソース405,ドレイン406からなるnチャネルMOSFETが形成され、層間絶縁402,デバイス表面側アルミ配線401が形成される[第5図(a)]。 First, on the surface of the silicon substrate 407, a polysilicon gate 403 is isolated by field oxide film 404, source 405, n-channel MOSFET comprising a drain 406 are formed, an interlayer insulating 402, the device surface aluminum wiring 401 is formed is the [Figure 5 (a)]. シリコン基板407の表面に第1のエポキシ接着剤408を用いて支持基板409を接着した後、シリコン基板の裏面よりシリコンのみを選択的に溶解する加工液を用いる選択ポリッシングを行う。 After bonding the first support substrate 409 using an epoxy adhesive 408 to the surface of the silicon substrate 407 and selects polishing using a working fluid selectively dissolves only the silicon from the back surface of the silicon substrate. なお、選択ポリッシングでは、nチャネルMOSFETのフィールド酸化膜404裏面に達すると加工速度が著しく遅くなることから、薄膜nチャネルMOSFETを容易に得ることができる[第5図(b)]。 In the selected polishing, since the field oxide film 404 and the processing speed backside reaches the n-channel MOSFET is significantly slow, the thin film n-channel MOSFET can be easily obtained [FIG. 5 (b)]. さらに、得られた薄膜nチャネルMOSFET裏面に第2のエポキシ接着剤410を用いて半導体基板411に接着した後[第5図(c)]、支持基板4 Furthermore, after the thin film n-channel MOSFET backside obtained was bonded to the semiconductor substrate 411 using the second epoxy adhesive 410 [Figure 5 (c)], the support substrate 4
09および第1の接着剤408を除去することにより、薄膜nチャネルMOSFETが絶縁体である第2のエポキシ接着剤 By 09 and removing the first adhesive 408, the second epoxy adhesive film n-channel MOSFET is an insulator
410を介して半導体基板411に接着された構造を得ることができる[第5図(d)]。 410 can be obtained bonded structure on a semiconductor substrate 411 via the FIG. 5 (d)].

〔発明が解決しようとする課題〕 [Problems that the Invention is to Solve]

かかる手段によって薄膜構造のnチャネルMOSFETが絶縁体である第2のエポキシ接着剤410上に形成された構造、すなわちSOI構造の薄膜nチャネルMOSFETを得ることが可能なわけであるが、この場合薄膜nチャネルMOSF Structure formed on the second epoxy adhesive 410 n-channel MOSFET is an insulator thin film structures by such means, namely but not capable of obtaining a thin film n-channel MOSFET of SOI structure, this thin film n channel MOSF
ETの活性層裏面412と第2のエポキシ接着剤410とが直接接触している。 ET active layer back surface 412 and the second epoxy adhesive 410 are in direct contact with the. エポキシ接着剤には40ppm程度のナトリウムイオンが含まれているため、この接着剤中の可能イオン(正電荷)の存在により薄膜nチャネルMOSFETの活性層裏面412に反転層が形成され、この反転層を介してソース・ドレイン間にリーク電流が流れてしまうといった問題点があった。 Since the epoxy adhesive contains sodium ions of about 40 ppm, an inversion layer is formed by the presence of possible ions in the adhesive (positive charge) in the active layer back surface 412 of the thin film n-channel MOSFET, the inversion layer was a problem such that leakage current will flow between the source and drain through. (高橋宗司、林喜宏、和田重伸、掴尾武光、1990年春期第37回応用物理学会関係連合講演会、講演集pp642(30p−ZC−10))。 (Takahashi SoTsukasa, Yoshihiro Hayashi, Wada OmoShin, 掴尾 TakeHikari, Spring 1990 37th Japan Society of Applied Physics relationship Union lecture, lecture collection of pp642 (30p-ZC-10)).

本発明の目的は、半導体基板あるいは絶縁性基板に接着されている薄膜構造MOSFET活性層裏面の反転層形成を抑制するための半導体装置の構造およびその製造方法を提示することにある。 An object of the present invention is to provide a structure and a manufacturing method thereof of a semiconductor device for suppressing the inversion layer formed in the thin film structure MOSFET active layer backside which is bonded to the semiconductor substrate or an insulating substrate.

〔課題を解決するための手段〕 [Means for Solving the Problems]

前記目的を達成するため、本発明に係る半導体装置においては、無機絶縁膜上にMOSFETが形成され、前記MOSF To achieve the above object, in the semiconductor device according to the present invention, MOSFET is formed on the inorganic insulating film, said MOSF
ET表面層に形成された第1の配線層と、前記無機絶縁膜裏面に形成された前記MOSFETのバックゲートに接続された第2の配線層とが素子分離酸化膜層を貫く縦配線で接続されている構造を有する薄膜デバイスが、前記バックゲートの側で半導体基板あるいは絶縁性基板に接着されていることを特徴とする。 Connected by vertical lines passing through a first wiring layer formed on ET surface layer, the second wiring layer and the element isolation oxide film layer connected to the back gate of the formed inorganic insulating film backside said MOSFET thin film device having been in that structure is, characterized in that it is bonded to the semiconductor substrate or an insulating substrate on the side of the back gate.

さらに、上述した半導体装置の構造を得るため、本発明に係る半導体装置の第1の製造方法においては、主たる一面のフィールド酸化膜により素子分離されているMO Furthermore, to obtain a structure of the semiconductor device described above, in the first method of manufacturing a semiconductor device according to the present invention, it is isolated by the field oxide film of the one main surface MO
S構造デバイスが形成されているシリコン基板の表面に第1の接着剤を塗布して支持基板を接着する工程と、前記シリコン基板の裏面と前記フィールド酸化間との間にあるシリコン層を除去する工程と、前記シリコン基板の裏面に無機絶縁膜を形成する工程と、前記シリコン基板の裏面より前記無機絶縁膜および前記フィールド酸化膜を貫き前記MOS構造デバイス表面に形成されている配線層へ至るスルーホールを形成する工程と、前記MOS構造デバイスの裏面に前記シリコン基板の裏面側に導電性材料を用いてバックゲートパターンを形成する工程と、前記シリコン基板の裏面に第2の接着剤を用いて半導体基板あるいは絶縁性基板を接着する工程と、前記支持基板と前記第1の接着剤とを除去する工程とからなることを特徴とする。 Removing a step of bonding the first supporting an adhesive is applied the substrate to the surface of a silicon substrate S structure device is formed, a silicon layer between the between the field oxide and the backside of the silicon substrate step and a step of forming an inorganic insulating film on the back surface of the silicon substrate, through leading to the MOS structure devices surfaces are formed wiring layer penetrates the inorganic insulating film and the field oxide film from the back surface of the silicon substrate using a step of forming a hole, and forming a back gate pattern using a conductive material on the back side of the silicon substrate to the back surface of the MOS structure devices, the second adhesive to the back surface of the silicon substrate a step of bonding the semiconductor substrate or an insulating substrate, characterized in that comprising the step of removing said supporting substrate and said first adhesive.

さらに、本発明に係る半導体装置の第2の製造方法においては、無機絶縁膜上にシリコン層の形成されている Further, in the second manufacturing method of a semiconductor device according to the present invention, it is formed of a silicon layer on the inorganic insulating film
SOI(Silicon−On−Insulator)基板にMOS構造デバイスを形成する工程と、前記SOI基板のデバイス形成面に第1の接着剤を塗布して支持基板を接着する工程と、前記 Forming a MOS structure devices in SOI (Silicon-On-Insulator) substrate, and a step of bonding the supporting substrate by applying a first adhesive to the device formation surface of the SOI substrate, wherein
SOI基板のデバイスの形成されていない裏面側から無機絶縁膜に至るまでの層を除去する工程と前記SOI基板の裏面より前記無機絶縁膜を貫き前記MOS構造デバイス表面に形成されている配線層へ至るスルーホールを形成する工程と、前記無機絶縁膜の裏面に導電性材料を用いて前記MOS構造のバックゲートパターンを形成する工程と、前記SOI基板の裏面に第2の接着剤を用いて半導体基板あるいは絶縁性基板を接着する工程と、前記支持基板と前記第1の接着剤とを除去する工程とからなることを特徴とする。 From the back side, which is not formed of the SOI substrate devices inorganic insulating film leads to a layer of the step and the said from the back surface of the SOI substrate an inorganic insulating film penetrates the MOS structure wiring layer formed on the device surface to remove the the forming a through-hole reaching a semiconductor with a step of forming a back gate patterns of the MOS structure using a conductive material on the back surface of the inorganic insulating film, a second adhesive on a back surface of the SOI substrate a step of bonding the substrate or an insulating substrate, characterized in that comprising a step of removing the supporting substrate and the first adhesive.

〔作用〕 [Action]

本発明に係る半導体装置の構造においては、無機絶縁膜上に形成されているMOSFETが接着剤により半導体基板あるいは絶縁性基板に接着されているため、MOSFET裏面にシリコン活性層に直接接着剤が接触することはない。 In the structure of a semiconductor device according to the present invention, since the MOSFET formed on the inorganic insulating film is bonded to the semiconductor substrate or insulating substrate by an adhesive, adhesive directly to the silicon active layer to the MOSFET backside contact do not be.
その結果、接着剤中に含まれる可動イオン(たとえば、 As a result, the movable ions contained in the adhesive (e.g.,
ナトリウムイオン)の存在によりMOSFET裏面に反転層が形成されていることはなく、裏面反転層を介してリーク電流が流れることはない。 Never inversion layer in MOSFET backside is formed by the presence of sodium ions), never leak current flows through the rear surface inversion layer. さらに、たとえ前記無機絶縁膜をMOSFETとの界面に固定電荷が存在した場合でも、無機絶縁膜裏面形成されているMOSFETのバックゲートを介してバックバイアス印加することにより反転層の形成を抑制することができる。 Furthermore, even if the interface to the fixed charge of the inorganic insulating film MOSFET is present, to suppress the formation of an inversion layer by the back bias applied via the MOSFET of the back gate being inorganic insulating film back surface forming can.

すなわち、本発明に係る半導体装置の製造においては、 (1) MOSFET活性層裏面の反転層形成の要因である接着剤とMOSFET裏面との界面が存在しないこと、 (2) バックバイアス印加によりMOSFET活性層裏面の反転層の形成を抑制することができること、 により、MOSFET裏面にリーク電流が流れることはない。 That is, in the manufacture of a semiconductor device according to the present invention, (1) the interface between the MOSFET active layer back surface of the inversion layer forming factors are that the adhesive and the MOSFET back surface does not exist, (2) the back bias applied by the MOSFET active that it is possible to suppress the formation of a layer back surface of the inversion layer, the never leak current flows in the MOSFET backside.

〔実施例〕 〔Example〕

以下、本発明の実施例を図により説明する。 Hereinafter will be described with reference to FIG embodiments of the present invention.

第1図は、本発明の第1の実施例によりシリコン基板にnチャネルMOSFETが接着されている構造を示す断面図である。 Figure 1 is a sectional view showing a structure in which the n-channel MOSFET on the silicon substrate by the first embodiment of the present invention is bonded. 図示するように、無機絶縁膜であるシリコン酸化膜102上にポリシリコンゲート403等を有し、フィールド酸化膜404により素子分離されたnチャネルMOSFETが形成され、さらに酸化シリコン膜102裏面にnチャネルM As shown, a silicon oxide film 102 on the polysilicon gate 403 or the like as an inorganic insulating film, n-channel MOSFET which is isolated by the field oxide film 404 is formed, further a silicon oxide film 102 n-channel on the rear surface M
OSFETのバックゲートが裏面アルミ配線103で形成され、 Back gates of OSFET is formed in the back surface aluminum wiring 103,
裏面アルミ配線103はスルーホール埋込み配線101を介してnチャネルMOSFETの表面側アルミ配線401に接続されている。 Backside aluminum wiring 103 is connected to the surface aluminum wiring 401 of n-channel MOSFET via a through hole buried wiring 101.

裏面アルミ配線(バックゲート)103によりシリコン酸化膜102上に形成されているnチャネルMOSFETにバックバイアスを印加することができる。 It is possible to apply a back bias to the n-channel MOSFET formed on the silicon oxide film 102 by the back surface aluminum wiring (back gate) 103. このため、nチャネルMOSFET裏面とシリコン酸化膜との界面104に正の固定電荷が存在したとしても、バックゲートに負電位を印加することによりnチャネルMOSFET裏面への反転層の形成を抑制することができる。 Therefore, even if the positive fixed charge is present at the interface 104 between the n-channel MOSFET backside and the silicon oxide film, it suppresses the formation of the inversion layer to the n-channel MOSFET backside by applying a negative potential to the back gate can.

さらに、上述したnチャネルMOSFETはエポキリ接着剤 Further, n-channel MOSFET described above Epokiri adhesive
410によりシリコン基板411に接着されているが、nチャネルMOSFETの裏面105にはシリコン酸化膜102が形成されているため、nチャネルMOSFETの活性層裏面は直接エポキシ接着剤に接していない。 Has been bonded to the silicon substrate 411 by 410, since the silicon oxide film 102 is formed on the back surface 105 of the n-channel MOSFET, the active layer back surface of the n-channel MOSFET is not in direct contact with the epoxy adhesive. このため、エポキシ接着剤層中に含まれるナトリウムイオン(正電荷)によりnチャネルMOSFET活性層裏面104に反転層が形成されることはない。 Therefore, no inversion layer is formed in the n-channel MOSFET active layer back surface 104 by sodium ions contained in the epoxy adhesive layer (positive charge).

第2図(a)〜(d)に、本発明の第1の実施例の構造の半導体装置の製造方法を示す。 Second diagram (a) ~ (d), showing a manufacturing method of a semiconductor device of the structure of the first embodiment of the present invention.

まず、通常のLSI形成プロセスによりシリコン基板にnチャネルMOSFETの形成されたシリコ基板(第5図(a)参照)に第1のエポキシ接着剤408を用いて支持基板409を接着した後、選択ポリッシングを施すことにより薄膜nチャネルMOSFETを得る[第2図(a)]。 First, after bonding the support substrate 409 formed silicon substrate of the n-channel MOSFET on a silicon substrate (FIG. 5 (a) refer) to using the first epoxy adhesive 408 by conventional LSI forming process, selected polishing obtain a thin film n-channel MOSFET by the applied [Fig. 2 (a)]. しかるのち、CVD(Chemical Vapor Deposition)法あるいはスパッタリング法により、薄膜nチャネルMOSFET裏面にシリコン酸化膜102を形成する[第2図(b)]。 After accordingly, CVD by (Chemical Vapor Deposition) or sputtering, on the back a thin film n-channel MOSFET forming the silicon oxide film 102 [Fig. 2 (b)]. なお、裏面に形成する絶縁膜としては窒化シリコンあるいは窒化アルミでもよい。 It may be a silicon nitride or aluminum nitride as an insulating film formed on the back surface. しかる後、薄膜nチャネルMOSF Thereafter, the thin film n-channel MOSF
ET裏面側より前記シリコン酸化膜102およびフィールド酸化膜404を貫き表面側アルミ配線401へ至るスルーホールを形成し、スルーホール埋込み配線101を形成する。 A through hole is formed to reach the surface side aluminum wiring 401 penetrates the more ET backside silicon oxide film 102 and the field oxide film 404, a through hole is formed buried wiring 101.
さらに裏面側にアルミニウム膜を形成し、これをエッチング加工することにより薄膜nチャネルMOSFETの裏面アルミ配線(バックゲート)103を形成する[第2図(c)]。 Further, an aluminum film is formed on the back side, which forms the rear surface of the thin film n-channel MOSFET aluminum wiring (back gate) 103 by etching [Fig. 2 (c)]. 最後に、薄膜nチャネルMOSFET裏面に第2のエポキシ接着剤410によりシリコン基板411を接着し、さらに支持基板409および第1のエポキシ接着剤408を除去することにより、シリコン基板411に裏面アルミ配線(バックゲート)103付きの薄膜nチャネルMOSFETが接着されている構造を有する半導体装置を得る[第2図(d)]。 Finally, the silicon substrate 411 bonded with the second epoxy adhesive 410 on the back film n-channel MOSFET, by further removing the supporting substrate 409 and the first epoxy adhesive 408, backside aluminum wiring on a silicon substrate 411 ( obtaining a semiconductor device having a structure in which a thin film n-channel MOSFET with a back gate) 103 is bonded [Figure 2 (d)].

なお、第2図に示した実施例ではシリコン基板411に薄膜nチャネルMOSFETを接着した場合を示したが、第3 Although in the embodiment shown in FIG. 2 shows the case where bonding the thin film n-channel MOSFET on the silicon substrate 411, a third
図に示すように、下地MOSFET表面側アルミ配線201,下地 As shown, the base MOSFET surface aluminum wire 201, base
MOSFET層間絶縁膜202,下地MOSFETのゲート203,下地フィールド酸化膜204,下地MOSFETのソース205,下地MOSFETのドレイン206,およびパッシベーション膜208等の形成により、すでにデバイス形成されているシリコン基板207 MOSFET interlayer insulating film 202, underlying the gate of the MOSFET 203, the underlying field oxide film 204, the source 205 of the underlying MOSFET, underlying MOSFET drain 206, and by the formation of such a passivation film 208, a silicon substrate 207 that are already devices formed
にバックゲート付き薄膜nチャネルMOSFETを接着できうることは自明である。 It is obvious that can be adhered to with the back gate thin film n-channel MOSFET. また、上述した実施例ではバックゲート付き薄膜nチャネルMOSFETを接着した場合を示したが、バックゲート付き薄膜pチャネルMOSFETあるいはバックゲート付き薄膜CMOSデバイスを半導体基板に接着しうることも自明である。 Further, although the case of bonding the thin film n-channel MOSFET with a back gate in the embodiment described above, it is obvious that can adhere a thin film p-channel MOSFET or a thin film CMOS devices with the back gate with a back gate to the semiconductor substrate. さらに、この金属材料で形成されたバックゲート配線は高熱伝導性を有することから、半導体素子のヒートシンクにもなることは自明である。 Further, the back gate wire formed of a metal material because of its high thermal conductivity, it is obvious that also the heat sink of the semiconductor device.

次に、第4図(a)〜(e)を用いて本発明の第2の実施例を説明する。 Next, a second embodiment of the present invention will be described with reference to FIG. 4 (a) ~ (e).

本発明の第1の実施例で述べた半導体装置の製造方法では、nチャネルMOSFETをシリコン基板407に形成した場合の実施例を説明したが、nチャネルMOSFETをSOI(S In the method of manufacturing a semiconductor device described in the first embodiment of the present invention has been described an embodiment in which an n-channel MOSFET in silicon substrate 407, SOI n-channel MOSFET (S
ilicon−On−Insulator)基板301に形成した場合が本実施例に対応する。 When forming the ilicon-On-Insulator) substrate 301 corresponds to the present embodiment.

第4図(a)はSOI基板の構造を示す断面図である。 Figure 4 (a) is a sectional view showing the structure of an SOI substrate. S S
OI基板では、シリコン酸化膜302上に単結晶シリコン層3 The OI substrate, a silicon oxide film 302 single crystal silicon layer 3 on
03が形成されている。 03 is formed. そのSOI基板のシリコン単結晶層3 Single crystal silicon layer 3 of the SOI substrate
03に通常のプロセスによりポリシリコンゲート403,ソース405,ドレイン406,アルミ酸化401等を形成し、nチャネルMOSFETを形成する[第4図(b)]。 Polysilicon gate 403 by conventional processes 03, source 405, drain 406, formed of aluminum oxide 401 and the like, to form an n-channel MOSFET [Fig. 4 (b)]. 次に、第1のエポキシ接着剤408を用いて支持基板409を接着した後[第4図(c)]、選択ポリッシングによりSOI基板301 Next, after bonding the support substrate 409 using a first epoxy adhesive 408 [Figure 4 (c)], SOI substrate 301 by selective polishing
を薄膜化する。 The thinning. この際、選択ポリッシングのストッパーはSOI基板のシリコン酸化膜302である。 At this time, the stopper of the selected polishing is a silicon oxide film 302 of the SOI substrate. さらに、得られた薄膜nチャネルMOSFETの裏面により、シリコン酸化膜 Further, the rear surface of the obtained thin film n-channel MOSFET, a silicon oxide film
302を貫き表面側アルミ配線401に至るスルーホールを形成し、スルーホール埋込み配線101を形成したのち、裏面側アルミ配線(バックゲート)103を形成する[第4 A through hole is formed to reach 302 in the surface side aluminum wiring 401 penetrates a, after forming the through hole buried wiring 101, to form the back side aluminum wiring (back gate) 103 Fourth
図(d)]。 Figure (d)]. 最後に第2のエポキシ接着剤410によりシリコン基板411を接着したのち、支持基板409および接着剤408を除去する[第4図(e)]。 Finally after bonding the silicon substrate 411 by the second epoxy adhesive 410, a supporting substrate 409 and the adhesive 408 is removed [Fig. 4 (e)].

上述した製造方法によって得られる半導体装置の構造においも、薄膜nチャネルMOSFETの裏面に形成されているシリコン酸化膜302の存在により、薄膜nチャネルMOS Structure smell of a semiconductor device obtained by the manufacturing method described above also, the presence of silicon oxide film 302 formed on the rear surface of the thin film n-channel MOSFET, the thin film n-channel MOS
FETの活性層裏面が直接接着剤410に接することはない。 Active layer back surface of the FET never in direct contact with the adhesive 410.
また、第4(e)より明らかなように薄膜nチャネルMO The thin-film n-channel MO As apparent from the 4 (e)
SFETの裏面に形成されているバックゲート103により、 The back gate 103 is formed on the back surface of the SFET,
バックバイアスを印加することができる。 It is possible to apply a back bias.

なお、本発明の第1の実施例に示した製造方法においては、薄膜化後CVD法あるいはスパッタリング法により裏面側にシリコン酸化膜を形成する工程(第2図(b))が必要であったが、SOI基板を用いる本実施例に述べた製造方法においては、裏面シリコン酸化膜形成工程は必要ないことが特徴である。 In the manufacturing method shown in the first embodiment of the present invention, the step of forming the silicon oxide film on the back surface side by a CVD method or a sputtering method after thinning (FIG. 2 (b)) was necessary but, in the manufacturing method described in this embodiment using an SOI substrate, the back surface silicon oxide film forming step is characterized by not required.

〔発明の効果〕 〔Effect of the invention〕

以上述べたように本発明を適用するならば、薄膜MOSF If applying the present invention as described above, the thin film MOSF
ETが接着剤により半導体基板に接着されていても、薄膜 ET has also be bonded to the semiconductor substrate with an adhesive, thin
MOSFETの活性層裏面が直接接着剤と接することはない。 MOSFET active layer backside of never in direct contact with the adhesive.
このため、接着剤中に含まれるイオンの影響により活性層裏面に反転層が形成されず、活性層裏面を介してソース・ドレイン間にリーク電流が流れることはない。 Therefore, not inverted layer is formed in the active layer back surface by the influence of ions contained in the adhesive, it does not leak current flows between the source and drain through the active layer backside. これは、薄膜MOSFET活性層裏面に無機絶縁膜が存在するためである。 This is due to the presence of an inorganic insulating film on the back surface film MOSFET active layer. さらに、本発明によれば、前記無機絶縁膜裏面に薄膜MOSFETのバックゲートが形成されているため、薄膜MOSFETにバックバイアスを印加することが可能である。 Furthermore, according to the present invention, the the inorganic insulating film back surface of the thin film MOSFET back gate is formed, it is possible to apply a back bias to the thin film MOSFET. このバックバイアス印加によっても裏面反転層の形成を抑制できる。 This back bias applied may inhibit the formation of back surface inversion layer.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図および第2図(a)〜(d)は本発明の第1の実施例の半導体装置の構造を示す断面図とその製造工程断面図であり、詳しくは薄膜nチャネルMOSFET裏面にシリコン酸化膜が形成され、さらに前記シリコン酸化膜裏面にバックゲートが形成されているデバイスが接着剤によりシリコン基板に接着されている構造を有する半導体装置の断面図とその製造方法である。 FIGS. 1 and 2 (a) ~ (d) is a cross-sectional view and its manufacturing process sectional view showing a structure of a semiconductor device of the first embodiment of the present invention, specifically silicon thin film n-channel MOSFET backside oxide film is formed, a cross-sectional view and its manufacturing method of a semiconductor device in which the silicon oxide film device backside to the back gate is formed having a structure that is bonded to the silicon substrate by an adhesive. 第3図は、デバイスの形成されているシリコン基板に薄膜nチャネルMOSFET Figure 3 is a thin-film n-channel MOSFET on a silicon substrate that is formed of a device
を接着した場合の本発明の第1の実施例の別の適用例を説明するための断面図である。 The cross-sectional views for explaining another application example of the first embodiment of the present invention when adhered. 第4図(a)〜(e) Figure 4 (a) ~ (e)
は、SOI基板をもちいた場合の本発明の第2の実施例を説明するための製造工程図である。 Is a manufacturing process diagram for explaining the second embodiment of the present invention when using an SOI substrate. 第5図(a)〜 FIG. 5 (a) ~
(d)は従来の半導体装置およびその製造方法を説明するための工程断面図である。 (D) is a process sectional view for explaining a conventional semiconductor device and a manufacturing method thereof. 101……スルーホール埋込み配線、102……シリコン酸化膜、103……裏面アルミ配線(バックゲート)、104…… 101 ...... through hole buried wiring, 102 ...... silicon oxide film, 103 ...... backside aluminum wiring (back gate), 104 ......
デバイス活性層裏面、201……下地MOSFET表面側アルミ配線、202……下地MOSFET層間絶縁膜、203……下地MOSF Device active layer backside, 201 ...... underlying MOSFET surface aluminum wiring, 202 ...... underlying MOSFET interlayer insulating film, 203 ...... underlying MOSF
ETのゲート、204……下地フィールド酸化膜、205……下地MOSFETのソース、206……下地MOSFETのドレイン、207 ET gate, 204 ...... underlying field oxide film, 205 ...... underlying source of the MOSFET, 206 ...... underlying MOSFET drain, 207
……シリコン基板、208……パッシベーション膜、301… ...... silicon substrate, 208 ...... passivation film, 301 ...
…SOI基板、302……シリコン酸化膜、303……シリコン、401……デバイス表面側アルミ配線、402……層間絶縁膜、403……ポリシリコンゲート、404……フィールド酸化膜、405……ソース、406……ドレイン、407……シリコン基板、408……第1の接着剤(エポキシ樹脂)、4 ... SOI substrate, 302 ...... silicon oxide film, 303 ...... silicon, 401 ...... device surface side aluminum wiring, 402 ...... interlayer insulating film, 403 ...... polysilicon gate, 404 ...... field oxide film, 405 ...... source , 406 ...... drain, 407 ...... silicon substrate, 408 ...... first adhesive (epoxy resin), 4
09……支持基板、410……第2の接着剤(エポキシ樹脂)、411……シリコン基板、412……デバイス活性層裏面。 09 ...... support substrate, 410 ...... second adhesive (epoxy resin), 411 ...... silicon substrate, 412 ...... device active layer backside.

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】無機絶縁膜上にMOSFETが形成され、前記MO MOSFET is formed in claim 1] on the inorganic insulating film, the MO
    SFET表面層に形成された第1の配線層と、前記無機絶縁膜裏面に形成された前記MOSFETのバックゲートに接続された第2の配線層とが素子分離酸化膜層を貫く縦配線で接続されている構造を有する薄膜デバイスが、前記バックゲートの側で半導体基板あるいは絶縁性基板に接着されていることを特徴とする半導体装置。 Connected by vertical lines passing through a first wiring layer formed on SFET surface layer, the second wiring layer and the element isolation oxide film layer connected to the back gate of the formed inorganic insulating film backside said MOSFET the semiconductor device thin film device having been in that structure is, characterized in that it is bonded to the semiconductor substrate or an insulating substrate on the side of the back gate.
  2. 【請求項2】主なる一面にフイールド酸化膜により素子分離されているMOS構造デバイスが形成されているシリコン基板の表面に第1の接着剤を塗布して支持基板を接着する工程と、前記シリコン基板の裏面と前記フイールド酸化膜との間にあるシリコン層を除去する工程と、前記シリコン基板の裏面に無機絶縁膜を形成する工程と、 Wherein the step of bonding the first supporting an adhesive is applied the substrate to the surface of a silicon substrate MOS structure devices are formed which are isolated by field oxide film on a surface the Lord, said silicon and removing the silicon layer between the back surface of the substrate and the field oxide film, forming an inorganic insulating film on the back surface of the silicon substrate,
    前記シリコン基板の裏面より前記無機絶縁膜および前記フイールド酸化膜を貫き前記MOS構造デバイス表面に形成されている配線層へ至るスルーホールを形成する工程と、前記MOS構造デバイスの裏面に前記シリコン基板の裏面側に導電性材料を用いてバックゲートパターンを形成する工程と、前記シリコン基板の裏面に第2の接着剤を用いて半導体基板のあるいは絶縁性基板を接着する工程と、前記支持基板と前記第1の接着剤とを除去する工程とからなることを特徴とする半導体装置の製造方法。 Forming a through-hole reaching the wiring layer formed in the MOS structure device surface penetrates the from the back surface of the silicon substrate an inorganic insulating film and the field oxide film, the silicon substrate to the back surface of the MOS structure devices wherein the step of forming a back gate pattern, and the step of bonding or insulating substrate of the semiconductor substrate by using the second adhesive to the back surface of the silicon substrate, and the supporting substrate using a conductive material on the back side the method of manufacturing a semiconductor device characterized by comprising a step of removing the first adhesive.
  3. 【請求項3】無機絶縁膜上にシリコン層の形成されているSOI基板の表面側にMOS構造デバイスを形成する工程と、前記SOI基板のデバイス形成面に第1の接着剤を塗布して支持基板を接着する工程と、前記SOI基板の裏面側から無機絶縁膜に至るまでの層を除去する工程と、前記SOI基板の裏面より前記無機絶縁膜を貫き前記MOS構造デバイス表面に形成されている配線層へ至るスルーホールを形成する工程と、前記無機絶縁膜の裏面に導電性材料を用いて前記MOS構造デバイスのバックゲートパターンを形成する工程と、前記SOI基板の裏面に第2の接着剤を用いて半導体基板あるいは絶縁性基板を接着する工程と、前記支持基板と前記第1の接着剤とを除去する工程と、からなることを特徴とする半導体装置の製造方法。 3. A process of forming a MOS structure devices on the surface side of the SOI substrate in which the inorganic formed of silicon layer on an insulating film, the support by applying a first adhesive to the device formation surface of the SOI substrate a step of bonding the substrate, and removing the layer from the back surface side of the SOI substrate up to the inorganic insulating film is formed on the MOS structure device surface penetrates the inorganic insulating film from the back surface of the SOI substrate forming a through-hole reaching the wiring layer, forming a back gate patterns of the MOS structure devices using a conductive material on the back surface of the inorganic insulating film, a second adhesive on a back surface of the SOI substrate the method of manufacturing a semiconductor device comprising the steps of bonding the semiconductor substrate or an insulating substrate, a step of removing the supporting substrate and the first adhesive, in that it consists of using.
JP2306470A 1990-11-13 1990-11-13 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2621642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2306470A JP2621642B2 (en) 1990-11-13 1990-11-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2306470A JP2621642B2 (en) 1990-11-13 1990-11-13 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH04177876A JPH04177876A (en) 1992-06-25
JP2621642B2 true JP2621642B2 (en) 1997-06-18

Family

ID=17957403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2306470A Expired - Lifetime JP2621642B2 (en) 1990-11-13 1990-11-13 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2621642B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322492B2 (en) * 1994-11-28 2002-09-09 三菱電機株式会社 Semiconductor device and manufacturing method thereof
EP2261915A3 (en) 1998-02-23 2011-03-09 Kabushiki Kaisha Toshiba Information storage medium, information playback method and apparatus and information recording method
FR2880189B1 (en) * 2004-12-24 2007-03-30 Tracit Technologies Sa Deferral Method of a circuit on a ground plane

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308386A (en) * 1987-01-30 1988-12-15 Sony Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPH04177876A (en) 1992-06-25

Similar Documents

Publication Publication Date Title
US7989296B2 (en) Semiconductor device and method of manufacturing same
US7034362B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US4145700A (en) Power field effect transistors
US5573961A (en) Method of making a body contact for a MOSFET device fabricated in an SOI layer
EP0209173B1 (en) Method of manufacturing semiconductor devices comprising the mechanical connection of two bodies
US6121077A (en) Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP2654332B2 (en) Soi integrated circuit and method of forming
JP3423006B2 (en) Integrated circuit device
JP2734962B2 (en) A thin film transistor and manufacturing method thereof
EP0217288A2 (en) Substrate structure for a composite semiconductor device
JP4069088B2 (en) Method for producing a multifaceted tensile strained Si strip, a method of forming a method and processor for forming a tensile strained Si multifaceted gate fin type MOSFET
US6881621B2 (en) Method of fabricating SOI substrate having an etch stop layer, and method of fabricating SOI integrated circuit using the same
CN100495687C (en) Double-stress SOI substrate
US20050087739A1 (en) Semiconductor device and fabrication method for the same
JP4814304B2 (en) Integrated circuit and its manufacturing method
US20080303101A1 (en) Dual stress memorization technique for cmos application
US4271424A (en) Electrical contact connected with a semiconductor region which is short circuited with the substrate through said region
US4649627A (en) Method of fabricating silicon-on-insulator transistors with a shared element
KR100574957B1 (en) Vertically stacked integrated circuits device comprising multi-substrates and method of manufacturing the same
US5137837A (en) Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
TWI222711B (en) Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor
US6900094B2 (en) Method of selective removal of SiGe alloys
TW512523B (en) Silicon-germanium BICMOS on SOI
KR930009128A (en) Method of manufacturing a metal oxide semiconductor field effect transistor (ldd mosfet) - asymmetrically thin doped drain
WO2011154360A2 (en) Integrated circuit having a junctionless depletion-mode fet device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 14