JP2619907B2 - 双方向性半導体スイッチング素子 - Google Patents
双方向性半導体スイッチング素子Info
- Publication number
- JP2619907B2 JP2619907B2 JP63065428A JP6542888A JP2619907B2 JP 2619907 B2 JP2619907 B2 JP 2619907B2 JP 63065428 A JP63065428 A JP 63065428A JP 6542888 A JP6542888 A JP 6542888A JP 2619907 B2 JP2619907 B2 JP 2619907B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- short
- circuit
- hole
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交互に異なる導電型を有する五層よりな
り、主電圧，主電流特性の第一象限および第三象限にオ
ン状態とオフ状態の二つの安定な状態を有し、サージア
ブゾーバなどに用いられる双方向性半導体スイッチング
素子に関する。
り、主電圧，主電流特性の第一象限および第三象限にオ
ン状態とオフ状態の二つの安定な状態を有し、サージア
ブゾーバなどに用いられる双方向性半導体スイッチング
素子に関する。
サージアブソーバ用の双方向性半導体スイッチング素
子に次の特性などが要求される。
子に次の特性などが要求される。
（１）定電圧で動作すること （２）伝送損失を低下させるために静電容量が小さいこ
と （３）保持電流が一定値以上であること （４）サージ耐量が大きいこと これらは相反する関係にあり、すべての特性を満たす
ためには極めて精度の高い接合設計が要求される。
と （３）保持電流が一定値以上であること （４）サージ耐量が大きいこと これらは相反する関係にあり、すべての特性を満たす
ためには極めて精度の高い接合設計が要求される。
この素子は、第２図に示すような基本構成で、第一Ｐ
層1,第一Ｎ層2,第二Ｐ層3,第二Ｎ層4,第三Ｐ層５を有
し、二つのPNPN素子を互いに逆向きに接続したものと考
えることができる。その動作は主電極10にある一定以上
の正バイアスが印加されたとき第一Ｎ層２と第二Ｐ層３
の間の接合23がアバランシェ降伏を起こし、この時発生
したキャリア対によって第一Ｎ層2,第二Ｐ層3,第二Ｎ層
４からなるNPNトランジスタに、第２図に実線61で示す
電子の流れ、破線62で示す正孔の流れが生ずる。この電
流が一定値以上に達したとき、Ｐ層１とＮ層Ｄの間の接
合12が順バイアスされるためＰ層1,N層2,P層3,N層４で
構成されるサイリスタは負性抵抗領域を経て導通状態と
なる。同様に主電極20にある一定以上の正バイアスが印
加されたとき第三Ｐ層5,第二Ｎ層4,第二Ｐ層3,第一Ｎ層
２からなるサイリスタが導通状態になる。
層1,第一Ｎ層2,第二Ｐ層3,第二Ｎ層4,第三Ｐ層５を有
し、二つのPNPN素子を互いに逆向きに接続したものと考
えることができる。その動作は主電極10にある一定以上
の正バイアスが印加されたとき第一Ｎ層２と第二Ｐ層３
の間の接合23がアバランシェ降伏を起こし、この時発生
したキャリア対によって第一Ｎ層2,第二Ｐ層3,第二Ｎ層
４からなるNPNトランジスタに、第２図に実線61で示す
電子の流れ、破線62で示す正孔の流れが生ずる。この電
流が一定値以上に達したとき、Ｐ層１とＮ層Ｄの間の接
合12が順バイアスされるためＰ層1,N層2,P層3,N層４で
構成されるサイリスタは負性抵抗領域を経て導通状態と
なる。同様に主電極20にある一定以上の正バイアスが印
加されたとき第三Ｐ層5,第二Ｎ層4,第二Ｐ層3,第一Ｎ層
２からなるサイリスタが導通状態になる。
この素子の保持電流を一定値以上に保つために、Ｐ層
１およびＰ層５の中にそれぞれ複数の短絡孔をあけて電
極10によりＮ層２とＰ層１を、電極20よりＮ層４とＰ層
５を短絡することがある。この短絡孔は、サージ耐量を
低下させないためには総面積をできるだけ小さくし、保
持電流を一定値以上に保つための最大の短絡効果をあげ
なければならない。
１およびＰ層５の中にそれぞれ複数の短絡孔をあけて電
極10によりＮ層２とＰ層１を、電極20よりＮ層４とＰ層
５を短絡することがある。この短絡孔は、サージ耐量を
低下させないためには総面積をできるだけ小さくし、保
持電流を一定値以上に保つための最大の短絡効果をあげ
なければならない。
本発明の課題は、このような短絡孔の相反する条件を
満足させることのできる双方向性半導体スイッチング素
子を提供することにある。
満足させることのできる双方向性半導体スイッチング素
子を提供することにある。
上記の課題の解決のために、本発明は、交互に異なる
導通型を有して縦方向に隣接する第一層乃至第五層の五
層よりなり、第二層が第一層の横方向に隣接する第一領
域と、第一層を貫通する短絡孔の部分とにより第一主電
極と接触し、第一層が第一主電極と接触することにより
第二層と短絡されており、かつ前記第一層と第五層，第
二層と第四層および第一主電極と第二主電極が第三層を
中心として点対称である双方向性半導体スイッチング素
子において、短絡孔の半径をr,短絡孔間の距離を2l0と
したとき、（l0−ｒ）/l0の値が0.5≦（l0−ｒ）/l0≦
0.75を満足する範囲にあるものとする。
導通型を有して縦方向に隣接する第一層乃至第五層の五
層よりなり、第二層が第一層の横方向に隣接する第一領
域と、第一層を貫通する短絡孔の部分とにより第一主電
極と接触し、第一層が第一主電極と接触することにより
第二層と短絡されており、かつ前記第一層と第五層，第
二層と第四層および第一主電極と第二主電極が第三層を
中心として点対称である双方向性半導体スイッチング素
子において、短絡孔の半径をr,短絡孔間の距離を2l0と
したとき、（l0−ｒ）/l0の値が0.5≦（l0−ｒ）/l0≦
0.75を満足する範囲にあるものとする。
短絡孔の半径ｒを余り小さくする，すなわち（l0−
ｒ）を大きくすると孔と孔との中間点での電位が急激に
上昇して短絡孔の役目を果たさなくなり、保持電流を一
定値以上に保つことができない。逆に短絡孔の半径ｒを
大きくする，すなわち（l0−ｒ）を小さくすると、第一
層および第五層の面積，すなわち両PNPN素子の実効電極
面積が小さくなり、サージ耐量が低下する。0.5≦（l0
−ｒ）/l0≦0.75のときサージ耐量を余り低下させるこ
となく、最大の短絡効果を得ることができる。
ｒ）を大きくすると孔と孔との中間点での電位が急激に
上昇して短絡孔の役目を果たさなくなり、保持電流を一
定値以上に保つことができない。逆に短絡孔の半径ｒを
大きくする，すなわち（l0−ｒ）を小さくすると、第一
層および第五層の面積，すなわち両PNPN素子の実効電極
面積が小さくなり、サージ耐量が低下する。0.5≦（l0
−ｒ）/l0≦0.75のときサージ耐量を余り低下させるこ
となく、最大の短絡効果を得ることができる。
第１図は本発明の一実施例を示し、第２図と共通の部
分には同一の符号が付されている。短絡孔７は短冊状の
第一層のＰ層1,第五層のＰ層５を貫通してそれぞれ複数
等間隔で設けられている。このようなＰ層１および第二
層のＮ層２とＰ層５および第四のＮ層４の短絡構造は、
第３図（ａ）に示す細長い短絡部と第３部（ｂ）に示す
円形状の短絡部と組合わせたものと考えることができ
る。第３図（ａ）においてＰ層１の中心軸を原点とし、
ここから短絡部分に向かう方向をｘ軸、これと垂直な方
向をｙ軸とすれば、Ｐ層１直下のＮ層２をｘ方向に流れ
る電流密度Ｊ（ｘ）は、 となる。また、短絡部端を基準としたｘ＝０における電
位は となる。ΔＶが接合12の拡散電位差以上になったとき、
接合は順バイアスされ素子は点孤する。ここでＪはｙ方
向の電流密度、ｄはＰ層１直下のＮ層２の深さ、Ｌはxy
平面に垂直な方向のＰ層１の長さ、l0はｘ方向のＰ層１
の幅の半値である。
分には同一の符号が付されている。短絡孔７は短冊状の
第一層のＰ層1,第五層のＰ層５を貫通してそれぞれ複数
等間隔で設けられている。このようなＰ層１および第二
層のＮ層２とＰ層５および第四のＮ層４の短絡構造は、
第３図（ａ）に示す細長い短絡部と第３部（ｂ）に示す
円形状の短絡部と組合わせたものと考えることができ
る。第３図（ａ）においてＰ層１の中心軸を原点とし、
ここから短絡部分に向かう方向をｘ軸、これと垂直な方
向をｙ軸とすれば、Ｐ層１直下のＮ層２をｘ方向に流れ
る電流密度Ｊ（ｘ）は、 となる。また、短絡部端を基準としたｘ＝０における電
位は となる。ΔＶが接合12の拡散電位差以上になったとき、
接合は順バイアスされ素子は点孤する。ここでＪはｙ方
向の電流密度、ｄはＰ層１直下のＮ層２の深さ、Ｌはxy
平面に垂直な方向のＰ層１の長さ、l0はｘ方向のＰ層１
の幅の半値である。
次に短絡孔が第３図（ｂ）に示すように円形状である
場合、短絡孔７と短絡孔７の中間点を原点とした図のよ
うな座標軸を定めるとき、 となる。ここでl0は原点から短絡孔の中心に至る距離、
l1は原点から短絡孔の周辺に至る距離である。
場合、短絡孔７と短絡孔７の中間点を原点とした図のよ
うな座標軸を定めるとき、 となる。ここでl0は原点から短絡孔の中心に至る距離、
l1は原点から短絡孔の周辺に至る距離である。
座標ｘと電流密度Ｊ（ｘ）を各々規格化した結果を第
４図に示す。線41は第３図（ａ）の場合、線42は第３図
（ｂ）の場合について示す。第３図（ａ）の場合、電流
密度は（１）式よりｘに比例して増加するが、第３図
（ｂ）の場合、（３）式よりｘ→l0のとき電流密度→∽
となり、ｘがl0に近づくにつれて電流密度は急激に増加
する。両線41,42とｘ軸との間の面積は電位差に比例す
る。従って孔の半径ｒ＝l0−l1を余り小さくすると原点
（即ち孔と孔の中間点）での電位が急激に上昇し、ｒを
大きくするとPNPN素子部分の実効電極面積が小さくな
り、l1/l0すなわち（l0−ｒ）/l0を0.5以上0.75以下に
することを有効となる。外周に最も近い短絡孔７と外周
との距離は、第４図を用いて短絡孔の中心l0、すなわち
短絡孔間の距離の半値における電位が外周端から測って
も短絡孔の周辺から測っても等しくなるように決めれば
よい。第５図は短絡孔の半径ｒと短絡孔間の距離だけを
変えてサージ電流耐量Isと保持電流IHとの関係を示した
特性線図である。第５図の実験方法としては、まずＮ型
のシリコン結晶（ρ＝２Ωcm）を用い、その両面に熱拡
散でＰ層とＮ層を形成し、有効面積4.24mm2とする素子
に対して短絡孔を形成しないもの51,（l0−ｒ）/l0の値
が0.75となるもの52,同じく値が0.65となるもの53,同0.
45となるもの54,同0.3となるもの55の種々の素子を作製
し、サージ電流耐量と保持電流を測定した。図におい
て、52,53の素子では短絡孔がない51に対してサージ電
流耐量が向上している。一方0.5以下である素子54,55は
サージ電流耐量が低下している。なお、（l0−ｒ）/l0
の値が0.8の素子については保持電流を一定値以上に保
つことができなかった。なお、短絡孔７の形は必ずしも
円形である必要はない。その場合、孔の外周長をＳとす
れば、 ｒ＝S/2π となる半径ｒをもつ円形とみなして計算を行えばよい。
４図に示す。線41は第３図（ａ）の場合、線42は第３図
（ｂ）の場合について示す。第３図（ａ）の場合、電流
密度は（１）式よりｘに比例して増加するが、第３図
（ｂ）の場合、（３）式よりｘ→l0のとき電流密度→∽
となり、ｘがl0に近づくにつれて電流密度は急激に増加
する。両線41,42とｘ軸との間の面積は電位差に比例す
る。従って孔の半径ｒ＝l0−l1を余り小さくすると原点
（即ち孔と孔の中間点）での電位が急激に上昇し、ｒを
大きくするとPNPN素子部分の実効電極面積が小さくな
り、l1/l0すなわち（l0−ｒ）/l0を0.5以上0.75以下に
することを有効となる。外周に最も近い短絡孔７と外周
との距離は、第４図を用いて短絡孔の中心l0、すなわち
短絡孔間の距離の半値における電位が外周端から測って
も短絡孔の周辺から測っても等しくなるように決めれば
よい。第５図は短絡孔の半径ｒと短絡孔間の距離だけを
変えてサージ電流耐量Isと保持電流IHとの関係を示した
特性線図である。第５図の実験方法としては、まずＮ型
のシリコン結晶（ρ＝２Ωcm）を用い、その両面に熱拡
散でＰ層とＮ層を形成し、有効面積4.24mm2とする素子
に対して短絡孔を形成しないもの51,（l0−ｒ）/l0の値
が0.75となるもの52,同じく値が0.65となるもの53,同0.
45となるもの54,同0.3となるもの55の種々の素子を作製
し、サージ電流耐量と保持電流を測定した。図におい
て、52,53の素子では短絡孔がない51に対してサージ電
流耐量が向上している。一方0.5以下である素子54,55は
サージ電流耐量が低下している。なお、（l0−ｒ）/l0
の値が0.8の素子については保持電流を一定値以上に保
つことができなかった。なお、短絡孔７の形は必ずしも
円形である必要はない。その場合、孔の外周長をＳとす
れば、 ｒ＝S/2π となる半径ｒをもつ円形とみなして計算を行えばよい。
本発明によれば、第一層および第五層を貫通して主電
極に接触する第二層および第四層それぞれとの短絡孔の
直径と相互間の距離を適正な範囲にすることにより、互
いに相反する関係にあるサージ耐量および保持電流の増
大とを両立させた双方向性半導体スイッチング素子を得
ることができる。
極に接触する第二層および第四層それぞれとの短絡孔の
直径と相互間の距離を適正な範囲にすることにより、互
いに相反する関係にあるサージ耐量および保持電流の増
大とを両立させた双方向性半導体スイッチング素子を得
ることができる。
第１図は本発明の一実施例の半導体素体の斜視図、第２
図は従来の素子の半導体素体の断面図、第３図（ａ），
（ｂ）は二種類の短絡構造の説明図、第４図は短絡構造
における電流密度と接合に平行方向の位置との関係を示
す線図、第５図はサージ電流耐量と保持電流との関係を
示す特性線図である。 1:第一Ｐ層（第一層）、2:第一Ｎ層（第二層）、3:第二
Ｐ層（第三層）、4:第二Ｎ層（第四層）、5:第三Ｐ層
（第五層）、7:短絡孔、10,20:主電極。
図は従来の素子の半導体素体の断面図、第３図（ａ），
（ｂ）は二種類の短絡構造の説明図、第４図は短絡構造
における電流密度と接合に平行方向の位置との関係を示
す線図、第５図はサージ電流耐量と保持電流との関係を
示す特性線図である。 1:第一Ｐ層（第一層）、2:第一Ｎ層（第二層）、3:第二
Ｐ層（第三層）、4:第二Ｎ層（第四層）、5:第三Ｐ層
（第五層）、7:短絡孔、10,20:主電極。
Claims (1)
- 【請求項１】相互に異なる導電型を有して縦方向に隣接
する第一層乃至第五層の五層よりなり、第二層が第一層
の横方向に隣接する第一領域と、第一層を貫通する短絡
孔の部分とにより第一主電極と接触し、第一層が第一主
電極と接触することにより第二層と短絡されており、か
つ前記第一層と第五層，第二層と第四層および第一主電
極と第二主電極が第三層を中心として点対称であるもの
において、短絡孔の実質的半径をr,短絡孔間の距離を2l
oとしたとき、（lo−ｒ）/loの値が0.5≦（lo−ｒ）/lo
≦0.75を満足する範囲にあることを特徴とする双方向性
半導体スイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065428A JP2619907B2 (ja) | 1988-03-18 | 1988-03-18 | 双方向性半導体スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065428A JP2619907B2 (ja) | 1988-03-18 | 1988-03-18 | 双方向性半導体スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238168A JPH01238168A (ja) | 1989-09-22 |
| JP2619907B2 true JP2619907B2 (ja) | 1997-06-11 |
Family
ID=13286807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065428A Expired - Fee Related JP2619907B2 (ja) | 1988-03-18 | 1988-03-18 | 双方向性半導体スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619907B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013634A (ja) * | 1973-06-11 | 1975-02-13 | ||
| JPS553830A (en) * | 1978-06-26 | 1980-01-11 | Hitachi Ltd | Cleaning method of catalyst |
| JPS5517320U (ja) * | 1978-07-18 | 1980-02-04 | ||
| JPS59132167A (ja) * | 1983-01-18 | 1984-07-30 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-03-18 JP JP63065428A patent/JP2619907B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238168A (ja) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| JP4017258B2 (ja) | 半導体装置 | |
| JP3103655B2 (ja) | 半導体装置 | |
| CA1238115A (en) | Bi-directional overvoltage protection device | |
| US3504242A (en) | Switching power transistor with thyristor overload capacity | |
| KR100253869B1 (ko) | 반도체장치 | |
| JP2619907B2 (ja) | 双方向性半導体スイッチング素子 | |
| EP0067393B1 (en) | Semiconductor device having a resistor region with an enhanced breakdown voltage | |
| JP3103665B2 (ja) | 半導体装置 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH0666464B2 (ja) | 双方向性半導体スイッチング素子 | |
| CN209843714U (zh) | 一种半导体器件 | |
| JPS6254951A (ja) | 半導体装置 | |
| JPH035071B2 (ja) | ||
| US4060824A (en) | Slow speed semiconductor switching device | |
| US6603186B2 (en) | Bipolar transistor with base drive circuit protection | |
| JP3687266B2 (ja) | 半導体装置及びその装置を用いた半導体リレー | |
| JPH0777268B2 (ja) | サ−ジ吸収素子 | |
| JP2016162898A (ja) | 半導体装置 | |
| JPH0516194B2 (ja) | ||
| KR100273122B1 (ko) | 트라이악 소자 | |
| JPH03248476A (ja) | 半導体装置 | |
| JP3007647B2 (ja) | 負性抵抗形半導体素子 | |
| JP3198167B2 (ja) | Ｐｎｐｎ半導体装置 | |
| JP3257378B2 (ja) | 両面型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |