JPH035071B2 - - Google Patents
Info
- Publication number
- JPH035071B2 JPH035071B2 JP21835686A JP21835686A JPH035071B2 JP H035071 B2 JPH035071 B2 JP H035071B2 JP 21835686 A JP21835686 A JP 21835686A JP 21835686 A JP21835686 A JP 21835686A JP H035071 B2 JPH035071 B2 JP H035071B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- capacitance
- region
- surge
- concentration region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PN接合の逆方向非線形特性を主に
利用するサージ吸収用半導体装置に関する。
利用するサージ吸収用半導体装置に関する。
一般に通信線及び各種電気機器の制御線などに
おいては、自然雷の直撃や誘導、或いは負荷の開
閉などによつてサージ電圧が生じ、特に通信装
置、他の電子機器などの高密度モジユール化の進
展に伴い、サージ電圧や過電圧に極めて弱いIC，
LSI素子などが多用されているため、電子機器に
サージが進入する前にサージアブソーバでもつて
サージを吸収する必要が多くなつている。
おいては、自然雷の直撃や誘導、或いは負荷の開
閉などによつてサージ電圧が生じ、特に通信装
置、他の電子機器などの高密度モジユール化の進
展に伴い、サージ電圧や過電圧に極めて弱いIC，
LSI素子などが多用されているため、電子機器に
サージが進入する前にサージアブソーバでもつて
サージを吸収する必要が多くなつている。
斯かるサージアブソーバは大別して放電型のも
のと、金属酸化物バリスタ或いはシリコン半導体
バリスタの様な固体素子とに分けられ、本発明の
属する固体素子はサージ電圧を高速で吸収する機
能を有するが、サージ耐量が比較的小さく、サー
ジ耐量を大きくとれば静電容量が大きくなるとい
う相反した関係にある。そして静電容量が大きく
なると、電力損失が増え、特にこの傾向は高周波
伝送路、高速のデジタル信号伝送路などにおいて
著しくなるので、サージ吸収能力又はクランプ電
圧に影響を与えることなく半導体装置の静電容量
を低減させることが重要になつている。
のと、金属酸化物バリスタ或いはシリコン半導体
バリスタの様な固体素子とに分けられ、本発明の
属する固体素子はサージ電圧を高速で吸収する機
能を有するが、サージ耐量が比較的小さく、サー
ジ耐量を大きくとれば静電容量が大きくなるとい
う相反した関係にある。そして静電容量が大きく
なると、電力損失が増え、特にこの傾向は高周波
伝送路、高速のデジタル信号伝送路などにおいて
著しくなるので、サージ吸収能力又はクランプ電
圧に影響を与えることなく半導体装置の静電容量
を低減させることが重要になつている。
このような静電容量を低減したものとして特開
昭60−140878号公報に開示された半導体装置があ
る。これは半導体装置の等価的な静電容量を小さ
くすることを主目的として、１つ以上の主PN接
合の逆方向非線形特性を利用する半導体装置内に
その主PN結合とは逆方向となる小さな容量低減
用PN接合を形成してその順方向特性を利用する
ことにより、主PN接合による静電容量に対し容
量低減用PN接合による小さな容量低減用の静電
容量を直列に与え、これによつて半導体素子全体
の静電容量を充分に小さくし得る半導体装置を提
供したものである。
昭60−140878号公報に開示された半導体装置があ
る。これは半導体装置の等価的な静電容量を小さ
くすることを主目的として、１つ以上の主PN接
合の逆方向非線形特性を利用する半導体装置内に
その主PN結合とは逆方向となる小さな容量低減
用PN接合を形成してその順方向特性を利用する
ことにより、主PN接合による静電容量に対し容
量低減用PN接合による小さな容量低減用の静電
容量を直列に与え、これによつて半導体素子全体
の静電容量を充分に小さくし得る半導体装置を提
供したものである。
第６図Ａ，Ｂにより単一の半導体基板に双方向
のサージ吸収用素子と容量低減用素子とを形成し
た従来例について述べる。
のサージ吸収用素子と容量低減用素子とを形成し
た従来例について述べる。
従来のサージ吸収素子について、先ずn-低不
純物濃度の半導体基板１の両側からｐ型不純物を
拡散してｐ不純物濃度を半導体層６ａ，６ｂを形
成することにより、主PN接合J1，J1′を形成す
る。半導体層６ａにn+高不純物濃度の小領域７
ａとｎ不純物濃度の小領域７ｂとを形成し、半導
体層６ｂにn+高不純物濃度の小領域７′ａとｎ不
純物濃度の小領域７′ｂとを形成する。更に、小
領域７ｂ，７′ｂにはp+高不純物濃度の小領域
９，９′が夫々形成され、小領域９に形成された
電極８と小領域７ａに形成された電極１０とが電
気的に結合され、小領域９′に形成された電極
８′と小領域７′ａに形成された電極１０′とが電
気的に結合される。また導電性薄膜１１，１１′
でもつて、半導体層６ａと小領域７ｂ、半導体層
６ｂと小領域７′ｂは夫々電気的に短絡される。
この様な構成によれば、単一の半導体基板でもつ
て、同図Ｂに示す様な双方向性サージ吸収用半導
体装置を得ることが出来る。
純物濃度の半導体基板１の両側からｐ型不純物を
拡散してｐ不純物濃度を半導体層６ａ，６ｂを形
成することにより、主PN接合J1，J1′を形成す
る。半導体層６ａにn+高不純物濃度の小領域７
ａとｎ不純物濃度の小領域７ｂとを形成し、半導
体層６ｂにn+高不純物濃度の小領域７′ａとｎ不
純物濃度の小領域７′ｂとを形成する。更に、小
領域７ｂ，７′ｂにはp+高不純物濃度の小領域
９，９′が夫々形成され、小領域９に形成された
電極８と小領域７ａに形成された電極１０とが電
気的に結合され、小領域９′に形成された電極
８′と小領域７′ａに形成された電極１０′とが電
気的に結合される。また導電性薄膜１１，１１′
でもつて、半導体層６ａと小領域７ｂ、半導体層
６ｂと小領域７′ｂは夫々電気的に短絡される。
この様な構成によれば、単一の半導体基板でもつ
て、同図Ｂに示す様な双方向性サージ吸収用半導
体装置を得ることが出来る。
同図ＡとＢを対比させると、主PN接合J1，
J1′は夫々サージ吸収用素子D1，D1′のPN接合を
与え、PN接合J2，J2′は夫々容量低減用素子D3，
D3′のPN接合を与える。また容量低減用素子D3，
D3′の構成とは異なるが、PN接合J3，J3′は容量
低減用素子D2，D2′のPN接合を夫々与える。
J1′は夫々サージ吸収用素子D1，D1′のPN接合を
与え、PN接合J2，J2′は夫々容量低減用素子D3，
D3′のPN接合を与える。また容量低減用素子D3，
D3′の構成とは異なるが、PN接合J3，J3′は容量
低減用素子D2，D2′のPN接合を夫々与える。
従つて、この様な双方向性サージ吸収用半導体
装置によれば、逆向きに直列接続されたサージ吸
収用素子D1，D1′に対して、逆向きでかつ並列接
続された一対の容量低減用素子D2とD3、D2′と
D3′を夫々直列に接続した構成となるので、半導
体装置全体を静電容量を小さくできると共に、サ
ージ電流吸収時のはね上り電圧を最小限に抑制で
きる。
装置によれば、逆向きに直列接続されたサージ吸
収用素子D1，D1′に対して、逆向きでかつ並列接
続された一対の容量低減用素子D2とD3、D2′と
D3′を夫々直列に接続した構成となるので、半導
体装置全体を静電容量を小さくできると共に、サ
ージ電流吸収時のはね上り電圧を最小限に抑制で
きる。
しかしこの様な従来のサージ吸収用半導体装置
は半導体基板１の両主面から不純物をドープせね
ばならないので、製造工程が複雑になり、コスト
が高くならざるを得ないという欠点があるのは勿
論のこと、端子１２と１２′間に存在するPN接
合の数が多いので電圧降下が大きいという欠点が
ある。また、静電容量を小さくするためには不純
物濃度の小さい半導体基板１を用いるのが良い
が、この半導体基板１は機械的な強度等の関係か
らその厚みを300〜400μｍよりも更に薄くするこ
とは難しく、このような半導体基板１の両側の所
定領域に不純物濃度の領域７ａ，７′ａ，７ｂ，
７′ｂを浅く形成する（静電容量を小さくするた
め）構造なので、これら領域７ａと７′ａ、７ｂ
と７′ｂ間の電圧降下は更に大きくならざるを得
ないという欠点があつた。
は半導体基板１の両主面から不純物をドープせね
ばならないので、製造工程が複雑になり、コスト
が高くならざるを得ないという欠点があるのは勿
論のこと、端子１２と１２′間に存在するPN接
合の数が多いので電圧降下が大きいという欠点が
ある。また、静電容量を小さくするためには不純
物濃度の小さい半導体基板１を用いるのが良い
が、この半導体基板１は機械的な強度等の関係か
らその厚みを300〜400μｍよりも更に薄くするこ
とは難しく、このような半導体基板１の両側の所
定領域に不純物濃度の領域７ａ，７′ａ，７ｂ，
７′ｂを浅く形成する（静電容量を小さくするた
め）構造なので、これら領域７ａと７′ａ、７ｂ
と７′ｂ間の電圧降下は更に大きくならざるを得
ないという欠点があつた。
本発明では上述したような従来のサージ吸収用
半導体装置の欠点を除去するために、第１の導電
型の低不純物濃度領域に埋め込まれた第１の導電
型の高不純物濃度領域と、該第１の導電型の高不
純物濃度領域とPN接合を形成するよう前記第１
の導電型の低不純物濃度領域に形成された第２の
導電型の第１の領域と、前記第１の導電型の高不
純物濃度領域との間に前記第１の導電型の低不純
物濃度領域の一部分が存在するように該第１の導
電型の低不純物濃度領域内に形成された第２の導
電型の第２の領域を備えている。
半導体装置の欠点を除去するために、第１の導電
型の低不純物濃度領域に埋め込まれた第１の導電
型の高不純物濃度領域と、該第１の導電型の高不
純物濃度領域とPN接合を形成するよう前記第１
の導電型の低不純物濃度領域に形成された第２の
導電型の第１の領域と、前記第１の導電型の高不
純物濃度領域との間に前記第１の導電型の低不純
物濃度領域の一部分が存在するように該第１の導
電型の低不純物濃度領域内に形成された第２の導
電型の第２の領域を備えている。
本発明はこのような特徴を有するので、低不純
物濃度の半導体基板を用いているにも拘らず、サ
ージ吸収用素子を導電型の異なる高不純物濃度領
域の組合せで形成でき、しかも容量低減用素子の
一部を形成する低不純物濃度層の厚みを非常に薄
く、好ましくはキヤリア自由行程距離以内にでき
るので、サージ吸収用素子自身の電圧降下を小さ
くできると同時に、大電流領域においても容量低
減素子の電圧降下を増大させることなく、十分に
静電容量を小さくできる。
物濃度の半導体基板を用いているにも拘らず、サ
ージ吸収用素子を導電型の異なる高不純物濃度領
域の組合せで形成でき、しかも容量低減用素子の
一部を形成する低不純物濃度層の厚みを非常に薄
く、好ましくはキヤリア自由行程距離以内にでき
るので、サージ吸収用素子自身の電圧降下を小さ
くできると同時に、大電流領域においても容量低
減素子の電圧降下を増大させることなく、十分に
静電容量を小さくできる。
第１図、第１図のＸ−X′，Ｙ−Y′での断面を
示す第２図Ａ，Ｂ及び第１図の半導体装置の構造
を回路構成で示した第３図によつて、本発明に係
るサージ吸収用半導体装置の一実施例について説
明すると、１は単結晶半導体基板（図示せず）上
に形成された非常に不純物濃度の低いN-型のエ
ピタキシヤル層或いはN-型の半導体基板（以下
低不純物濃度領域という）、２，２′はイオン打込
み技術によつてドナ不純物を注入することによつ
て、或いは拡散法によつて形成された十分に不純
物濃度の高いN+型の埋込み領域、３は第３図に
示す一方のサージ吸収用素子SA1のアノード領域
と容量低減用素子D1のアノード領域を共通に形
成するP+型の領域、３′は第３図に示す他方のサ
ージ吸収用素子SA2と容量低減用素子D2の共通の
アノード領域を与えるP+型の領域である。領域
３の大部分は第２図Ｂからも分るように埋込み領
域２と主PN接合J1を形成し、その一部分は他方
の埋込み領域２′との間の非常に薄い低不純物濃
度領域１ａとPN接合を形成する。この低不純物
濃度領域１ａの厚みはキヤリアの自由行程距離以
下にすることが好ましく、このようにすることに
よつて、この比抵抗ρが十分大きくなつても（例
えばρ＝250Ω-cm）大電流領域における電圧降下
が増大することはない。ここで念のために説明す
ると、P+N-N+のダイオードにおいてN-型の領
域の比抵抗を大きくするほどその静電容量が小さ
くなることが知られている。また同様に、領域
３′もその大部分が埋込み領域２’と主PN接合
J1′を形成し、その一部分は他方の埋込み領域２
との間の非常にい薄い低不純物濃度領域１′ａと
PN接合を形成している。ここで主PN接合J1，
J1′は第３図に示すサージ吸収用素子SA1，SA2
夫々のPN接合を形成し、また夫々のPN接合J2，
J2′は容量低減用素子D1，D2のPN接合を形成して
いる。
示す第２図Ａ，Ｂ及び第１図の半導体装置の構造
を回路構成で示した第３図によつて、本発明に係
るサージ吸収用半導体装置の一実施例について説
明すると、１は単結晶半導体基板（図示せず）上
に形成された非常に不純物濃度の低いN-型のエ
ピタキシヤル層或いはN-型の半導体基板（以下
低不純物濃度領域という）、２，２′はイオン打込
み技術によつてドナ不純物を注入することによつ
て、或いは拡散法によつて形成された十分に不純
物濃度の高いN+型の埋込み領域、３は第３図に
示す一方のサージ吸収用素子SA1のアノード領域
と容量低減用素子D1のアノード領域を共通に形
成するP+型の領域、３′は第３図に示す他方のサ
ージ吸収用素子SA2と容量低減用素子D2の共通の
アノード領域を与えるP+型の領域である。領域
３の大部分は第２図Ｂからも分るように埋込み領
域２と主PN接合J1を形成し、その一部分は他方
の埋込み領域２′との間の非常に薄い低不純物濃
度領域１ａとPN接合を形成する。この低不純物
濃度領域１ａの厚みはキヤリアの自由行程距離以
下にすることが好ましく、このようにすることに
よつて、この比抵抗ρが十分大きくなつても（例
えばρ＝250Ω-cm）大電流領域における電圧降下
が増大することはない。ここで念のために説明す
ると、P+N-N+のダイオードにおいてN-型の領
域の比抵抗を大きくするほどその静電容量が小さ
くなることが知られている。また同様に、領域
３′もその大部分が埋込み領域２’と主PN接合
J1′を形成し、その一部分は他方の埋込み領域２
との間の非常にい薄い低不純物濃度領域１′ａと
PN接合を形成している。ここで主PN接合J1，
J1′は第３図に示すサージ吸収用素子SA1，SA2
夫々のPN接合を形成し、また夫々のPN接合J2，
J2′は容量低減用素子D1，D2のPN接合を形成して
いる。
なお、４，４′は夫々P+型の領域３，３′とオ
ーミツクコンタクトを形成する電極であり、第３
図において、素子SA1とD1のアノード同士を接続
する導体l1、素子SA2とD2のアノード同士を接続
する導体l2を夫々与える。また５は絶縁膜であ
る。
ーミツクコンタクトを形成する電極であり、第３
図において、素子SA1とD1のアノード同士を接続
する導体l1、素子SA2とD2のアノード同士を接続
する導体l2を夫々与える。また５は絶縁膜であ
る。
このような構造の双方向性のサージ吸収用半導
体装置によれば、サージ吸収用素子における低不
純物濃度領域を従来装置に比べて十分に薄くでき
るので、その静電容量を十分に小さくできると同
時に順方向電圧降下をも小さくでき、またPN接
合の必要個数を１／２にできるためにこのことが
更に順方向電圧降下を低減している。
体装置によれば、サージ吸収用素子における低不
純物濃度領域を従来装置に比べて十分に薄くでき
るので、その静電容量を十分に小さくできると同
時に順方向電圧降下をも小さくでき、またPN接
合の必要個数を１／２にできるためにこのことが
更に順方向電圧降下を低減している。
次に第４図Ａ，Ｂにより本発明の他の一実施例
を説明する。同図Ｂは上面図を示す同図ＡのＸ−
X′での断面を示す。同図において第１図及び第
２図Ａ，Ｂで示した記号と同一の記号は同一性に
ある部材を示すものとする。P+型の第１、第２
の領域３，３′はＬ字形をしており、互いに逆に
向い合うよう配置されているので、小型化が可能
である。領域３，３′の大部分は対応うるN+型の
埋込み領域２，２′との間で主PN接合J1，J1′を
形成し、領域３，３′の僅かな部分が夫々埋込み
領域２′，２の上方まで延在し、薄い低不純物濃
度領域を介してこれら埋込み領域２′，２と対面
するよう配置される。
を説明する。同図Ｂは上面図を示す同図ＡのＸ−
X′での断面を示す。同図において第１図及び第
２図Ａ，Ｂで示した記号と同一の記号は同一性に
ある部材を示すものとする。P+型の第１、第２
の領域３，３′はＬ字形をしており、互いに逆に
向い合うよう配置されているので、小型化が可能
である。領域３，３′の大部分は対応うるN+型の
埋込み領域２，２′との間で主PN接合J1，J1′を
形成し、領域３，３′の僅かな部分が夫々埋込み
領域２′，２の上方まで延在し、薄い低不純物濃
度領域を介してこれら埋込み領域２′，２と対面
するよう配置される。
次に第５図により本発明の他の一実施例を説明
すると、そのＡは平面図、Ｂ及びＣは夫々ＡのＸ
−X′，Ｙ−Ｙにおける断面を示す図である。
すると、そのＡは平面図、Ｂ及びＣは夫々ＡのＸ
−X′，Ｙ−Ｙにおける断面を示す図である。
また同図において、第１図及び第２図Ａ，Ｂで
示した記号と同一と記号は同一性ある部材を示す
ものとする。
示した記号と同一と記号は同一性ある部材を示す
ものとする。
この実施例では、P+型の高不純物濃度領域３，
３′とは別にP+型の領域３Ｘ，３′Ｘが低不純物
濃度領域１内に実施例に比べて浅く形成されてい
る。これに伴い埋込み領域２，２′の領域３Ｘ，
３′Ｘに対応する部分２Ｘ，２′Ｘは夫々領域３
Ｘ，３′Ｘ方向に向けて突出しており、領域３Ｘ，
３′Ｘと夫々対応す領域２′Ｘ，２Ｘ間には非常に
薄い低不純物濃度領域１の一部分が存在する。そ
してP+型の領域３と３Ｘ，３′と３′Ｘは夫々電
極４，４′で接続されている。この実施例によれ
ば、夫々の容量低減用素子のアノード領域を形成
するP+型の領域３Ｘ，３′Ｘが浅いことも併せて
接合面積を前記実施例より更に小さくでるので、
より一層静電容量を小さくできる。
３′とは別にP+型の領域３Ｘ，３′Ｘが低不純物
濃度領域１内に実施例に比べて浅く形成されてい
る。これに伴い埋込み領域２，２′の領域３Ｘ，
３′Ｘに対応する部分２Ｘ，２′Ｘは夫々領域３
Ｘ，３′Ｘ方向に向けて突出しており、領域３Ｘ，
３′Ｘと夫々対応す領域２′Ｘ，２Ｘ間には非常に
薄い低不純物濃度領域１の一部分が存在する。そ
してP+型の領域３と３Ｘ，３′と３′Ｘは夫々電
極４，４′で接続されている。この実施例によれ
ば、夫々の容量低減用素子のアノード領域を形成
するP+型の領域３Ｘ，３′Ｘが浅いことも併せて
接合面積を前記実施例より更に小さくでるので、
より一層静電容量を小さくできる。
前記実施例において、サージ吸収用素子SA1又
はSA2の静電容量C1、容量低減用素子D2又はD1
の静電容量をC2とし、素子SA1とD2、又はSA2と
D1の静電容量をＣとすると、静電容量C1とC2は
直列であるので、 Ｃ＝C1・C2／（C1＋C2） となる。ここでC1≧C2とすれば、Ｃ≒C2となり、
従つてサージ吸収用半導体装置全体の静電容量
は、容量低減用素子の静電容量がサージ吸収用素
子の静電容量に比べて十分に小さければ、ほぼ容
量低減用素子を静電容量に等しくなることが分
る。このことから本発明に係るサージ吸収用半導
体装置によれば、特にサージ吸収用素子自身の静
電容量を小さくするための設計を行う必要がない
ので、容易に所望のサージ吸収特性が得られ易
く、サージ吸収用素子の順方向電圧降下の小さい
構造とすることもできる。なおここで、サージ吸
収用素子がサージ吸収作用を行うときは、容量低
減用素子は必ず順方向に導通するので、サージ吸
収用素子に比べ電流の通流する有効面積をはるか
に小さくすることが出来る。このことがサージ吸
収用素子に比べ容量低減用素子の静電容量を十分
に小さくできる１つの大きな理由である。
はSA2の静電容量C1、容量低減用素子D2又はD1
の静電容量をC2とし、素子SA1とD2、又はSA2と
D1の静電容量をＣとすると、静電容量C1とC2は
直列であるので、 Ｃ＝C1・C2／（C1＋C2） となる。ここでC1≧C2とすれば、Ｃ≒C2となり、
従つてサージ吸収用半導体装置全体の静電容量
は、容量低減用素子の静電容量がサージ吸収用素
子の静電容量に比べて十分に小さければ、ほぼ容
量低減用素子を静電容量に等しくなることが分
る。このことから本発明に係るサージ吸収用半導
体装置によれば、特にサージ吸収用素子自身の静
電容量を小さくするための設計を行う必要がない
ので、容易に所望のサージ吸収特性が得られ易
く、サージ吸収用素子の順方向電圧降下の小さい
構造とすることもできる。なおここで、サージ吸
収用素子がサージ吸収作用を行うときは、容量低
減用素子は必ず順方向に導通するので、サージ吸
収用素子に比べ電流の通流する有効面積をはるか
に小さくすることが出来る。このことがサージ吸
収用素子に比べ容量低減用素子の静電容量を十分
に小さくできる１つの大きな理由である。
また、容量低減用素子はサージ吸収用素子のア
バランシエ降伏電圧より大きな逆耐電圧をもたね
ばならないが、容量低減用素子のP+型の領域３
Ｘ又は３′ＸとN+型の埋込み領域２又は２′間の
低不純物濃度領域の厚みをキヤリアの自由行程距
離以下にしたとしても、通常要求される電圧より
も高い電圧、例えば200〜250V程度の逆耐電圧を
容易に得ることが出来る。
バランシエ降伏電圧より大きな逆耐電圧をもたね
ばならないが、容量低減用素子のP+型の領域３
Ｘ又は３′ＸとN+型の埋込み領域２又は２′間の
低不純物濃度領域の厚みをキヤリアの自由行程距
離以下にしたとしても、通常要求される電圧より
も高い電圧、例えば200〜250V程度の逆耐電圧を
容易に得ることが出来る。
特にこのサージ吸収用半導体装置の構造によれ
ば、LSIの半導体チツプに一緒に組み込むことが
容易であるので、機能回路を組み込んだ各種半導
体チツプのサージ保護に有用である。また更に、
必要に応じて単一の半導体チツプに前記実施例に
係るサージ吸収構造を任意数形成しても勿論よ
い。
ば、LSIの半導体チツプに一緒に組み込むことが
容易であるので、機能回路を組み込んだ各種半導
体チツプのサージ保護に有用である。また更に、
必要に応じて単一の半導体チツプに前記実施例に
係るサージ吸収構造を任意数形成しても勿論よ
い。
以上述べたように本発明によれば、同一の半導
体基板内においてサージ吸収用素子に悪影響を与
えることなく非常に静電容量の小さい容量低減用
素子をサージ吸収用素子に直列に与えることが出
来るので、極めて静電容量の小さいサージ吸収用
半導体装置を提供することが出来ると共に、その
電圧降下を小さくできるので電力損失を低減でき
る。
体基板内においてサージ吸収用素子に悪影響を与
えることなく非常に静電容量の小さい容量低減用
素子をサージ吸収用素子に直列に与えることが出
来るので、極めて静電容量の小さいサージ吸収用
半導体装置を提供することが出来ると共に、その
電圧降下を小さくできるので電力損失を低減でき
る。
第１図は本発明に係るサージ吸収用半導体装置
の一実施例を示す斜視図、第２図Ａ，Ｂは夫々第
１図におけるＸ−X′，Ｙ−Y′での断面を示す図、
第３図はこのサージ吸収用半導体装置を回路機構
的に示す図、第４図Ａ，Ｂ夫々はこの発明の他の
一実施例の平面、断面を示す図、第５図は本発明
の他の一実施例を示す図であり、そのＡは平面を
示す図、Ｂ，ＣはＡにおけるＸ−X′，Ｙ−Y′で
の断面を示す図、第６図Ａ，Ｂは従来例を示す図
である。 １……低不純物濃度領域、２，２′……埋込み
領域、３，３′……第１、第２の領域、４，４′…
…電極。
の一実施例を示す斜視図、第２図Ａ，Ｂは夫々第
１図におけるＸ−X′，Ｙ−Y′での断面を示す図、
第３図はこのサージ吸収用半導体装置を回路機構
的に示す図、第４図Ａ，Ｂ夫々はこの発明の他の
一実施例の平面、断面を示す図、第５図は本発明
の他の一実施例を示す図であり、そのＡは平面を
示す図、Ｂ，ＣはＡにおけるＸ−X′，Ｙ−Y′で
の断面を示す図、第６図Ａ，Ｂは従来例を示す図
である。 １……低不純物濃度領域、２，２′……埋込み
領域、３，３′……第１、第２の領域、４，４′…
…電極。
Claims (1)
- １ 第１の導電型の低不純物濃度領域に夫々離れ
て埋め込まれた第１の導電型の第１、第２の高不
純物濃度領域と、該第１の高不純物濃度領域の一
部分とはPN接合を形成するが、前記第２の高不
純物濃度領域の一部分とは前記低不純物濃度領域
にある一部分を介して対面するよう前記低不純物
濃度領域に形成される第２の導電型の第１の領域
と、前記第２の高不純物濃度領域の一部分とは
PN接合を形成するが、前記第１の高不純物濃度
領域の一部分とは前記低不純物濃度領域の他の一
部分を介して対面するよう前記低不純物濃度領域
に形成される第２の導電型の第２の領域とを備え
たことを特徴とするサージ吸収用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835686A JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835686A JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373673A JPS6373673A (ja) | 1988-04-04 |
| JPH035071B2 true JPH035071B2 (ja) | 1991-01-24 |
Family
ID=16718598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21835686A Granted JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373673A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622999Y2 (ja) * | 1988-08-31 | 1994-06-15 | 横河電機株式会社 | ペアツエナダイオード |
-
1986
- 1986-09-17 JP JP21835686A patent/JPS6373673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6373673A (ja) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US3731164A (en) | Combined bipolar and field effect transistors | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| US4189739A (en) | Semiconductor overload protection structure | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US5272363A (en) | Bidirectional protection component | |
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH035071B2 (ja) | ||
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JPH0516194B2 (ja) | ||
| JPS60103658A (ja) | 半導体集積回路 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JP2522350B2 (ja) | 半導体集積回路の保護装置 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| JPS6118344B2 (ja) | ||
| JP2023003564A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JP2774220B2 (ja) | 半導体装置 | |
| JP2619907B2 (ja) | 双方向性半導体スイッチング素子 | |
| KR19980021674A (ko) | 제너 다이오드로 구성된 집적회로 보호소자 |