JP2617053B2 - 電気回路の製造方法 - Google Patents
電気回路の製造方法Info
- Publication number
- JP2617053B2 JP2617053B2 JP3268663A JP26866391A JP2617053B2 JP 2617053 B2 JP2617053 B2 JP 2617053B2 JP 3268663 A JP3268663 A JP 3268663A JP 26866391 A JP26866391 A JP 26866391A JP 2617053 B2 JP2617053 B2 JP 2617053B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- resist material
- circuit board
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
- B44C1/22—Removing surface-material, e.g. by engraving, by etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プリント回路基板の
製造に関し、特に、回路パターンを規定するために、メ
タライズされた基板上にレジストを付着することに関す
る。金属は、レジストにより覆われていない部分が化学
的にエッチングされる。
製造に関し、特に、回路パターンを規定するために、メ
タライズされた基板上にレジストを付着することに関す
る。金属は、レジストにより覆われていない部分が化学
的にエッチングされる。
【０００２】
【従来の技術】プリント回路製造においてパターンを形
成するためにパッド又はスタンプを使用することは、米
国特許第３７０１３１７号、米国特許第４５２２６７１
号及び１９８８年１１月１５日付けの特開平１−２８３
９９１号に開示されている。しかしながら、これらに
は、エッチング液からホールを保護するためにレジスト
を付着することは開示されていない。
成するためにパッド又はスタンプを使用することは、米
国特許第３７０１３１７号、米国特許第４５２２６７１
号及び１９８８年１１月１５日付けの特開平１−２８３
９９１号に開示されている。しかしながら、これらに
は、エッチング液からホールを保護するためにレジスト
を付着することは開示されていない。
【０００３】この発明以前では、回路パターンをエッチ
ングする間にホール内の金属がエッチングされてしまう
ので、メタライズされるホールは、典型的には、製造さ
れる回路基板上に回路パターンをエッチングした後に形
成されていた。これは、一般的に、メタライズした後
に、レジストパターンを付着し、エッチングし、その後
にホールの形成及びメタライズを行うことを必要とす
る。特開昭５３−７３５７３号公報明細書には、可撓性
膜の上に一旦レジストパターンを形成させ、これを金属
面に圧着することにより金属面上にレジストパターンを
形成させる技術を開示している。例えば、可撓性ベース
フィルムの上に感光性溶液を塗布し赤外線乾燥させて皮
膜を形成させ、露光し、スプレ現像によりレジスト膜の
パターンを形成し、これをヴァイアホールを有する金属
面に転写する際、金属をあらかじめ加熱しておくか、金
属面にレジストパターンを持つフィルムを重ねた後渦電
流によって金属を加熱して圧着を容易にしている。
ングする間にホール内の金属がエッチングされてしまう
ので、メタライズされるホールは、典型的には、製造さ
れる回路基板上に回路パターンをエッチングした後に形
成されていた。これは、一般的に、メタライズした後
に、レジストパターンを付着し、エッチングし、その後
にホールの形成及びメタライズを行うことを必要とす
る。特開昭５３−７３５７３号公報明細書には、可撓性
膜の上に一旦レジストパターンを形成させ、これを金属
面に圧着することにより金属面上にレジストパターンを
形成させる技術を開示している。例えば、可撓性ベース
フィルムの上に感光性溶液を塗布し赤外線乾燥させて皮
膜を形成させ、露光し、スプレ現像によりレジスト膜の
パターンを形成し、これをヴァイアホールを有する金属
面に転写する際、金属をあらかじめ加熱しておくか、金
属面にレジストパターンを持つフィルムを重ねた後渦電
流によって金属を加熱して圧着を容易にしている。
【０００４】
【発明が解決しようとする課題】上記特開昭の技術によ
れば、レジストパターンで基板のヴァイアホールを保護
することができる。しかし、上記の特開昭では、可撓性
ベースフィルムの全面に感光材溶液を塗布し、乾燥させ
て被膜を形成し、次にこの被膜を露光現像してレジスト
パターンを可撓性ベースフィルム上に形成し、その後、
レジスト被膜を基板上に加熱圧着して基板上にレジスト
パターンを転写している。従って、上記特開昭では、可
撓性ベースフィルム上に全面付着したレジスト被膜を露
光現像する必要があるため、プロセスが複雑、高価にな
る。また、上記特開昭では、スプレ現像を用いている
が、もしスプレ現像及び現像後の処理の際にレジストの
はがれ又はパターンの損傷が生じると、正しいレジスト
パターンを転写することができなくなるから、現像時の
レジスト被膜の構造安定性、露光後の基板に対する接着
性、及び可撓性ベースフィルムに対する接着性あるいは
剥離容易性を考慮して、塗布後の乾燥の度合い、スプレ
現像及び現像後の処理の条件、加熱圧着の条件などに細
心の注意を払ってプロセスの設計をしなければならな
い。更に、現像によって完全に除去されるべきレジスト
が可撓性ベースフィルムに残り、これが転写の際に基板
に付着すると、基板の回路パターンに重大な問題を生じ
る可能性がある。本発明は、このような問題を生じるこ
となく、非常に簡単なプロセスで、基板のヴァイアホー
ルを保護することができる電気回路の製造方法を提供す
ることである。
れば、レジストパターンで基板のヴァイアホールを保護
することができる。しかし、上記の特開昭では、可撓性
ベースフィルムの全面に感光材溶液を塗布し、乾燥させ
て被膜を形成し、次にこの被膜を露光現像してレジスト
パターンを可撓性ベースフィルム上に形成し、その後、
レジスト被膜を基板上に加熱圧着して基板上にレジスト
パターンを転写している。従って、上記特開昭では、可
撓性ベースフィルム上に全面付着したレジスト被膜を露
光現像する必要があるため、プロセスが複雑、高価にな
る。また、上記特開昭では、スプレ現像を用いている
が、もしスプレ現像及び現像後の処理の際にレジストの
はがれ又はパターンの損傷が生じると、正しいレジスト
パターンを転写することができなくなるから、現像時の
レジスト被膜の構造安定性、露光後の基板に対する接着
性、及び可撓性ベースフィルムに対する接着性あるいは
剥離容易性を考慮して、塗布後の乾燥の度合い、スプレ
現像及び現像後の処理の条件、加熱圧着の条件などに細
心の注意を払ってプロセスの設計をしなければならな
い。更に、現像によって完全に除去されるべきレジスト
が可撓性ベースフィルムに残り、これが転写の際に基板
に付着すると、基板の回路パターンに重大な問題を生じ
る可能性がある。本発明は、このような問題を生じるこ
となく、非常に簡単なプロセスで、基板のヴァイアホー
ルを保護することができる電気回路の製造方法を提供す
ることである。
【０００５】
【課題を解決するための手段】この発明によれば、レジ
ストパターンは、転写印刷法により付着される。ここ
で、転写印刷法とは、転写印刷面（例えば、実施例のパ
ッド９）を用いた転写によってレジストパターンを形成
するものであり、スタンプとも呼ばれる。先ず、レジス
ト材料は、パネル上に所定のパターンに付着される。レ
ジスト材料は、回路基板上の回路パターンを画定し、か
つメタライズがなされた回路基板上の少なくとも一つの
ヴァイアホールを覆うように設計される。次に、パネル
上のレジスト材料は、転写印刷面に転写され、転写印刷
面に転写されたレジスト材料は、適度に部分硬化され
る。この部分硬化は、適当な放射線（例えば、紫外線）
や溶剤の蒸発により行なうことができる。転写印刷面の
レジスト材料は、メタライズされた回路基板のヴァイア
ホールを覆うように転写印刷面を回路基板に接触させる
ことによって、回路基板に転写される。回路基板に転写
されたレジスト材料は、十分に硬化され、回路基板はエ
ッチングされて回路パターンが形成される。ヴァイアホ
ールを覆うことによりヴァイアホール内の金属がエッチ
ング液から保護され、その結果、ヴァイアホールをメタ
ライズするための追加の工程は不要となる。
ストパターンは、転写印刷法により付着される。ここ
で、転写印刷法とは、転写印刷面（例えば、実施例のパ
ッド９）を用いた転写によってレジストパターンを形成
するものであり、スタンプとも呼ばれる。先ず、レジス
ト材料は、パネル上に所定のパターンに付着される。レ
ジスト材料は、回路基板上の回路パターンを画定し、か
つメタライズがなされた回路基板上の少なくとも一つの
ヴァイアホールを覆うように設計される。次に、パネル
上のレジスト材料は、転写印刷面に転写され、転写印刷
面に転写されたレジスト材料は、適度に部分硬化され
る。この部分硬化は、適当な放射線（例えば、紫外線）
や溶剤の蒸発により行なうことができる。転写印刷面の
レジスト材料は、メタライズされた回路基板のヴァイア
ホールを覆うように転写印刷面を回路基板に接触させる
ことによって、回路基板に転写される。回路基板に転写
されたレジスト材料は、十分に硬化され、回路基板はエ
ッチングされて回路パターンが形成される。ヴァイアホ
ールを覆うことによりヴァイアホール内の金属がエッチ
ング液から保護され、その結果、ヴァイアホールをメタ
ライズするための追加の工程は不要となる。
【０００６】転写印刷法は、三次元で及びある角度で交
わる表面を横切って同時にプリントするので、三次元回
路カードにとって、特に有用である。従って、三次元回
路カードにとって、転写印刷法は、この発明にかかわら
ず使用されるであろう。そして、そのような可能性があ
るということは、追加の装置または工程が殆ど必要でな
いので、この発明の実施を潜在的に非常に低コストなも
のとしている。
わる表面を横切って同時にプリントするので、三次元回
路カードにとって、特に有用である。従って、三次元回
路カードにとって、転写印刷法は、この発明にかかわら
ず使用されるであろう。そして、そのような可能性があ
るということは、追加の装置または工程が殆ど必要でな
いので、この発明の実施を潜在的に非常に低コストなも
のとしている。
【０００７】
【実施例】図１において、例えば射出成形されたガラス
充填ポリイミドである回路基板１は、典型的にはホール
をモールドすることによりこの基板１を貫通して形成さ
れたヴァイアホール３及び５を有する。その面全体に薄
い銅の層７がメタライズされている。銅層７を形成する
ためのメタライズ技術は、公知であり、この発明のいか
なる部分も構成していない。
充填ポリイミドである回路基板１は、典型的にはホール
をモールドすることによりこの基板１を貫通して形成さ
れたヴァイアホール３及び５を有する。その面全体に薄
い銅の層７がメタライズされている。銅層７を形成する
ためのメタライズ技術は、公知であり、この発明のいか
なる部分も構成していない。
【０００８】転写パッド９は、基板１に接触し、その
後、離れるように位置決めされる。パッド９の印刷面１
１は、シリコーンゴムである。このシリコーンゴムの正
確な組成がこの発明にとって重要であるとは知られてい
ない。パッド９の印刷面１１は、まず、転写されるパタ
ーンのレジスト材料１４を有するマスタパターン１３に
接触させられる。
後、離れるように位置決めされる。パッド９の印刷面１
１は、シリコーンゴムである。このシリコーンゴムの正
確な組成がこの発明にとって重要であるとは知られてい
ない。パッド９の印刷面１１は、まず、転写されるパタ
ーンのレジスト材料１４を有するマスタパターン１３に
接触させられる。
【０００９】マスタパターン１３は、従来のレジスト及
び光学技術を用いて、スチールパネルに所望の回路パタ
ーンを０．００３６cmの深さにエッチングすることによ
り形成される。次に、この発明に使用されるレジスト材
料１４がマスタパターン１３に付着され、その余剰分は
鋼製の刃で処理することにより拭い去られる。次に、パ
ッド９の印刷面１１は、直ちにレジスト１４を有するマ
スタパターン１３に対して押圧され、その後離される。
レジスト材料１４は、印刷面１１にマスタパターン１３
のパターンで転写される。
び光学技術を用いて、スチールパネルに所望の回路パタ
ーンを０．００３６cmの深さにエッチングすることによ
り形成される。次に、この発明に使用されるレジスト材
料１４がマスタパターン１３に付着され、その余剰分は
鋼製の刃で処理することにより拭い去られる。次に、パ
ッド９の印刷面１１は、直ちにレジスト１４を有するマ
スタパターン１３に対して押圧され、その後離される。
レジスト材料１４は、印刷面１１にマスタパターン１３
のパターンで転写される。
【００１０】次に、印刷面１１上のレジスト材料１４
は、適度に硬化される。レジスト材料１４は紫外線の下
で硬化するように設計されているので、これは印刷面１
１に適度の紫外線を照射することにより制御される。
は、適度に硬化される。レジスト材料１４は紫外線の下
で硬化するように設計されているので、これは印刷面１
１に適度の紫外線を照射することにより制御される。
【００１１】次に、パッド９を基板１に移動し、印刷面
１１が銅層７に対して一つまたは複数のヴァイアホール
３を覆うように押圧する。レジスト材料１４は、マスタ
パターン１３のパターンに基板１に転写される。レジス
ト１５のそのパターンは、ヴァイアホール３を覆うよう
に設計される。このレジスト１５は、ヴァイアホール３
上に保持されるように十分に硬化される。ここで、覆わ
れていない一つのヴァイアホール５が説明のために示さ
れている。パッド９による一回の転写は、三つのヴァイ
アホール３を覆うこのような方法では、一つ以上のホー
ルを同時に覆うことができる。
１１が銅層７に対して一つまたは複数のヴァイアホール
３を覆うように押圧する。レジスト材料１４は、マスタ
パターン１３のパターンに基板１に転写される。レジス
ト１５のそのパターンは、ヴァイアホール３を覆うよう
に設計される。このレジスト１５は、ヴァイアホール３
上に保持されるように十分に硬化される。ここで、覆わ
れていない一つのヴァイアホール５が説明のために示さ
れている。パッド９による一回の転写は、三つのヴァイ
アホール３を覆うこのような方法では、一つ以上のホー
ルを同時に覆うことができる。
【００１２】回路の基板１へのレジストパターンの形成
の次の工程は従来のものである。レジスト１５のパター
ンは、電気回路を規定する。レジスト１５は、紫外線照
射することにより十分に硬化される。基板１は、その後
エッチング液に浸され、エッチング液の浸透がレジスト
１５により阻止される部分を除いて銅層７がエッチング
除去される。この発明によれば、レジスト１５は、ヴァ
イアホール３及び上述のような他のヴァイアホールを覆
い、銅層７はヴァイアホールの内部からエッチングされ
ることがない。エッチング終了後、レジスト１５用の溶
剤によりレジスト１５が除去される。または、ある用途
では、レジスト１５は永久的パッシベーション被覆とし
て残される。ヴァイアホール３中の銅は残り、別の工程
により付加する必要がない。
の次の工程は従来のものである。レジスト１５のパター
ンは、電気回路を規定する。レジスト１５は、紫外線照
射することにより十分に硬化される。基板１は、その後
エッチング液に浸され、エッチング液の浸透がレジスト
１５により阻止される部分を除いて銅層７がエッチング
除去される。この発明によれば、レジスト１５は、ヴァ
イアホール３及び上述のような他のヴァイアホールを覆
い、銅層７はヴァイアホールの内部からエッチングされ
ることがない。エッチング終了後、レジスト１５用の溶
剤によりレジスト１５が除去される。または、ある用途
では、レジスト１５は永久的パッシベーション被覆とし
て残される。ヴァイアホール３中の銅は残り、別の工程
により付加する必要がない。
【００１３】三次元回路基板を図示するために、基板１
の主要部とは別の面にある部分１７を有する基板１が示
されている。この部分１７は、ディスプレイまたは他の
部品を位置付けるために設けられ、一般的には、基板１
の主要部と同一の厚さであり、構造を支持するための側
壁１９を有する（側壁１９の反対側の部分１７の側壁
（図示せず）は側壁１９と対称である）。
の主要部とは別の面にある部分１７を有する基板１が示
されている。この部分１７は、ディスプレイまたは他の
部品を位置付けるために設けられ、一般的には、基板１
の主要部と同一の厚さであり、構造を支持するための側
壁１９を有する（側壁１９の反対側の部分１７の側壁
（図示せず）は側壁１９と対称である）。
【００１４】パッド転写印刷法の使用は、上述のような
所定のパターンで部分１７及び基板１の残りの部分に同
時にレジストを付着するのに、特に有利である。この部
分１７と基板１の残りの部分との間に途切れなく転写さ
れるレジスト１５のパターンを有する基板１と部分１７
が交わる角度で、パッド９が押圧される。パッド転写印
刷法がこのような目的のために使用される場合、即ち、
ヴァイアホール３や５のようなヴァイアホールを覆うた
めのパッド転写印刷法の使用は、上述のような中間状態
に硬化させることができるレジストを使用すると仮定す
ると、主に上述のような硬化工程を付加するだけでよ
い。
所定のパターンで部分１７及び基板１の残りの部分に同
時にレジストを付着するのに、特に有利である。この部
分１７と基板１の残りの部分との間に途切れなく転写さ
れるレジスト１５のパターンを有する基板１と部分１７
が交わる角度で、パッド９が押圧される。パッド転写印
刷法がこのような目的のために使用される場合、即ち、
ヴァイアホール３や５のようなヴァイアホールを覆うた
めのパッド転写印刷法の使用は、上述のような中間状態
に硬化させることができるレジストを使用すると仮定す
ると、主に上述のような硬化工程を付加するだけでよ
い。
【００１５】一般的には、ヴァイアホールは、ホール３
及び５について示されるように基板１を完全に貫通す
る。また、一般的に、基板１はエッチング液に浸され
る。その後、ホールを覆うレジスト１５は、ホールが基
板１の表面に出る部分の両側に付着されなければならな
い。これは、上述のように一方の側にレジスト１５を付
着して十分に硬化させ、その後、カードを裏返して上述
のように他方の側にレジスト１５を付着して十分に硬化
させることにより容易に行われる。硬化されたレジスト
は、損傷を受けることなくテーブルの表面等の上に置か
れる。両側にレジストを付着して十分に硬化させた後、
銅層７は上述のようにエッチングされる。
及び５について示されるように基板１を完全に貫通す
る。また、一般的に、基板１はエッチング液に浸され
る。その後、ホールを覆うレジスト１５は、ホールが基
板１の表面に出る部分の両側に付着されなければならな
い。これは、上述のように一方の側にレジスト１５を付
着して十分に硬化させ、その後、カードを裏返して上述
のように他方の側にレジスト１５を付着して十分に硬化
させることにより容易に行われる。硬化されたレジスト
は、損傷を受けることなくテーブルの表面等の上に置か
れる。両側にレジストを付着して十分に硬化させた後、
銅層７は上述のようにエッチングされる。
【００１６】適当なレジスト材料は、以下のものであ
る。これは、適度の変更がこの発明にとって重要である
と知られていない公知の組成式である。この実質的な組
成式は、米国特許第４９１１７８６号に開示され、１９
８９年３月３日出願の米国出願番号第３１８５３６号に
記述されている。この式の変更は、この発明には重要で
ないと思われるが、特に使用されるものは、以下に議論
されるように、約２８．５重量％のHeloxy ＷＣ８４０
２、約４２．８重量％のEpiRez５１８３、約２３．８重
量％のＳＵ−８及び約４．９重量％のＵＶＥ１０１４の
樹脂を有する。
る。これは、適度の変更がこの発明にとって重要である
と知られていない公知の組成式である。この実質的な組
成式は、米国特許第４９１１７８６号に開示され、１９
８９年３月３日出願の米国出願番号第３１８５３６号に
記述されている。この式の変更は、この発明には重要で
ないと思われるが、特に使用されるものは、以下に議論
されるように、約２８．５重量％のHeloxy ＷＣ８４０
２、約４２．８重量％のEpiRez５１８３、約２３．８重
量％のＳＵ−８及び約４．９重量％のＵＶＥ１０１４の
樹脂を有する。
【００１７】前述の材料は、エッチング液に対するマス
キング材料及びその後のパッシベーション材料として優
れたものであることが見出され、また、メッキが行われ
るならば、金メッキのようなメッキの前処理及びメッキ
処理の間の保護被覆として用いられる。大ざっぱに言え
ば、好ましい材料は、エピクロロヒドリン及びビスフェ
ノールＡの縮合物であるポリオール樹脂を約１０〜８０
重量％と残部エポキシ化オクタファンクショナルビスフ
ェノールＡホルムアルデヒドノボラック樹脂からなるエ
ポキシ樹脂であり、実質的には、エピクロロヒドリン及
びビスフェノールＡの縮合物である４００００〜１３０
０００の分子量を有するポリオール樹脂を約１０〜８０
重量％、また、耐炎性が要求される場合には、約９０〜
１１０℃の融点及び約６００〜２５００の分子量を有す
るテトラブロモビスフェノールＡのエポキシ化ジグリシ
ジルエーテルを最高で約５０重量％、放射線に露光した
時にエポキシ化樹脂系の重合を開始させることが可能と
なる陽イオン光重合開始剤を約０．１〜１５重量％含有
するエポキシ樹脂である。エピクロロヒドリン及びビス
フェノールＡの縮合物である適当なポリオール樹脂は、
ユニオンカーバイド社により商標Heloxy ＷＣ８４０２
で販売されている樹脂である。適当なエポキシ化オクタ
ファンクショナルビスフェノールＡホルムアルデヒドノ
ボラック樹脂は、ハイテックポリマ社により商標EpiRez
ＳＵ−８で販売されており、適当なテトラブロモビス
フェノールＡのエポキシ化ジグリシジルエーテルは、ハ
イテックポリマ社により商標EpiRez５１８３で販売され
ている。また、適当な光重合開始剤は、ゼネラルエレク
トリック社により商標ＵＶＥ１０１４で販売されている
複合トリアリルスルホニウムヘキサフルオロアンチモン
酸塩である。この材料はまた、必要に応じて、アントラ
センやペリレンまたはそれらの誘導体のような感光剤を
最高で約１０重量％含有してもよい。これらの材料は、
前述の米国出願番号第３１８５３６号に詳細に論じられ
ている。必要ならば、３Ｍ社により販売されているＦＣ
４３０のような界面活性剤を、最高で１重量％、特に上
述の特定の組成式では０．０２５重量％付加することが
できる。また、プリントされた時のレジストの光学的及
び視覚的観察のために、マラカイトグリーン、エチルバ
イオレット及びローダミンＢのような種々の染料を最高
で１重量％使用することができ、上述の特定の組成式で
は０．０７５重量％のエチルバイオレットを使用するこ
とができる。
キング材料及びその後のパッシベーション材料として優
れたものであることが見出され、また、メッキが行われ
るならば、金メッキのようなメッキの前処理及びメッキ
処理の間の保護被覆として用いられる。大ざっぱに言え
ば、好ましい材料は、エピクロロヒドリン及びビスフェ
ノールＡの縮合物であるポリオール樹脂を約１０〜８０
重量％と残部エポキシ化オクタファンクショナルビスフ
ェノールＡホルムアルデヒドノボラック樹脂からなるエ
ポキシ樹脂であり、実質的には、エピクロロヒドリン及
びビスフェノールＡの縮合物である４００００〜１３０
０００の分子量を有するポリオール樹脂を約１０〜８０
重量％、また、耐炎性が要求される場合には、約９０〜
１１０℃の融点及び約６００〜２５００の分子量を有す
るテトラブロモビスフェノールＡのエポキシ化ジグリシ
ジルエーテルを最高で約５０重量％、放射線に露光した
時にエポキシ化樹脂系の重合を開始させることが可能と
なる陽イオン光重合開始剤を約０．１〜１５重量％含有
するエポキシ樹脂である。エピクロロヒドリン及びビス
フェノールＡの縮合物である適当なポリオール樹脂は、
ユニオンカーバイド社により商標Heloxy ＷＣ８４０２
で販売されている樹脂である。適当なエポキシ化オクタ
ファンクショナルビスフェノールＡホルムアルデヒドノ
ボラック樹脂は、ハイテックポリマ社により商標EpiRez
ＳＵ−８で販売されており、適当なテトラブロモビス
フェノールＡのエポキシ化ジグリシジルエーテルは、ハ
イテックポリマ社により商標EpiRez５１８３で販売され
ている。また、適当な光重合開始剤は、ゼネラルエレク
トリック社により商標ＵＶＥ１０１４で販売されている
複合トリアリルスルホニウムヘキサフルオロアンチモン
酸塩である。この材料はまた、必要に応じて、アントラ
センやペリレンまたはそれらの誘導体のような感光剤を
最高で約１０重量％含有してもよい。これらの材料は、
前述の米国出願番号第３１８５３６号に詳細に論じられ
ている。必要ならば、３Ｍ社により販売されているＦＣ
４３０のような界面活性剤を、最高で１重量％、特に上
述の特定の組成式では０．０２５重量％付加することが
できる。また、プリントされた時のレジストの光学的及
び視覚的観察のために、マラカイトグリーン、エチルバ
イオレット及びローダミンＢのような種々の染料を最高
で１重量％使用することができ、上述の特定の組成式で
は０．０７５重量％のエチルバイオレットを使用するこ
とができる。
【００１８】上述の特定の組成式は、以下のような溶剤
をも含む。すなわち、５２重量％のプロピレングリコー
ルメチルエーテル、３重量％のメチルイソブチルケトン
及び２重量％のプロピレン炭酸塩である。これらの溶剤
は、４０重量％の樹脂、重合開始剤、染料及び界面活性
剤と組み合わされる。
をも含む。すなわち、５２重量％のプロピレングリコー
ルメチルエーテル、３重量％のメチルイソブチルケトン
及び２重量％のプロピレン炭酸塩である。これらの溶剤
は、４０重量％の樹脂、重合開始剤、染料及び界面活性
剤と組み合わされる。
【００１９】
【発明の効果】本発明によれば、メタライズされた回路
基板のヴァイアホールは、その内部の金属がエッチング
されないようにレジストパターンによって保護されるの
で、ヴァイアホールを再メタライズするための追加の工
程が不要になる利点が得られるが、本発明では、更に、
レジストパターンは、予めパネル上に所定のパターンに
付着されたレジスト材料を転写印刷面（パッド）に転写
し、次いで回路基板に転写することによって得られ、ヴ
ァイアホールを覆うレジストパターンを回路基板上に形
成するのに露光現像処理が全く不要である。従って、プ
ロセスが非常に簡単で、経済的であり、しかも現像及び
現像後の処理で生じうるレジストのはがれ又はパターン
損傷の問題、あるいは現像による残留レジスト付着の問
題がないから、信頼性が高く、またプロセスの設計及び
実施が容易になるという利点が得られる。
基板のヴァイアホールは、その内部の金属がエッチング
されないようにレジストパターンによって保護されるの
で、ヴァイアホールを再メタライズするための追加の工
程が不要になる利点が得られるが、本発明では、更に、
レジストパターンは、予めパネル上に所定のパターンに
付着されたレジスト材料を転写印刷面（パッド）に転写
し、次いで回路基板に転写することによって得られ、ヴ
ァイアホールを覆うレジストパターンを回路基板上に形
成するのに露光現像処理が全く不要である。従って、プ
ロセスが非常に簡単で、経済的であり、しかも現像及び
現像後の処理で生じうるレジストのはがれ又はパターン
損傷の問題、あるいは現像による残留レジスト付着の問
題がないから、信頼性が高く、またプロセスの設計及び
実施が容易になるという利点が得られる。
【図１】この発明の製造プロセスにおけるプリント回路
カードを示す斜視図である。
カードを示す斜視図である。
１ 基板 ３ ヴァイアホール ９ パッド １１ 印刷面 １３ マスタパターン １４ レジスト材料 １５ レジスト
フロントページの続き (72)発明者 ジェラルド・グラハム・レスリー アメリカ合衆国、ケンタッキー州レキシ ントン、レーマー ドライブ 3169 (56)参考文献 特開 昭53−63573（ＪＰ，Ａ)
Claims (3)
- 【請求項１】パネル上にレジスト材料を所定のパターン
に付着させる工程と、 転写印刷面に上記パネル上の上記レジスト材料を転写す
る工程と、 上記転写印刷面に転写された上記レジスト材料を適度に
部分硬化させる工程と、 少なくとも一つのメタライズされたヴァイアホールを有
するメタライズされた回路基板の上記ヴァイアホールを
覆う位置に上記転写印刷面を接触させて上記転写印刷面
の上記レジスト材料を上記回路基板に転写する工程と、 上記ヴァイアホールを覆う上記回路基板上の上記レジス
ト材料をさらに硬化させる工程と、 上記レジスト材料で上記ヴァイアホールを覆った状態
で、上記さらに硬化されたレジスト材料を有する上記回
路基板をエッチングすることにより回路パターンを形成
する工程とを有する電気回路の製造方法。 - 【請求項２】 上記レジスト材料が、紫外線硬化性レジ
スト材料であり、上記部分硬化させる工程が、紫外線照
射によって行なわれることを特徴とする請求項１記載の
電気回路の製造方法。 - 【請求項３】 上記転写印刷面が弾力性を有する材料か
らなり、上記回路基板が、三次元のメタライズパターン
を有する三次元回路基板であることを特徴とする請求項
１又は２記載の電気回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/586,923 US5066360A (en) | 1990-09-24 | 1990-09-24 | Pad printing of resist over via holes |
| US586923 | 1990-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259280A JPH04259280A (ja) | 1992-09-14 |
| JP2617053B2 true JP2617053B2 (ja) | 1997-06-04 |
Family
ID=24347644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3268663A Expired - Lifetime JP2617053B2 (ja) | 1990-09-24 | 1991-09-20 | 電気回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5066360A (ja) |
| JP (1) | JP2617053B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352634A (en) * | 1992-03-23 | 1994-10-04 | Brody Thomas P | Process for fabricating an active matrix circuit |
| US5380271A (en) * | 1992-09-24 | 1995-01-10 | Alza Corporation | Electrotransport agent delivery device and method |
| GB9312684D0 (en) * | 1993-06-18 | 1993-08-04 | Charles Glassware Ltd | Drinking vessel |
| US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
| US5837609A (en) * | 1997-01-16 | 1998-11-17 | Ford Motor Company | Fully additive method of applying a circuit pattern to a three-dimensional, nonconductive part |
| EP2230890A1 (en) * | 2009-03-20 | 2010-09-22 | Laird Technologies AB | Method for providing a conductive material structure on a carrier |
| CN102892252B (zh) * | 2011-07-19 | 2015-08-05 | 联滔电子有限公司 | 三维电路的制造方法 |
| CN102984887A (zh) * | 2011-09-06 | 2013-03-20 | 柏腾科技股份有限公司 | 三维线路结构及其制造方法 |
| TWI445474B (zh) * | 2011-11-18 | 2014-07-11 | Chuan Ling Hu | Manufacturing method of plastic metallized three - dimensional line |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1196201A (en) * | 1967-09-19 | 1970-06-24 | Tokyo Shibaura Electric Co | A method of Printing Electrical Circuits onto Substrates |
| US4127436A (en) * | 1975-04-17 | 1978-11-28 | E. I. Du Pont De Nemours And Company | Vacuum laminating process |
| JPS5363573A (en) * | 1976-11-19 | 1978-06-07 | Toray Industries | Method of forming resist pattern |
| JPS56129394A (en) * | 1980-03-14 | 1981-10-09 | Dainippon Screen Mfg | Method of producing through hole of printed board |
| DE3145585A1 (de) * | 1981-11-17 | 1983-05-26 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung elektrisch leitfaehiger bereiche |
| JPH01283991A (ja) * | 1988-05-11 | 1989-11-15 | Nippon Mining Co Ltd | プリント配線基板の製造方法 |
| US4964947A (en) * | 1989-01-20 | 1990-10-23 | Casio Computer Co., Ltd. | Method of manufacturing double-sided wiring substrate |
| US4911786A (en) * | 1989-04-26 | 1990-03-27 | International Business Machines Corporation | Method of etching polyimides and resulting passivation structure |
-
1990
- 1990-09-24 US US07/586,923 patent/US5066360A/en not_active Expired - Fee Related
-
1991
- 1991-09-20 JP JP3268663A patent/JP2617053B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04259280A (ja) | 1992-09-14 |
| US5066360A (en) | 1991-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882245A (en) | Photoresist composition and printed circuit boards and packages made therewith | |
| US5422313A (en) | Integrated circuit device and manufacturing method using photoresist lead covering | |
| JP2617053B2 (ja) | 電気回路の製造方法 | |
| JP2001209775A (ja) | 保護層を有するｉｃチップの製造方法 | |
| EP0394638B1 (en) | Method of etching polyimides and resulting passivation structures | |
| JP3750101B2 (ja) | 感光性樹脂組成物及びプリント配線板 | |
| KR100777994B1 (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| CA1289803C (en) | Photoresist composition and printed circuit boards and packages made therewith | |
| US5626774A (en) | Solder mask for manufacture of printed circuit boards | |
| JPS5670655A (en) | Manufacture of electronic circuit mounting device | |
| US6037096A (en) | Film composition and method for a planar surface atop a plated through hole | |
| JPH08186119A (ja) | 配線基板の製造方法 | |
| KR880004351A (ko) | 열저항형성층의 제조방법 | |
| JPH0695462B2 (ja) | 電極上への導電性粒子の配置方法 | |
| USRE32430E (en) | Printed wiring board | |
| JP2004307628A (ja) | 光感応性接着性組成物、光感応性接着性シート及びそれを用いた凹凸のある基板の製造方法 | |
| JP2002271001A (ja) | 回路形成用転写材及び回路基板の製造方法 | |
| JPH0851266A (ja) | 多層印刷回路板及びその製造方法 | |
| JP2660943B2 (ja) | 回路基板の接着方法 | |
| JP2687616B2 (ja) | プリント配線板の製造方法 | |
| JPS61256686A (ja) | 導電性回路基板およびその製造方法 | |
| JP3196364B2 (ja) | 薄膜磁気ヘッド用スライダ及びその製造方法 | |
| JPS63262893A (ja) | ソルダ−レジストパタ−ンの作製方法 | |
| JPS5817696A (ja) | 多層印刷配線板の製造法 | |
| JPS56140342A (en) | Image forming composition and formation of resist image |