JP2616450B2 - Clock supply system - Google Patents

Clock supply system

Info

Publication number
JP2616450B2
JP2616450B2 JP6191381A JP19138194A JP2616450B2 JP 2616450 B2 JP2616450 B2 JP 2616450B2 JP 6191381 A JP6191381 A JP 6191381A JP 19138194 A JP19138194 A JP 19138194A JP 2616450 B2 JP2616450 B2 JP 2616450B2
Authority
JP
Japan
Prior art keywords
clock signal
optical
optical clock
signal
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6191381A
Other languages
Japanese (ja)
Other versions
JPH0856197A (en
Inventor
利成 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6191381A priority Critical patent/JP2616450B2/en
Publication of JPH0856197A publication Critical patent/JPH0856197A/en
Application granted granted Critical
Publication of JP2616450B2 publication Critical patent/JP2616450B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、クロック信号を供給す
るクロック供給システムに係わり、特に予備のクロック
信号を備えたクロック供給システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock supply system for supplying a clock signal, and more particularly to a clock supply system having a spare clock signal.

【0002】[0002]

【従来の技術】[Prior art]

【0003】ある種の通信システムでは、通信の信頼性
を向上させるために、通信装置に何らかの障害が発生し
たとき予備の通信装置に切り換えることが行われてい
る。予備の通信装置に切り換える際に発生する問題の1
つとして、フレーム同期のずれがある。フレーム同期と
は、所定量のデータで構成されたフレーム単位にデータ
を送信したときに、受信側で認識されたフレームの開始
位置が送信側で構成したフレームの開始位置と一致して
いることをいう。フレーム同期のずれを解決する装置の
発明として、予備の送信装置にデータを一時的に記憶す
るバッファメモリを用意し、予備の送信装置のフレーム
同期信号に同期したタイミングでバッファメモリからデ
ータを読み出して送信すことが提案されている。この
装置では、障害の発生した送信装置のフレーム同期信号
と予備の送信装置のフレーム同期信号のタイミングのず
れをバッファメモリによって吸収するようになってい
る。このような送信装置は特開平3−187534号公
報に開示されている。
In some types of communication systems, in order to improve the reliability of communication, when a failure occurs in a communication device, switching to a standby communication device is performed. One of the problems that occurs when switching to a spare communication device
First, there is a shift in frame synchronization. Frame synchronization means that when data is transmitted in a frame unit composed of a predetermined amount of data, the start position of the frame recognized on the receiving side matches the start position of the frame configured on the transmitting side. Say. As an invention of a device for solving the frame synchronization deviation, a buffer memory for temporarily storing data is prepared in a spare transmission device, and data is read from the buffer memory at a timing synchronized with a frame synchronization signal of the spare transmission device. it has been proposed that you send. In this device, the buffer memory absorbs the timing difference between the frame synchronization signal of the transmitting device in which a failure has occurred and the frame synchronization signal of the backup transmitting device. Such a transmitting device is disclosed in Japanese Patent Application Laid-Open No. 3-187534.

【0004】ところで、同期系の通信網では、送信側か
らクロック信号とこれに同期したデータが送出され、受
信側は送られてきたクロック信号を用いてデータを内部
に取り込むようになっている。このため、クロック信号
が断となった場合にはデータの送受信ができなくなり通
信が途絶えてしまう。そこで、クロック信号を監視し、
これが断となったときは、たとえば送信装置全体を切り
換えるのではなく、クロック信号発生部だけを予備のも
のに切り換えることが行われている。
In a synchronous communication network, a clock signal and data synchronized with the clock signal are transmitted from the transmitting side, and the receiving side takes in the data by using the transmitted clock signal. For this reason, if the clock signal is interrupted, data cannot be transmitted / received and communication is interrupted. So, monitor the clock signal,
When this is interrupted, for example, instead of switching the entire transmission device, only the clock signal generator is switched to a spare one.

【0005】図4は従来から使用されているクロック供
給システムの回路構成の概要を表わしたものである。こ
のクロック供給システムは、2つのクロック信号を出力
するクロック信号供給部11と、これら2つのクロック
信号のうちいずれか1つを選択するクロック選択部12
とから構成されている。クロック信号供給部11は第1
のクロック供給部13と第2のクロック供給部14の2
つのクロック供給部を備えている。第1のクロック供給
部13と第2のクロック供給部14はパルス幅、周期お
よび位相が互いに等しい第1のクロック信号15と第2
のクロック信号16をそれぞれ出力するものである。第
1のクロック信号15と第2のクロック信号16はセレ
クタ17に入力されている。セレクタ17にはセレクタ
制御部19から切換制御信号18が入力されている。セ
レクタ17は切換制御信号18に応じて第1のクロック
信号15と第2のクロック信号16のいずれか一方を選
択して出力するようになっている。
FIG. 4 schematically shows a circuit configuration of a conventionally used clock supply system. This clock supply system includes a clock signal supply unit 11 that outputs two clock signals, and a clock selection unit 12 that selects any one of these two clock signals.
It is composed of The clock signal supply unit 11
Clock supply unit 13 and second clock supply unit 14
Clock supply unit. The first clock supply unit 13 and the second clock supply unit 14 are connected to the first clock signal 15 and the second clock signal 15 having the same pulse width, cycle, and phase.
, Respectively. The first clock signal 15 and the second clock signal 16 are input to a selector 17. The selector 17 receives a switching control signal 18 from a selector control unit 19. The selector 17 selects and outputs one of the first clock signal 15 and the second clock signal 16 according to the switching control signal 18.

【0006】セレクタ制御部19は第1のクロック信号
15と第2のクロック信号16の双方を監視しており、
これらの断を検出するようになっている。セレクタ制御
部19は第1のクロック信号15あるいは第2のクロッ
ク信号16のいずれか一方が断となったことを検出した
とき、切換制御信号18を出力して断となっていない方
のクロック信号に切り換えるようになっている。
The selector control unit 19 monitors both the first clock signal 15 and the second clock signal 16,
These disconnections are detected. When the selector control unit 19 detects that either the first clock signal 15 or the second clock signal 16 has been cut off, it outputs the switching control signal 18 and outputs the clock signal of the one which has not been cut off. Is switched to.

【0007】図5は図4に示したクロック供給システム
の各部における信号の波形を表わしたものである。第1
のクロック信号15(同図a)と第2のクロック信号1
6(同図b)は、その周期、パルス幅および位相がそれ
ぞれ互いに一致している。所定の時刻T11までは双方の
信号が正常に出力されており、セレクタ制御部19はこ
の時点まで第1のクロック信号15を選択する切換制御
信号18(同図c)を出力している。この後の時刻T12
に第1のクロック信号15が断となったものとする。セ
レクタ制御部19は時刻T13まで経過した時点で第1の
クロック信号15の断を検出し、時刻T13に第2のクロ
ック信号16が選択されるように切換制御信号18の値
を変更する。こうして、セレクタ17の出力するクロッ
ク信号21(同図d)は時刻T13以後は第2のクロック
信号16を出力するようになっている。
FIG. 5 shows signal waveforms at various parts of the clock supply system shown in FIG. First
Clock signal 15 (a in the figure) and the second clock signal 1
6 (FIG. 6B) has the same period, pulse width and phase. Until a predetermined time T 11 both signals are output normally, the selector control unit 19 outputs a switching control signal 18 for selecting the first clock signal 15 up to this point (FIG c). Time T 12 after this
First, it is assumed that the first clock signal 15 is disconnected. The selector control unit 19 detects the disconnection of the first clock signal 15 at the time of the elapse until the time T 13, the second clock signal 16 changes the value of the switching control signal 18 to be selectively in a time T 13 . Thus, the output clock signal 21 (FIG. D) of the selector 17 is time T 13 later is configured to output a second clock signal 16.

【0008】この例では、クロック信号が断となってか
ら1クロックパルスだけ経過した時点でクロック信号が
切り換えられている。しかし、通常は数クロックにわた
ってクロックパルスが到来しないときに初めてクロック
信号が切り換えられるようになっている。これは、伝送
路における減衰や雑音の影響により、1クロックパルス
だけクロック信号が瞬断する場合があるからである。ク
ロック信号が断となってからこれを検出するまでの時間
は断検出時間と呼ばれている。
In this example, the clock signal is switched when one clock pulse has elapsed since the clock signal was cut off. However, the clock signal is normally switched only when the clock pulse does not arrive for several clocks. This is because the clock signal may be momentarily interrupted by one clock pulse due to the influence of attenuation or noise in the transmission path. The time from when the clock signal is cut off until it is detected is called the cutoff detection time.

【0009】[0009]

【発明が解決しようとする課題】以上説明したように、
従来から使用されているクロック供給システムでは、ク
ロックパルスが1周期以上の期間にわたって到来しない
ことを検出し、これによりクロック信号の断を判定して
いる。したがって、クロック信号が断となったとき、こ
れを検出して他方のクロック信号に切り換えるまでには
最低でもクロック信号の1周期分の時間がかかる。この
ため、図5に示したようにクロック信号が断となってか
ら(時刻T12)切り換えが行われるまで(時刻T13)の
間にクロックパルスが欠落してしまい、通信が瞬断して
しまうという問題があった。
As described above,
A conventionally used clock supply system detects that a clock pulse does not arrive for a period of one cycle or more, and thereby determines that the clock signal has been cut off. Therefore, when a clock signal is interrupted, it takes at least one cycle of the clock signal to detect this and switch to the other clock signal. Therefore, as shown in FIG. 5, the clock pulse is lost between the time when the clock signal is cut off (time T 12 ) and the time when the switching is performed (time T 13 ), and the communication is momentarily interrupted. There was a problem that it would.

【0010】また断検出時間を数クロック分に設定して
いるような場合には、クロックパルスはその個数分欠落
してしまい、データを送受信できない時間が一層長くな
ってしまうという問題があった。さらにクロック信号を
切り換えるためにはクロック信号の断を検出するセレク
タ制御部や、実際にクロック信号を切り換えるセレクタ
が必要となるので、回路構成が複雑化しコストアップの
要因になっていた。
When the disconnection detection time is set to several clocks, clock pulses are lost by the number of clocks, and there is a problem that the time during which data cannot be transmitted or received is further lengthened. Further, in order to switch the clock signal, a selector control unit for detecting the disconnection of the clock signal and a selector for actually switching the clock signal are required, so that the circuit configuration is complicated and the cost is increased.

【0011】そこで本発明の第1の目的は、クロック信
号が断となっても予備のクロック信号によって瞬断なく
クロック信号を供給することができるクロック供給シス
テムを提供することにある。
Therefore, a first object of the present invention is to provide a clock supply system capable of supplying a clock signal without an instantaneous interruption by a spare clock signal even if the clock signal is interrupted.

【0012】本発明の第2の目的は、予備のクロック信
号を備えたクロック供給システムの構成を簡略化するこ
とにある。
A second object of the present invention is to simplify the configuration of a clock supply system having a spare clock signal.

【0013】[0013]

【課題を解決するための手段】請求項1記載の発明で
は、(イ)方形波パルスの繰り返し周期が互いに等しい
複数の光クロック信号であってこれらの信号レベルを加
算した信号のパルス波形の周期が加算前と等しく、かつ
加算前のそれぞれの方形波パルスに互いに重複する部分
存在するようにパルス幅および位相をそれぞれ設定さ
れた複数の光クロック信号を出力する光クロック信号出
力手段と、(ロ)この光クロック信号出力手段の出力す
るこれら複数の光クロック信号を入力しこれらが時間的
に重複する箇所でそれぞれの信号レベルを加算してなる
加算クロック信号を出力する光クロック信号加算手段
と、(ハ)この光クロック信号加算手段の加算後の加算
クロック信号を所定の閾値で2値化して加算前の周期の
クロック信号を生成するクロック信号生成手段とをクロ
ック供給システムに具備させる。
According to the first aspect of the present invention, there are provided: (a) a plurality of optical clock signals having a repetition period of a square wave pulse equal to each other, and adding these signal levels;
The period of the pulse waveform of the calculated signal is equal to that before the addition , and
(B) optical clock signal output means for outputting a plurality of optical clock signals each having a pulse width and a phase set so that each square wave pulse before addition has an overlapping portion with each other; Output of means
These multiple optical clock signals are input and
The signal level is added at the point where
Optical clock signal adding means for outputting an added clock signal
And (c) addition after addition of the optical clock signal adding means.
A clock signal generating means for generating a <br/> clock signal cycle before the addition by binarizing the clock signal with a predetermined threshold Ru is included in a clock supply system.

【0014】すなわち請求項1記載の発明では、方形波
パルスの繰り返し周期が互いに等しい複数の光クロック
信号を光クロック信号出力手段によって出力させてい
る。また、これら複数の光クロック信号は、これらの信
号レベルを加算したときに、加算後の周期が加算前の各
光クロック信号の周期と等しく、かつ加算前のそれぞれ
方形波パルスに互いに重複する部分が存在するように
パルス幅および位相が設定されている。これらの光クロ
ック信号は光クロック信号加算手段によって加算されて
1つの加算光クロック信号になる。クロック信号生成手
段は加算光クロック信号に同期したクロック信号を生成
するので、その周期は加算する前のそれぞれの光クロッ
ク信号の周期と等しくなる。加算する前の光クロック信
号のいずれかが断となっても加算光クロック信号には他
の光クロック信号の信号レベルが残っているので、クロ
ック生成手段は継続してクロック信号を生成することが
できる。また、方形波パルスの互いに重複する部分が存
在するように設定されているので、いずれの光クロック
信号が断となっても加算光クロック信号の周期は変化し
ない。
That is, according to the first aspect of the present invention, a plurality of optical clock signals having the same repetition period of the square wave pulse are output by the optical clock signal output means . Further, the plurality of optical clock signals, these signals
When the signal levels are added , the period after the addition is equal to the period of each optical clock signal before the addition , and
So that there are overlapping parts of the square wave pulse
The pulse width and phase are set . These optical clock signal is being added by the optical clock signal adding means into one addition optical clock signal. Since the clock signal generation means generates a clock signal synchronized with the added optical clock signal, its cycle is equal to the cycle of each optical clock signal before addition . Even if one of the optical clock signals before the addition is interrupted, the signal level of the other optical clock signal remains in the added optical clock signal, so that the clock generation means can continuously generate the clock signal. it can. Further, since the rectangular wave pulses are set so as to have overlapping portions, the period of the added optical clock signal does not change even if any of the optical clock signals is interrupted.

【0015】請求項2記載の発明では、(イ)方形波パ
ルスの繰り返し周期が互いに等しい複数の光クロック信
号であってこれらの信号レベルを加算した信号のパルス
波形の周期が加算前と等しく、かつ加算前のそれぞれの
方形波パルスに互いに重複する部分が存在するように
ルス幅および位相をそれぞれ設定された複数の光クロッ
ク信号を出力する光クロック信号出力装置と、(ロ)
れら複数の光クロック信号を信号別に分けて伝送する複
数の光ファイバと、(ハ)これらの光ファイバによって
伝送された複数の光クロック信号を入力しこれらが時間
的に重複する箇所でそれぞれの信号レベルを加算してな
る加算クロック信号を出力する光クロック信号加算手段
と、(ニ)この光クロック信号加算手段の加算後の加算
クロック信号を所定の閾値で2値化して加算前の周期の
クロック信号を生成するクロック信号生成手段とを有す
るクロック信号生成装置とをクロック供給システムに具
備させる。
[0015] In the present invention of claim 2 wherein, in (i) square-wave pulse repetition period signal obtained by adding these signal levels and a plurality of optical clock signal equal pulse
A plurality of optical clock to the period of the waveform is set equal to the previous sum, and before addition of the respective <br/> the path <br/> pulse width and phase so that portions overlapping each other in the square-wave pulse at each occurrence An optical clock signal output device for outputting a signal; (b) a plurality of optical fibers for transmitting the plurality of optical clock signals separately for each signal ; and (c) a plurality of optical clock signals transmitted by these optical fibers. Enter these time
Do not add each signal level at places where
Optical clock signal adding means for outputting an added clock signal
And (d) addition after the addition by the optical clock signal adding means.
A clock signal generator and a clock signal generating means for binarizing the clock signal with a predetermined threshold value to generate a <br/> clock signal cycle before the addition Ru is included in a clock supply system.

【0016】すなわち請求項2記載の発明では、複数の
光クロック信号それぞれこれらの信号別に分けて用意
された光ファイバによって個別に伝送された後、クロッ
ク信号生成装置側でそれらの信号レベルが加算される。
したがって、いずれかの光ファイバに何らかの障害が発
生しても、残りの光ファイバによって伝送された光クロ
ック信号を基にしてクロック信号を生成することができ
る。
That is, according to the present invention, a plurality of optical clock signals are prepared separately for each of these signals.
After being individually transmitted by the optical fibers, the signal levels are added on the clock signal generator side .
Therefore, even if any failure occurs in any of the optical fibers, a clock signal can be generated based on the optical clock signal transmitted by the remaining optical fibers.

【0017】さらに請求項3記載の発明では、(イ)
形波パルスの繰り返し周期が互いに等しい複数の光クロ
ック信号であってこれらの信号レベルを加算した信号の
パルス波形の周期が加算前と等しく、かつ加算前のそれ
ぞれの方形波パルスに互いに重複する部分が存在するよ
うにパルス幅および位相をそれぞれ設定された複数の光
クロック信号を出力する光クロック信号出力手段と、
の光クロック信号出力手段の出力する複数の光クロック
信号を入力しこれらを加算した加算光クロック信号を出
力する光クロック信号加算手段とを有する加算光クロッ
ク信号出力装置と、(ロ)この加算光クロック信号出力
装置が出力する加算光クロック信号を伝送する光ファイ
バと、(ハ)この光ファイバによって伝送された加算
クロック信号を所定の閾値で2値化して加算前の周期の
クロック信号を生成するクロック信号生成装置とをクロ
ック供給システムに具備させる。
Further, according to a third aspect of the present invention, there is provided: (a) a plurality of optical clock signals having a repetition period of a square wave pulse equal to each other , and
Equal the period of the pulse waveform as the previous addition and before the addition it
There are parts that overlap each other in the respective square wave pulse
An optical clock signal output means for outputting a plurality of optical clock signals urchin pulse widths and phases are set respectively, this
A plurality of optical clocks output by the optical clock signal output means
Signal and output the added optical clock signal
And adding optical clock signal output device and an optical clock signal adding means for force, an optical fiber for transmitting the (b) adding optical clock signal output from the adder optical clock signal output device, transmission by (c) the optical fiber Ru is and a clock signal generator for generating a <br/> clock signal cycle before adding the addition optical clock signal is binarized at a predetermined threshold which is a clock supply system.

【0018】すなわち請求項3記載の発明では、光クロ
ック信号出力手段の出力する複数の光クロック信号を入
力しこれらを加算した加算光クロック信号を光ファイバ
によって伝送し、これをクロック生成手段に入力してい
る。このように複数の光クロック信号を加算した加算
クロック信号を伝送することで、1本の光ファイバによ
って複数の光クロック信号を伝送することができる。
[0018] That is, in the invention of claim 3, wherein the optical black
Input a plurality of optical clock signals output from the clock signal output means.
An added optical clock signal obtained by adding these signals is transmitted through an optical fiber and input to a clock generating means. By transmitting an added optical clock signal obtained by adding a plurality of optical clock signals in this manner, a plurality of optical clock signals can be transmitted by one optical fiber.

【0019】また請求項4記載の発明では、複数の光ク
ロック信号の位相互いに異なっている。たとえば、ク
ロック生成手段が加算光クロック信号の立ち上がりに同
期してクロック信号を生成している場合は、位相の最も
進んだ光クロック信号に同期したクロック信号となる。
したがって、多数の光クロック信号を加算しても、生成
するクロック信号のジッタは位相の最も進んだ1つの光
クロック信号の位相変動の影響しか受けない。
[0019] In the invention of claim 4, wherein the phase of a plurality of optical clock signal are different from each other. For example, when the clock generation means generates a clock signal in synchronization with the rising edge of the added optical clock signal, the clock signal becomes a clock signal synchronized with the optical clock signal having the most advanced phase.
Therefore, even if a large number of optical clock signals are added, the jitter of the generated clock signal is affected only by the phase fluctuation of one optical clock signal having the most advanced phase.

【0020】さらに請求項5記載の発明では、最もパル
ス幅の長い光クロック信号の方形波パルスに残りの光ク
ロック信号の方形波パルスが内包されるようにパルス幅
および位相が設定されている。したがって、加算光クロ
ック信号のパルス幅は加算前の光クロック信号のうち最
も長いパルス幅と等しくなる。これにより、加算後にお
いてもパルスとパルスの間隔が短くなってしまうことが
ない。
Furthermore the invention of claim 5, most pulse width long optical clock signal having a pulse width as a square wave pulse of the remaining optical clock signal is contained in a square wave pulse
And the phase are set. Thus, the pulse width of the addition optical clock signal is equal to the longest pulse width of the optical clock signal before summing. As a result, the interval between the pulses does not become short even after the addition .

【0021】[0021]

【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.

【0022】図1は本発明の一実施例におけるクロック
供給システムの構成の概要を表わしたものである。この
クロック供給システムは、クロック信号を供給する合成
クロック供給部31と、合成された光クロック信号を伝
送する光ファイバ32と、クロック信号を使用する伝送
装置33とから構成されている。合成クロック供給部3
1は、第1の光クロック信号供給部34と、第2の光ク
ロック信号供給部35の2つの光クロック信号供給部を
備えている。第1の光クロック信号供給部34の出力す
る第1の光クロック信号36と第2の光クロック信号供
給部35の出力する第2の光クロック信号37は共に光
合成器38に入力されている。
FIG. 1 shows an outline of the configuration of a clock supply system according to an embodiment of the present invention. This clock supply system includes a combined clock supply unit 31 that supplies a clock signal, an optical fiber 32 that transmits the combined optical clock signal, and a transmission device 33 that uses the clock signal. Synthetic clock supply unit 3
1 includes two optical clock signal supply units, a first optical clock signal supply unit 34 and a second optical clock signal supply unit 35. The first optical clock signal 36 output from the first optical clock signal supply unit 34 and the second optical clock signal 37 output from the second optical clock signal supply unit 35 are both input to the optical combiner 38.

【0023】光合成器38は第1および第2の光クロッ
ク信号36、37を合成して1つの光信号を出力するよ
うになっている。ここでいう合成とは、入力される光ク
ロック信号の信号レベルを加算して(重ね合わせて)
つの光クロック信号にすることをいう。本実施例ではこ
の加算を合成という用語で表現することにする。光合成
器は、合成する光の波長が等しいときは方向性光結合器
を使用することができる。また波長が異なる場合は合波
器を使用することができる。光合成器38から出力され
る光信号を合成光クロック信号39と呼ぶことにする。
The optical combiner 38 combines the first and second optical clock signals 36 and 37 and outputs one optical signal. The term "combination" used here means to add (overlap) the signal levels of the input optical clock signals.
It means to make two optical clock signals. In this embodiment,
Will be expressed by the term synthesis. As the light combiner, a directional optical coupler can be used when the wavelengths of the lights to be combined are equal. If the wavelengths are different, a multiplexer can be used. The optical signal output from the optical combiner 38 is referred to as a combined optical clock signal 39.

【0024】伝送装置33のクロック信号生成部41に
は、光ファイバ32を介して合成光クロック信号39が
入力されている。クロック信号生成部41は、合成光ク
ロック信号39を基に、電気信号としてクロック信号4
2を生成するものである。クロック信号生成部41の出
力するクロック信号42は、たとえばデータの送信タイ
ミングの基準となるクロック信号として使用するために
伝送装置33の内部に導かれている。
The combined optical clock signal 39 is input to the clock signal generator 41 of the transmission device 33 via the optical fiber 32. The clock signal generator 41 outputs the clock signal 4 as an electric signal based on the synthesized optical clock signal 39.
2 is generated. The clock signal 42 output from the clock signal generation unit 41 is guided to the inside of the transmission device 33 for use as, for example, a clock signal serving as a reference for data transmission timing.

【0025】図2は図1に示したクロック供給システム
における各部の信号の波形を表わしたものである。第1
の光クロック信号36(同図a)は、デューティ比が5
0パーセントの光クロック信号である。第2の光クロッ
ク信号37(同図b)は、第1の光クロック信号36に
対してその位相が60度ずれている。また、第2の光ク
ロック信号37のパルス幅は第1のクロック信号36の
パルス幅の3分の1に設定してある。これらの光クロッ
ク信号を合成した合成光クロック信号39(同図c)
は、第1の光クロック信号36と第2の光クロック信号
37のパルスが重複する部分51の光強度が強くなって
いる。
FIG. 2 shows waveforms of signals of various parts in the clock supply system shown in FIG. First
The optical clock signal 36 of FIG.
0% optical clock signal. The phase of the second optical clock signal 37 (b in the figure) is shifted from the first optical clock signal 36 by 60 degrees. Further, the pulse width of the second optical clock signal 37 is set to one third of the pulse width of the first clock signal 36. A combined optical clock signal 39 obtained by combining these optical clock signals (FIG. 3c)
The light intensity of the portion 51 where the pulse of the first optical clock signal 36 and the pulse of the second optical clock signal 37 overlap is high.

【0026】第1の光クロック信号36と第2の光クロ
ック信号37のパルス幅および位相は光合成器38によ
って合成されたときに以下の条件を満足するように設定
してある。すなわち、合成したときに2つ光クロック
信号の各周期のパルスが独立したパルスにならず、合成
後においてもその周期が合成前と等しいこと、合成し
たときに各光クロック信号のパルスが重複する部分がで
きること、である。特にの条件は3つ以上の光クロッ
ク信号を合成したときに重要となる。たとえば、3つの
光クロック信号を合成するときに、第1と第3の光クロ
ック信号のパルスは第2の光クロック信号のパルスと重
複する部分が存在し、第1と第3の光クロック信号のパ
ルスは重複していないものとする。この場合には第2の
光クロック信号が断となると、第1と第3の光クロック
信号のパルスは重複していないので合成光クロック信号
の周波数が倍になってしまう。第1〜第3の光クロック
信号のパルスが互いに重複するように設定すれば、この
ような事は起こらない。
The pulse width and phase of the first optical clock signal 36 and the second optical clock signal 37 are set so as to satisfy the following conditions when they are combined by the optical combiner 38. That is, the pulses of each cycle of the two optical clock signals do not become independent pulses when they are combined, and the cycles are the same as before the combination even after the combination, and the pulses of each optical clock signal overlap when they are combined. That part can be. In particular, the conditions become important when three or more optical clock signals are combined. For example, when combining three optical clock signals, there are portions where the pulses of the first and third optical clock signals overlap the pulses of the second optical clock signal, and the first and third optical clock signals are combined. Are not overlapped. In this case, if the second optical clock signal is interrupted, the frequency of the combined optical clock signal is doubled because the pulses of the first and third optical clock signals do not overlap. This does not occur if the pulses of the first to third optical clock signals are set to overlap each other.

【0027】クロック信号生成部41は、合成光クロッ
ク信号39の光の強度を電気信号に変換し、変換された
電気信号の電圧が設定された閾値以上になってい期間
だけ電気信号を出力するようになっている。たとえば、
合成光クロック信号39をPINフォトダイオードで受
光し、電気信号に変換する。そして、その出力をオペ・
アンプを用いて電流電圧変換する。変換された電圧信号
をコンパレータによって所定の基準電圧と比較し、コン
パレータの出力する電圧信号をクロック信号として出力
するようにする。このようにしてクロック信号生成部4
1を構成することができる。本実施例では図2に示した
点線52で示したレベルよりも、合成光クロック信号の
光の強度が強くなったとき、コンパレータが“オン”す
るようにその基準電圧が設定されている。
The clock signal generator 41, the intensity of light of the combined light clock signal 39 into an electric signal, and outputs an electrical signal by the period voltage that has become greater than or equal to the set threshold value of the converted electric signal It has become. For example,
The composite optical clock signal 39 is received by the PIN photodiode and converted into an electric signal. And the output is
Current-voltage conversion is performed using an amplifier. The converted voltage signal is compared with a predetermined reference voltage by a comparator, and the voltage signal output from the comparator is output as a clock signal. Thus, the clock signal generator 4
1 can be configured. In this embodiment, the reference voltage is set so that the comparator is turned "ON" when the light intensity of the combined optical clock signal becomes higher than the level indicated by the dotted line 52 shown in FIG.

【0028】図2において第1の光クロック信号36と
第2の光クロック信号37の双方が正常に出力されてい
るとき、すなわち時刻T21まではこれらの光を重ね合わ
せた合成光クロック信号39が光合成器38から出力さ
れている。そしてクロック生成部41からはT22からT
23の間に相当するパルス幅のクロック信号42(同図
d)が出力されている。いま、時刻T24に第1の光クロ
ック信号36が断となったものとする。このとき合成光
クロック信号39は第2の光クロック信号37の成分だ
けになる。これに対応してクロック信号生成部41が出
力するクロック信号42も第2の光クロック信号37と
同じ波形になる。
[0028] When both of the 2 and the first optical clock signal 36 the second optical clock signal 37 is output normally, that is, until the time T 21 combined optical clock signal by superimposing these lights 39 Are output from the photosynthesizer 38. T and from T 22 from clock generator 41
A clock signal 42 having a pulse width corresponding to 23 is output. Now, a first optical clock signal 36 is assumed to have a cross-sectional time T 24. At this time, the combined optical clock signal 39 is only the component of the second optical clock signal 37. Correspondingly, the clock signal 42 output from the clock signal generator 41 also has the same waveform as the second optical clock signal 37.

【0029】このように、いずれか一方の光クロック信
号が断となっても、合成光クロック信号39には、他方
の光クロック信号の成分が残っているので、これを基に
クロック信号生成部41はクロック信号42を継続的に
出力することができる。また、クロック信号の切り換え
を行わないので、クロック供給システムの構成を簡略化
することができる。さらに、クロック信号を切り換える
にあたって断検出時間を設定する必要もない。すなわ
ち、従来のようにクロック信号を切り換える方式では、
クロック信号が瞬断する場合を考慮して断検出時間を設
定する必要があるが、本実施例の装置ではクロック信号
を切り換えないので、瞬断であるかどうかを判定する必
要がない。また、2つの光クロック信号が合成されてい
るので、仮に一方の光クロック信号が瞬断したとして
も、他方の光クロック信号によってクロック信号を生成
することができ、クロック信号が瞬断することはほとん
どない。また、光合成器38によって合成された後の合
成光クロック信号39を多数に分岐して使用すれば、送
受信装置はクロック信号生成部41だけを個々に備えれ
ば良くなり、システムの構成を簡略化することができ
る。
As described above, even if one of the optical clock signals is interrupted, the component of the other optical clock signal remains in the composite optical clock signal 39. 41 can output the clock signal 42 continuously. Further, since the switching of the clock signal is not performed, the configuration of the clock supply system can be simplified. Further, it is not necessary to set the disconnection detection time when switching the clock signal. That is, in the conventional method of switching the clock signal,
Although it is necessary to set the disconnection detection time in consideration of the instantaneous interruption of the clock signal, the apparatus according to the present embodiment does not switch the clock signal, so that it is not necessary to determine whether the instantaneous interruption occurs. Also, since two optical clock signals are combined, even if one optical clock signal is momentarily interrupted, a clock signal can be generated by the other optical clock signal, and the clock signal is not instantaneously interrupted. rare. Also, if the combined optical clock signal 39 after being combined by the optical combiner 38 is branched into a large number and used, the transmission / reception device only needs to individually include the clock signal generation unit 41, which simplifies the system configuration. can do.

【0030】ところで、本実施例のクロック供給システ
ムでは、図2に示したように第1および第2の光クロッ
ク信号36、37が合成された状態から、第1の光クロ
ック信号36が断となったときは、生成されるクロック
信号の位相はそれまでに比べて60度ずれてしまう。す
なわち第1の光クロック信号36が断とならなければ時
刻T24にクロック信号生成部41からパルスが出力され
るはずが、断となったために時刻T25に出力されてい
る。しかしながらこの位相のずれは種々の方法によって
吸収することができる。たとえば、クロック信号生成部
41の出力するクロック信号42をPLL(Phase
Locked Loop)回路の位相比較の対象とな
る基準信号として入力する。PLL回路は入力される基
準信号の位相が変化すると、これに追従するように出力
する信号の位相を変化させる。この位相の追従が緩やか
に行われるようにPLL回路を設定すれば、第1の光ク
ロック信号37が断となったときでも、PLL回路の出
力するクロック信号の位相は急激に60度ずれることは
なく緩やかに変化する。このようにすれば、データを送
受信するタイミングの基準となるクロック信号として十
分に使用することができる。
By the way, in the clock supply system of this embodiment, the first optical clock signal 36 is disconnected from the state where the first and second optical clock signals 36 and 37 are combined as shown in FIG. When this happens, the phase of the generated clock signal is shifted by 60 degrees as compared with the case up to that time. That is, if the first optical clock signal 36 is not interrupted, a pulse should be output from the clock signal generation unit 41 at time T 24 , but is output at time T 25 because it has been interrupted. However, this phase shift can be absorbed by various methods. For example, the clock signal 42 output from the clock signal generation unit 41 is converted to a PLL (Phase
Locked Loop) is input as a reference signal to be subjected to phase comparison. When the phase of the input reference signal changes, the PLL circuit changes the phase of the output signal so as to follow the change. If the PLL circuit is set so that this phase tracking is performed gently, the phase of the clock signal output from the PLL circuit can be rapidly shifted by 60 degrees even when the first optical clock signal 37 is cut off. It changes slowly without. In this way, it can be sufficiently used as a clock signal that is a reference for the timing of transmitting and receiving data.

【0031】また、第1の光クロック信号36と第2の
光クロック信号37の位相を60度ずらすことによっ
て、クロック信号生成部41の出力するクロック信号4
2に生じるジッタを軽減させている。クロック信号生成
部41は合成光クロック信号39の立ち上がり部分に同
期してクロック信号を生成している。したがって、第1
の光クロック信号36と第2の光クロック信号37の位
相をずらしておけば、生成されるクロック信号42のジ
ッタは位相の進んている第1の光クロック信号36の位
相変動の影響しか受けない。
By shifting the phase of the first optical clock signal 36 and the phase of the second optical clock signal 37 by 60 degrees, the clock signal 4
2 is reduced. The clock signal generator 41 generates a clock signal in synchronization with the rising edge of the combined optical clock signal 39. Therefore, the first
If the phases of the optical clock signal 36 and the second optical clock signal 37 are shifted from each other, the jitter of the generated clock signal 42 is affected only by the phase fluctuation of the first optical clock signal 36 whose phase is advanced. .

【0032】さらに第2の光クロック信号37のパルス
は第1の光クロック信号36のパルスに内包されるよう
になっている。これにより、これらの光クロック信号を
合成した合成光クロック信号39のデュティー比は第1
の光クロック信号36のそれと同じ50パーセントにす
ることができる。このため、伝送中に合成光クロックの
波形になまりが生じても、クロックパルスの欠落が生じ
にくく、高い周波数のクロック信号を使用することがで
きる。
Further, the pulse of the second optical clock signal 37 is included in the pulse of the first optical clock signal 36. As a result, the duty ratio of the synthesized optical clock signal 39 obtained by synthesizing these optical clock signals is the first.
50% which is the same as that of the optical clock signal 36 of FIG. For this reason, even if the waveform of the combined optical clock is rounded during transmission, the drop of the clock pulse is unlikely to occur, and a high-frequency clock signal can be used.

【0033】変形例 Modification

【0034】図1に示した実施例では、光合成器38が
合成クロック供給部31側に含まれているが、光合成器
38を伝送装置33側に含めることもできる。
In the embodiment shown in FIG. 1, the light combiner 38 is included in the combined clock supply unit 31 side, but the light combiner 38 may be included in the transmission device 33 side.

【0035】図3は本発明の変形例としてこのようなク
ロック供給システムの構成の概略を表わしたものであ
る。図1と同一の部分には同一の符号を付してその説明
を適宜省略する。このクロック供給システムは、クロッ
ク信号生成部61と、第1および第2の光ファイバ6
2、63と、伝送装置33とから構成されている。伝送
装置33は光合成器38とクロック信号生成部41を備
えている。このように構成することによって一方の光フ
ァイバに何らかの障害が発生しても、クロック信号生成
部41は他方の光クロック信号の成分を使用してクロッ
ク信号42を生成することができる。
FIG. 3 schematically shows the configuration of such a clock supply system as a modification of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be appropriately omitted. This clock supply system includes a clock signal generation unit 61 and first and second optical fibers 6.
2 and 63 and a transmission device 33. The transmission device 33 includes a light combiner 38 and a clock signal generator 41. With this configuration, even if any failure occurs in one optical fiber, the clock signal generation unit 41 can generate the clock signal 42 using the component of the other optical clock signal.

【0036】以上説明した実施例および変形例では、第
1の光クロック信号と第2の光クロック信号の位相差を
60度に設定しているが、位相差はこれに限るものでは
ない。この位相差をできるだけ少なくすれば、一方の光
クロック信号が断となったときでも、クロック信号生成
部が出力するクロック信号の位相変動を小さくすること
ができる。また、実施例および変形例では2つの光クロ
ック信号を合成して合成光クロック信号を生成したが、
3以上の光クロック信号であってもよいことは言うまで
もない。
In the embodiments and the modified examples described above, the phase difference between the first optical clock signal and the second optical clock signal is set to 60 degrees, but the phase difference is not limited to this. If the phase difference is reduced as much as possible, the phase fluctuation of the clock signal output by the clock signal generation unit can be reduced even when one of the optical clock signals is interrupted. In the embodiment and the modified example, two optical clock signals are combined to generate a combined optical clock signal.
It goes without saying that three or more optical clock signals may be used.

【0037】[0037]

【発明の効果】このように請求項1記載の発明によれ
ば、複数の光クロック信号の信号レベルを光クロック信
号加算手段によって加算して1つの加算光クロック信号
を作成し、加算後の加算クロック信号を所定の閾値で2
値化して加算前の周期のクロック信号を生成するように
しているので、これらの幾つかの光クロック信号が断と
なっても、残った光クロック信号による加算クロック信
号を所定の閾値で2値化することでクロック信号を生成
することができる。これにより、光クロック信号が断と
なったときでも、クロック信号を途切れることなく供給
することができ、通信の信頼性を向上させることができ
る。さらに、光クロック信号の加算を行っているので、
光クロック信号の切り換え必要がなく、クロック供給
システムの構成を簡略化することができるとともに、装
置自体の故障が減り信頼性が向上する。また、光信号を
用いているので、ノイズの影響を受けることがほとんど
ない。
As described above, according to the first aspect of the present invention, the signal levels of a plurality of optical clock signals are changed.
Signal added by the signal adding means to add one added optical clock signal
Is generated, and the added clock signal after the addition is set to 2 by a predetermined threshold value.
Generates a clock signal with a period before addition
Some of these optical clock signals
Even after the addition, the added clock signal by the remaining optical clock signal
The clock signal can be generated by binarizing the signal with a predetermined threshold . This allows the clock signal to be supplied without interruption even when the optical clock signal is interrupted.
And reliability of communication can be improved. Furthermore, since the addition of the optical clock signal is performed,
Optical clock signal necessary for switching is rather name, it is possible to simplify the configuration of the clock supply system, failure of the device itself reduces the reliability is improved. Further, since an optical signal is used, there is almost no influence of noise.

【0038】また請求項2記載の発明によれば、複数の
光クロック信号の信号レベルを光クロック信号加算手段
によって加算して1つの加算光クロック信号を作成し、
加算後の加算クロック信号を所定の閾値で2値化して加
算前の周期のクロック信号を生成するようにしているの
で、これらの幾つかの光クロック信号が断となっても、
残った光クロック信号による加算クロック信号を所定の
閾値で2値化することでクロック信号を生成することが
できる。これにより、光クロック信号が断となったとき
でも、クロック信号を途切れることなく供給することが
でき、通信の信頼性を向上させることができる。また、
加算前のそれぞれの光クロック信号は個別に用意された
光ファイバを用いて伝送しているので、いずれかの光フ
ァイバに障害が発生しても、クロック生成装置は残りの
光クロック信号の成分(加算後の信号成分)を用いて
値化処理によりクロック信号を生成することができる。
これにより、通信の信頼性を一層向上させることができ
る。
According to the second aspect of the present invention, a plurality of
Optical clock signal adding means for adjusting the signal level of the optical clock signal
To create one added optical clock signal,
The added clock signal after the addition is binarized with a predetermined threshold and added.
It generates a clock signal with a period before calculation
So, even if some of these optical clock signals are interrupted,
The added clock signal by the remaining optical clock signal is
A clock signal can be generated by binarizing with a threshold . Thus, even when the optical clock signal is the cross-sectional, be fed without interruption clock signal
It is possible to improve communication reliability. Also,
Each optical clock signal before addition was prepared individually
Since the transmitted using an optical fiber, even if one of the optical fibers fails, the clock generation apparatus using the components of the remaining <br/> optical clock signal (signal component after addition) 2
A clock signal can be generated by the value processing .
Thereby, the reliability of communication can be further improved.

【0039】さらに請求項3記載の発明によれば、複数
の光クロック信号の信号レベルを光クロック信号加算手
段によって加算して1つの加算光クロック信号を作成
し、加算後の加算クロック信号を所定の閾値で2値化し
て加算前の周期のクロック信号を生成するようにしてい
るので、これらの幾つかの光クロック信号が断となって
も、残った光クロック信号による加算クロック信号を所
定の閾値で2値化することでクロック信号を生成するこ
とができる。これにより、光クロック信号が断となった
ときでも、クロック信号を途切れることなく供給するこ
とができ、通信の信頼性を向上させることができる。ま
た、光クロック信号出力装置とクロック信号生成装置の
間は1本の光ファイバによって接続されているので、伝
送路を簡略化することができる。更に、1つの光ファイ
バに複数の光クロック信号の信号レベルが加算されて
るので、これら加算された光信号の分岐が容易であり、
多数のクロック信号生成装置に光クロック信号を簡単に
供給することができ、システムのコストを低減すること
ができる。
Further, according to the third aspect of the present invention, a plurality of
The signal level of the optical clock signal
Addition by stages to create one added optical clock signal
Then, the added clock signal after addition is binarized by a predetermined threshold value.
To generate a clock signal of the cycle before addition
So, some of these optical clock signals are interrupted
The additional clock signal from the remaining optical clock signal.
A clock signal can be generated by binarizing with a fixed threshold value . Thus, even when the optical clock signal is the cross-sectional, supply child without interruption clock signal
And the reliability of communication can be improved. Further, since the optical clock signal output device and the clock signal generation device are connected by one optical fiber, the transmission path can be simplified. Further, since signal levels of a plurality of optical clock signals are added to one optical fiber, branching of the added optical signals is easy,
An optical clock signal can be easily supplied to a large number of clock signal generation devices, and the cost of the system can be reduced.

【0040】また請求項4記載の発明によれば、信号レ
ベルの加算の対象となる複数の光クロック信号の位相は
互いに異なっている。たとえば、クロック生成手段が
光クロック信号の立ち上がりに同期してクロック信号
を生成している場合は、位相の最も進んだ光クロック信
号に同期したクロック信号となる。したがって、多数の
光クロック信号を加算したとしても、生成されるクロッ
ク信号のジッタは位相の最も進んだ1つの光クロック信
号の位相変動の影響だけしか受けない。このため、多数
の光クロック信号の信号レベルを加算してこれを所定の
閾値で2値化しても、良質のクロック信号を得ることが
できる。
According to the fourth aspect of the present invention, the signal
The phases of the plurality of optical clock signals to be added with the bell are different from each other. For example, if clock generation means is added
When the clock signal is generated in synchronization with the rise of the arithmetic optical clock signal, the clock signal is synchronized with the optical clock signal having the most advanced phase. Therefore, even if the the sum of the number of optical clock signal, the jitter of the clock signal to be generated only undergo only the influence of the phase fluctuation of the most advanced one optical clock signal of the phase. Therefore, the signal levels of a large number of optical clock signals are added and this is
Even if the threshold value is binarized , a high quality clock signal can be obtained.

【0041】さらに請求項5記載の発明によれば、複数
の光クロック信号は、これらの信号レベルを加算したと
きに加算前の光クロック信号のうち最も長いパルス幅の
方形波パルスに残りの光クロック信号の方形波パルスが
内包されるようになっている。すなわち加算による光ク
ロック信号のパルス幅は、加算前の最も長いパルス幅よ
りも長くなることがない。これにより、加算による光ク
ロック信号の伝送中にその波形が多少なまっても、パル
スが欠落する可能性が少なくなり、高い周波数のクロッ
ク信号を供給することができる。
According to the fifth aspect of the present invention, when the signal levels of the plurality of optical clock signals are added , the remaining optical clock signals are converted into a square wave pulse having the longest pulse width among the optical clock signals before the addition. A square wave pulse of the clock signal is included. That is, the pulse width of the optical clock signal by the addition does not become longer than the longest pulse width before the addition . Accordingly, even if the waveform is slightly reduced during transmission of the optical clock signal by the addition, the possibility that a pulse is lost is reduced, and a clock signal with a high frequency can be supplied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるクロック供給システ
ムの構成の概要を表わしたブロック図である。
FIG. 1 is a block diagram illustrating an outline of a configuration of a clock supply system according to an embodiment of the present invention.

【図2】図1に示したクロック供給システムの各部の波
形を表わした各種波形図である。
FIGS. 2A and 2B are various waveform diagrams showing waveforms of respective parts of the clock supply system shown in FIG.

【図3】本発明の変形例におけるクロック供給システム
の構成の概要を表わしたブロック図である。
FIG. 3 is a block diagram illustrating an outline of a configuration of a clock supply system according to a modification of the present invention.

【図4】従来から使用されているクロック供給システム
の構成の概要を表わしたブロック図である。
FIG. 4 is a block diagram showing an outline of a configuration of a conventionally used clock supply system.

【図5】従来から使用されているクロック供給システム
の各部の波形を表わした各種波形図である。
FIG. 5 is a diagram showing various waveforms representing waveforms of various parts of a conventionally used clock supply system.

【符号の説明】 34、35 光クロック信号供給部 38 光合成器 32 光ファイバ 41 クロック信号生成部[Description of Signs] 34, 35 Optical clock signal supply unit 38 Optical combiner 32 Optical fiber 41 Clock signal generation unit

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 方形波パルスの繰り返し周期が互いに等
しい複数の光クロック信号であってこれらの信号レベル
を加算した信号のパルス波形の周期が加算前と等しく、
かつ加算前のそれぞれの方形波パルスに互いに重複する
部分が存在するようにパルス幅および位相をそれぞれ
定された複数の光クロック信号を出力する光クロック信
号出力手段と、この光クロック信号出力手段の出力するこれら複数の光
クロック信号を入力しこれらが時間的に重複する箇所で
それぞれの信号レベルを加算してなる加算クロック信号
を出力する光クロック信号加算手段と、 この光クロック信号加算手段の加算後の加算クロック信
号を所定の閾値で2値化して加算前の周期のクロック信
号を生成するクロック信号生成手段とを具備することを
特徴とするクロック供給システム。
[Claim 1] A plurality of optical clock signal repetition period is equal to the square-wave pulses of these signals level
Equal before adding the period of the pulse waveform of the addition signal, and
And an optical clock signal output means for outputting a plurality of optical clock signal pulse width and phase are respectively set <br/> constant such that portions overlapping each other in each of the square-wave pulse before the addition exists, this light These multiple lights output by the clock signal output means
Input clock signals, and when they overlap in time,
Addition clock signal obtained by adding each signal level
An optical clock signal adding means for outputting, adding the clock signal after the addition of the optical clock signal adding means
A clock signal generating means for binarizing the signal with a predetermined threshold to generate a clock signal having a cycle before addition .
【請求項2】 方形波パルスの繰り返し周期が互いに等
しい複数の光クロック信号であってこれらの信号レベル
を加算した信号のパルス波形の周期が加算前と等しく、
かつ加算前のそれぞれの方形波パルスに互いに重複する
部分が存在するようにパルス幅および位相をそれぞれ
定された複数の光クロック信号を出力する光クロック信
号出力装置と、 これら複数の光クロック信号を信号別に分けて伝送する
複数の光ファイバと、これらの光ファイバによって伝送
された複数の光クロック信号を入力しこれらが時間的に
重複する箇所でそれぞれの信号レベルを加算してなる加
算クロック信号を出力する光クロック信号加算手段と、
この光クロック信号加算手段の加算後の加算クロック信
号を所定の閾値で2値化して加算前の周期のクロック信
号を生成するクロック信号生成手段とを有するクロック
信号生成装置とを具備することを特徴とするクロック供
給システム。
2. A plurality of optical clock signals having a repetition period of a square wave pulse equal to each other, and these signal levels are
Equal before adding the period of the pulse waveform of the addition signal, and
An optical clock signal output device that outputs a plurality of optical clock signals each having a pulse width and a phase set so that each of the square wave pulses before addition has an overlapping portion; and of a plurality of optical fibers for transmitting divided optical clock signal to the signal by, those of temporally enter multiple optical clock signal transmitted by the optical fiber
Addition by adding each signal level at overlapping points
Optical clock signal adding means for outputting an arithmetic clock signal;
The added clock signal after addition by the optical clock signal adding means.
A clock signal generating device having a clock signal generating means for generating a clock signal of a period before addition by binarizing the signal with a predetermined threshold value .
【請求項3】 方形波パルスの繰り返し周期が互いに等
しい複数の光クロック信号であってこれらの信号レベル
を加算した信号のパルス波形の周期が加算前と等しく、
かつ加算前のそれぞれの方形波パルスに互いに重複する
部分が存在するようにパルス幅および位相をそれぞれ
定された複数の光クロック信号を出力する光クロック信
号出力手段と、この光クロック信号出力手段の出力する
複数の 光クロック信号を入力しこれらを加算した加算光
クロック信号を出力する光クロック信号加算手段とを有
する加算光クロック信号出力装置と、 この加算光クロック信号出力装置が出力する加算光クロ
ック信号を伝送する光ファイバと、 この光ファイバによって伝送された加算光クロック信号
所定の閾値で2値化して加算前の周期のクロック信号
を生成するクロック信号生成装置とを具備することを特
徴とするクロック供給システム。
3. A plurality of optical clock signals having a repetition period of a square wave pulse equal to each other, and their signal levels are
Equal before adding the period of the pulse waveform of the addition signal, and
And an optical clock signal output means for outputting a plurality of optical clock signal pulse width and phase are respectively set <br/> constant such that portions overlapping each other in each of the square-wave pulse before the addition exists, this light Output by clock signal output means
Addition light obtained by inputting multiple optical clock signals and adding them
And adding optical clock signal output device and an optical clock signal adding means for outputting a clock signal, and an optical fiber for transmitting the summed optical clock signal output from the adder optical clock signal output device, summing transmitted by the optical fiber A clock supply system comprising: a clock signal generation device that binarizes an optical clock signal with a predetermined threshold to generate a clock signal having a period before addition .
【請求項4】 前記複数の光クロック信号は互いに位相
が異なることを特徴とする請求項1、請求項2または請
求項3記載のクロック供給システム。
4. The clock supply system according to claim 1, wherein the plurality of optical clock signals have different phases from each other.
【請求項5】 前記複数の光クロック信号は、これら
信号レベル加算したときにこれらの中でパルス幅の最
も長い光クロック信号の方形波パルスに残りの光クロッ
ク信号の方形波パルスが内包されるようにパルス幅およ
び位相が設定されていることを特徴とする請求項1、請
求項2または請求項3記載のクロック供給システム。
Wherein said plurality of optical clock signals, these
The pulse width and phase must be set so that when the signal levels are added, the square wave pulse of the optical clock signal having the longest pulse width among these includes the square wave pulse of the remaining optical clock signal. The clock supply system according to claim 1, 2 or 3, wherein
JP6191381A 1994-08-15 1994-08-15 Clock supply system Expired - Lifetime JP2616450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6191381A JP2616450B2 (en) 1994-08-15 1994-08-15 Clock supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6191381A JP2616450B2 (en) 1994-08-15 1994-08-15 Clock supply system

Publications (2)

Publication Number Publication Date
JPH0856197A JPH0856197A (en) 1996-02-27
JP2616450B2 true JP2616450B2 (en) 1997-06-04

Family

ID=16273654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6191381A Expired - Lifetime JP2616450B2 (en) 1994-08-15 1994-08-15 Clock supply system

Country Status (1)

Country Link
JP (1) JP2616450B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136778A (en) * 1991-11-15 1993-06-01 Fujitsu Ltd Clock supply method

Also Published As

Publication number Publication date
JPH0856197A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
KR100235842B1 (en) Data transmission/receipt circuit and method thereof
US6665499B2 (en) Parallel optical transmission/reception module
KR100970351B1 (en) Data transfer device, clock switching circuit and clock switching method
JP2616450B2 (en) Clock supply system
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
KR0164110B1 (en) Apparatus for distributing system clock
JP2006014483A (en) Power converter
WO1998028851A1 (en) Device for synchronising a digital receiver
JPH09298530A (en) Transmission frame timing synchronization circuit for active standby system
JPH05244134A (en) Data synchronizing circuit
KR100393482B1 (en) Hot back-up device for double excitation system
KR19980037327A (en) Timing Supply Circuit of Dual Timing Synchronization System
JP3295868B2 (en) Frame clock synchronization circuit
JP3720552B2 (en) Dual clock synchronous control system
JP2596318B2 (en) Transmission equipment
KR100352125B1 (en) Device for Multiplexing Asynchronous Clock Signal
JP2004015659A (en) Pll controller
KR100328761B1 (en) A device of switching system clock unit for optical communication system
JP4192581B2 (en) Clock switching device
JP2874632B2 (en) Clock switching circuit
JPH0662481A (en) Synchronizing signal generating circuit for digital exchange
JPS62169560A (en) Duplexed clock signal generator
JPH05130093A (en) System clock distribution method
JPH09116515A (en) Synchronism detection circuit with self-diagnostic function
JPH1051513A (en) Path monitor system