JP2613902B2 - 交換用ソフトウェアのデバッグ方式 - Google Patents
交換用ソフトウェアのデバッグ方式Info
- Publication number
- JP2613902B2 JP2613902B2 JP62320350A JP32035087A JP2613902B2 JP 2613902 B2 JP2613902 B2 JP 2613902B2 JP 62320350 A JP62320350 A JP 62320350A JP 32035087 A JP32035087 A JP 32035087A JP 2613902 B2 JP2613902 B2 JP 2613902B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- software
- instruction
- flop
- software mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交換用ソフトウェアのデバッグ方式に関す
る。
る。
従来、命令仕様が異なったり，アドレス容量などのハ
ードウェアの仕様が異なる複数の交換機のソフトウェア
のデバックマシンでは、仕様の変更が不可能か、または
ハードウェアの設定が必要であった。
ードウェアの仕様が異なる複数の交換機のソフトウェア
のデバックマシンでは、仕様の変更が不可能か、または
ハードウェアの設定が必要であった。
上述した従来の交換用ソフトウェアのデバックマシン
では、交換機の仕様が変更できない場合には各々の仕様
に基づいた別のハードウェアを使用することになる。ま
た、交換機の使用が可変で同一のハードウェアを使用す
る場合でもデバックに先立って交換機の仕様を選択する
ためのハードウェアの設定が必要であり、共にデバック
効率が悪いという欠点がある。
では、交換機の仕様が変更できない場合には各々の仕様
に基づいた別のハードウェアを使用することになる。ま
た、交換機の使用が可変で同一のハードウェアを使用す
る場合でもデバックに先立って交換機の仕様を選択する
ためのハードウェアの設定が必要であり、共にデバック
効率が悪いという欠点がある。
本発明の交換用ソフトウェアのデバッグ方式は、複数
の異なる交換機の仕様のうちの任意の一仕様を選択して
有効化するフリップフロップと、このフリップフロップ
の内容を変更する命令と、この命令の中で前記フリップ
フロップの表示を読み込むマイクロプログラムとを有し
ている。
の異なる交換機の仕様のうちの任意の一仕様を選択して
有効化するフリップフロップと、このフリップフロップ
の内容を変更する命令と、この命令の中で前記フリップ
フロップの表示を読み込むマイクロプログラムとを有し
ている。
次に、本発明について図面を参照して説明する。
第１図は本発明の交換用ソフトウェアのデバッグ方式
の一実施例のブロック図、第２図は第１図における２種
類のアドレス空間の仕様を選択するようすを示す図であ
り、224語のときのビットグループと219語のときのビッ
トグループとのいずれかのビットグループを選択するよ
うすを示している。
の一実施例のブロック図、第２図は第１図における２種
類のアドレス空間の仕様を選択するようすを示す図であ
り、224語のときのビットグループと219語のときのビッ
トグループとのいずれかのビットグループを選択するよ
うすを示している。
第１図において、ソフトウェアモードフリップフロッ
プ（以下SWFF）１はデバッグマシンの仕様を選択するフ
リップフロップであり、ソフトウェアのモードを変更す
る命令によりセット信号線11,リセット信号線12を介し
てそれぞれセット，リセットされ、SWFF1の出力である
ソフトウェアモード信号13はソフトウェアモード判定回
路（以下DCD）５と２つのアンド回路（以下AND）41,42
に接続している。AND41は命令の動作モードを示す複数
のビットで構成したプログラム状態語フリップフロップ
群（以下PSFFG）３の第0,〜第３ビットの出力を入力と
しソフトウェアモード信号13が“1"のとき有効となる。
AND42は命令のアドレスを示す複数のビットで構成した
命令アドレスカウンタ（以下CNT）２の第19,〜第23ビッ
トの出力を入力とし命令アドレスバス50に接続する。ま
たCNT2の第0,〜第18ビットは命令アドレスバス50に直接
接続する。
プ（以下SWFF）１はデバッグマシンの仕様を選択するフ
リップフロップであり、ソフトウェアのモードを変更す
る命令によりセット信号線11,リセット信号線12を介し
てそれぞれセット，リセットされ、SWFF1の出力である
ソフトウェアモード信号13はソフトウェアモード判定回
路（以下DCD）５と２つのアンド回路（以下AND）41,42
に接続している。AND41は命令の動作モードを示す複数
のビットで構成したプログラム状態語フリップフロップ
群（以下PSFFG）３の第0,〜第３ビットの出力を入力と
しソフトウェアモード信号13が“1"のとき有効となる。
AND42は命令のアドレスを示す複数のビットで構成した
命令アドレスカウンタ（以下CNT）２の第19,〜第23ビッ
トの出力を入力とし命令アドレスバス50に接続する。ま
たCNT2の第0,〜第18ビットは命令アドレスバス50に直接
接続する。
第１図に示す実施例では、２種類の仕様の使い分けが
可能である。すなわち、第２図を参照して、第１の仕様
はアドレス空間が219語であり、従ってCNT2の第0,〜第1
8ビット（Ａ）とPSFFG3の第19,〜第31ビット（Ｄ）が有
効となる。第２の仕様はアドレス空間が224語であり、
従ってCNT2の第0,〜第18ビット（Ａ）に加えて第19〜第
23ビット（Ｂ）が、及びPSFFG3の第19,〜第31ビット
（Ｄ）に加えて第0,〜第３ビット（Ｃ）が有効となる。
可能である。すなわち、第２図を参照して、第１の仕様
はアドレス空間が219語であり、従ってCNT2の第0,〜第1
8ビット（Ａ）とPSFFG3の第19,〜第31ビット（Ｄ）が有
効となる。第２の仕様はアドレス空間が224語であり、
従ってCNT2の第0,〜第18ビット（Ａ）に加えて第19〜第
23ビット（Ｂ）が、及びPSFFG3の第19,〜第31ビット
（Ｄ）に加えて第0,〜第３ビット（Ｃ）が有効となる。
アドレス空間が219語の場合、CNT2の第0,〜第18ビッ
ト（Ａ）とPSFFG3の第19,〜第31ビット（Ｄ）が統合さ
れ、FFG0としてソフトウェアに表示され、FFG14は無
い。アドレス空間224語の場合、CNT2の全ビットがFFG0
として表示され、PSFFG3の全ビットがFFG14として表示
される。
ト（Ａ）とPSFFG3の第19,〜第31ビット（Ｄ）が統合さ
れ、FFG0としてソフトウェアに表示され、FFG14は無
い。アドレス空間224語の場合、CNT2の全ビットがFFG0
として表示され、PSFFG3の全ビットがFFG14として表示
される。
本実施例において、ソフトウェアモード信号13が“0"
のときアドレス空間が219語の仕様を表示し、“1"のと
き224語の仕様を表示する。本実施例はSWFF1をセットす
るSMS命令と、リセットするSMR命令とを持ち、SMS命令
を実行するとセット信号線11にセット信号が出力されて
SWFF1の出力のソフトウェアモード信号13が“1"とな
り、SMR命令を実行するとリセット信号線12にリセット
信号が出力されてソフトウェアモード信号13が“0"とな
る。219語の仕様の場合、ソフトウェアモード信号13が
“0"となり、これとCNT2の第19,〜第23ビットの出力の
“0"がAND42に入力するため、命令アドレスバス50には
第0,〜第18ビットのみが出力され、第19,〜第31ビット
は“0"となり、またPSFFG3の第0,〜第３ビットの出力と
ソフトウェアモード信号13の“0"がAND41に入力するた
めシステムに出力されない。224語の仕様の場合、ソフ
トウェアモード信号13が“1"となるため上記ビットが有
効となる。
のときアドレス空間が219語の仕様を表示し、“1"のと
き224語の仕様を表示する。本実施例はSWFF1をセットす
るSMS命令と、リセットするSMR命令とを持ち、SMS命令
を実行するとセット信号線11にセット信号が出力されて
SWFF1の出力のソフトウェアモード信号13が“1"とな
り、SMR命令を実行するとリセット信号線12にリセット
信号が出力されてソフトウェアモード信号13が“0"とな
る。219語の仕様の場合、ソフトウェアモード信号13が
“0"となり、これとCNT2の第19,〜第23ビットの出力の
“0"がAND42に入力するため、命令アドレスバス50には
第0,〜第18ビットのみが出力され、第19,〜第31ビット
は“0"となり、またPSFFG3の第0,〜第３ビットの出力と
ソフトウェアモード信号13の“0"がAND41に入力するた
めシステムに出力されない。224語の仕様の場合、ソフ
トウェアモード信号13が“1"となるため上記ビットが有
効となる。
なお、第２図において、CNT2とPSFFG3の統合，分離処
理はFFGを読み込む命令であるRFF命令により、第１図に
示すDCD5の判定結果に基づいて219語時は統合し、224語
時は分離することにより実施される。そして、この分離
した219語又は224語のビットグループに対応したアドレ
ス空間を有する交換機のソフトウェアをデバッグするよ
うにしている。
理はFFGを読み込む命令であるRFF命令により、第１図に
示すDCD5の判定結果に基づいて219語時は統合し、224語
時は分離することにより実施される。そして、この分離
した219語又は224語のビットグループに対応したアドレ
ス空間を有する交換機のソフトウェアをデバッグするよ
うにしている。
以上説明したように本発明は、複数の異なった仕様の
交換用ソフトウェアのデバッグを単一のハードウェア上
で仕様を選択して変更する命令を有することにより、複
数の異なった仕様のハードウェアを用意する必要がなく
なり、また、デバッグの際にハードウェアの設定を施す
ことなく実施できるので、経済的で効率的なデバッグ方
式が実現できる効果がある。
交換用ソフトウェアのデバッグを単一のハードウェア上
で仕様を選択して変更する命令を有することにより、複
数の異なった仕様のハードウェアを用意する必要がなく
なり、また、デバッグの際にハードウェアの設定を施す
ことなく実施できるので、経済的で効率的なデバッグ方
式が実現できる効果がある。
第１図は本発明の交換用ソフトウェアのデバッグ方式の
一実施例のブロック図、第２図は第１図における２種類
のアドレス空間の仕様を選択するようすを示す図であ
る。 １…ソフトウェアモードフリップフロップ（SWFF）、２
…命令アドレスカウンタ（CNT）、３…プログラム状態
語フリップフロップ群（PSFFG）、５…ソフトウェアモ
ード判定回路（DCD）、11…セット信号線、12…リセッ
ト信号線、13…ソフトウェアモード信号、41,42…アン
ド回路（AND）、50…命令アドレスバス。
一実施例のブロック図、第２図は第１図における２種類
のアドレス空間の仕様を選択するようすを示す図であ
る。 １…ソフトウェアモードフリップフロップ（SWFF）、２
…命令アドレスカウンタ（CNT）、３…プログラム状態
語フリップフロップ群（PSFFG）、５…ソフトウェアモ
ード判定回路（DCD）、11…セット信号線、12…リセッ
ト信号線、13…ソフトウェアモード信号、41,42…アン
ド回路（AND）、50…命令アドレスバス。
Claims (1)
- 【請求項１】ソフトウエアのモードを変更する命令によ
りソフトウエアモード信号を出力するフリップフロップ
と、 前記フリップフロップが出力した前記ソフトウエアモー
ド信号を受けソフトウエアモードを判定するソフトウエ
アモード判定回路と、 命令のアドレスを示す複数のビットで構成した命令アド
レスカウンタと、 命令の動作モードを示す複数のビットで構成したプログ
ラム状態語フリップフロップ群と、 前記ソフトウエアモード信号により前記命令アドレスカ
ウンタの一部の複数のビットを出力する第１のゲート
と、 前記ソフトウエアモード信号により前記プログラム状態
語フリップフロップ群の一部の複数のビットを出力する
第２のゲートと、 を有し、 前記命令アドレスカウンタの有する複数のビット，前記
プログラム状態語フリップフロップ群の有する複数のビ
ット，前記第１のゲートの出力した複数のビット及び前
記第２のゲートの出力した複数のビットから新たにビッ
トのグループを構成する命令により、前記ソフトウエア
モード判定回路の判定結果を読み込みこの判定結果に応
じてビットグループを構成し、この構成した前記ビット
グループにより前記ビットグループに対応したアドレス
空間を有する交換機のソフトウエアをデバッグするよう
にしたことを特徴とする交換用ソフトウエアのデバッグ
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320350A JP2613902B2 (ja) | 1987-12-17 | 1987-12-17 | 交換用ソフトウェアのデバッグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320350A JP2613902B2 (ja) | 1987-12-17 | 1987-12-17 | 交換用ソフトウェアのデバッグ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160244A JPH01160244A (ja) | 1989-06-23 |
| JP2613902B2 true JP2613902B2 (ja) | 1997-05-28 |
Family
ID=18120496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320350A Expired - Lifetime JP2613902B2 (ja) | 1987-12-17 | 1987-12-17 | 交換用ソフトウェアのデバッグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613902B2 (ja) |
-
1987
- 1987-12-17 JP JP62320350A patent/JP2613902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160244A (ja) | 1989-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434108B2 (en) | Masking within a data processing system having applicability for a development interface | |
| KR960032186A (ko) | 컴퓨터 시스템 및 프로그램 실행을 인터럽트 하지않고 스테이터스 데이타를 얻을 수 있는 방법 | |
| US5881077A (en) | Data processing system | |
| JP2613902B2 (ja) | 交換用ソフトウェアのデバッグ方式 | |
| US7080191B2 (en) | Method and system for accessing memory devices | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| US5761482A (en) | Emulation apparatus | |
| JP2001331342A (ja) | 情報処理装置のエラー表示方法、及びそのプログラムを記録した記録媒体 | |
| JPS55115155A (en) | One chip multi-microcomputer | |
| KR20000011185A (ko) | 롬데이터확인용회로 | |
| JPS5827248A (ja) | 集積回路 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPH05119123A (ja) | シフトパス回路 | |
| SU1163328A1 (ru) | Устройство дл контрол микро-ЭВМ | |
| JPS63175950A (ja) | 情報処理装置 | |
| JPS61147338A (ja) | マイクロプログラムの分岐制御回路 | |
| JPS59127845A (ja) | 集積回路のテスト回路 | |
| JPH0226252B2 (ja) | ||
| JPH05158737A (ja) | データメモリ読み出し装置 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS63251825A (ja) | 実時間タイマ制御方式 | |
| JPS62237531A (ja) | 時分割プログラム出力方式 | |
| JPS62114040A (ja) | イベントシミユレ−タ | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPH02293948A (ja) | マイクロコンピュータｌｓｉ |