JP2613741B2 - 振幅変調方法及び回路 - Google Patents
振幅変調方法及び回路Info
- Publication number
- JP2613741B2 JP2613741B2 JP5289271A JP28927193A JP2613741B2 JP 2613741 B2 JP2613741 B2 JP 2613741B2 JP 5289271 A JP5289271 A JP 5289271A JP 28927193 A JP28927193 A JP 28927193A JP 2613741 B2 JP2613741 B2 JP 2613741B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- analog
- amplitude
- carrier
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、中波ラジオ放送機等に
おいて使用される振幅変調方法及び回路に関する。
おいて使用される振幅変調方法及び回路に関する。
【０００２】
【従来の技術】中波ラジオ放送等において使用される振
幅変調回路としては、ディジタル型電力増幅器とアナロ
グ型電力増幅器を併用するいわゆるハイブリッド型の構
成が開発されている。例えば、特開平５−６３４５８号
には、その基本的な構成が示されている。
幅変調回路としては、ディジタル型電力増幅器とアナロ
グ型電力増幅器を併用するいわゆるハイブリッド型の構
成が開発されている。例えば、特開平５−６３４５８号
には、その基本的な構成が示されている。
【０００３】図３には一従来例に係る振幅変調回路の構
成が示されている。この図に示される回路は中波ラジオ
放送機等において使用される構成であり、上述のハイブ
リッド型の構成を有している。
成が示されている。この図に示される回路は中波ラジオ
放送機等において使用される構成であり、上述のハイブ
リッド型の構成を有している。
【０００４】この図に示されるように、放送すべき信号
である音声入力は、加算器１０を経てＡ／Ｄ変換器１２
に入力される。Ａ／Ｄ変換器１２は、音声入力を１２ビ
ットに量子化し、そのうち上位４ビットをディジタル型
電力増幅器１４に、下位８ビットをＤ／Ａ変換器１６
に、それぞれ供給する。
である音声入力は、加算器１０を経てＡ／Ｄ変換器１２
に入力される。Ａ／Ｄ変換器１２は、音声入力を１２ビ
ットに量子化し、そのうち上位４ビットをディジタル型
電力増幅器１４に、下位８ビットをＤ／Ａ変換器１６
に、それぞれ供給する。
【０００５】図中１４で示されているブロックは、簡素
化のため図示を省略しているが１６台のディジタル型電
力増幅器から構成されている。増幅器のブロック１４を
構成する増幅器は、図示しない発振器から供給される所
定周波数の搬送波を増幅し、図中ＮＯ．１〜１６で示さ
れるようなディジタル段出力（合計１６個）を電力加算
器１８に出力する。そのため、Ａ／Ｄ変換器１２の１２
ビット出力のうち上位４ビットは各ディジタル型電力増
幅器の前段においてデコードされ、ブロック１４を構成
する各ディジタル型電力増幅器をオン／オフさせるため
の制御信号に変換される。各ディジタル型電力増幅器
は、この制御信号に応じ選択的にオン／オフされる。こ
のような増幅処理により、出力すべき振幅変調波のうち
比較的大振幅の成分がディジタル的に生成されることに
なる。
化のため図示を省略しているが１６台のディジタル型電
力増幅器から構成されている。増幅器のブロック１４を
構成する増幅器は、図示しない発振器から供給される所
定周波数の搬送波を増幅し、図中ＮＯ．１〜１６で示さ
れるようなディジタル段出力（合計１６個）を電力加算
器１８に出力する。そのため、Ａ／Ｄ変換器１２の１２
ビット出力のうち上位４ビットは各ディジタル型電力増
幅器の前段においてデコードされ、ブロック１４を構成
する各ディジタル型電力増幅器をオン／オフさせるため
の制御信号に変換される。各ディジタル型電力増幅器
は、この制御信号に応じ選択的にオン／オフされる。こ
のような増幅処理により、出力すべき振幅変調波のうち
比較的大振幅の成分がディジタル的に生成されることに
なる。
【０００６】一方、Ａ／Ｄ変換器１２からＤ／Ａ変換器
１６に供給される下位８ビットは、当該Ｄ／Ａ変換器１
６によりアナログ信号に変換され、アナログ型電力増幅
器２０に利得制御信号として供給される。このアナログ
型電力増幅器２０は、図示しない発振器から供給される
搬送波を、Ｄ／Ａ変換器１６から供給される利得制御信
号に応じた利得で増幅し、アナログ段出力として電力加
算器１８に供給する。すなわち、アナログ型電力増幅器
２０から電力加算器１８に供給されるのは、出力すべき
振幅変調波のうち比較的小さな振幅成分である。
１６に供給される下位８ビットは、当該Ｄ／Ａ変換器１
６によりアナログ信号に変換され、アナログ型電力増幅
器２０に利得制御信号として供給される。このアナログ
型電力増幅器２０は、図示しない発振器から供給される
搬送波を、Ｄ／Ａ変換器１６から供給される利得制御信
号に応じた利得で増幅し、アナログ段出力として電力加
算器１８に供給する。すなわち、アナログ型電力増幅器
２０から電力加算器１８に供給されるのは、出力すべき
振幅変調波のうち比較的小さな振幅成分である。
【０００７】電力加算器１８は、ディジタル型電力増幅
器のブロック１４から供給される１６個のディジタル段
出力と、アナログ型電力増幅器２０から供給されるアナ
ログ段出力とを電力的に加算し、振幅変調波を生成す
る。その後段に設けられたＢＰＦ２２は、電力加算器１
８により構成された振幅変調波を瀘波・滞域制限し、図
示しない送信アンテナ等に出力する。
器のブロック１４から供給される１６個のディジタル段
出力と、アナログ型電力増幅器２０から供給されるアナ
ログ段出力とを電力的に加算し、振幅変調波を生成す
る。その後段に設けられたＢＰＦ２２は、電力加算器１
８により構成された振幅変調波を瀘波・滞域制限し、図
示しない送信アンテナ等に出力する。
【０００８】Ａ／Ｄ変換器１２に前置されている加算器
１０は、当該Ａ／Ｄ変換器１２に入力される音声入力に
ＤＣ電源によるオフセットを加えると共に、この図に示
される回路の振幅変調出力を安定化させる機能を有して
いる。すなわち、この図の回路は、ＢＰＦ２２の出力を
検波する検波回路２４及び加算器１０によって構成され
る出力安定化ループ２６を備えている。このようなルー
プ２６を使用することにより、ＢＰＦ２２の出力、すな
わち振幅変調の出力を安定化することができる。
１０は、当該Ａ／Ｄ変換器１２に入力される音声入力に
ＤＣ電源によるオフセットを加えると共に、この図に示
される回路の振幅変調出力を安定化させる機能を有して
いる。すなわち、この図の回路は、ＢＰＦ２２の出力を
検波する検波回路２４及び加算器１０によって構成され
る出力安定化ループ２６を備えている。このようなルー
プ２６を使用することにより、ＢＰＦ２２の出力、すな
わち振幅変調の出力を安定化することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな回路構成においては、いわゆるハンチング現象が生
じることがある。例えば図３の回路においてＢＰＦ２２
の出力に電源リプル成分が現れているとすると、この電
源リプル成分は、出力安定化ループ２６を介して加算器
１０によりＡ／Ｄ変換器１２に帰還入力される。する
と、Ａ／Ｄ変換器１２の出力が、当該電源リプル成分に
応じて時間的に変化する。図３のような回路構成におい
ては、通常、無変調時に電力増幅器の半数（ディジタル
型電力増幅器のうち７台及びアナログ型電力増幅器２
０、合計８台）が動作するよう設定されている。アナロ
グ型電力増幅器２０の出力が分担する最大出力に近い値
に設定されていると、上述した電源リプル成分に起因し
てＡ／Ｄ変換器１２の出力が時間的に変化することによ
り、８台目のディジタル型電力増幅器がオン／オフする
こととなる（ハンチング）。このようなハンチング現象
は、ノイズ成分を発生させ、出力のＳ／Ｎ比を大きく劣
化させる。
うな回路構成においては、いわゆるハンチング現象が生
じることがある。例えば図３の回路においてＢＰＦ２２
の出力に電源リプル成分が現れているとすると、この電
源リプル成分は、出力安定化ループ２６を介して加算器
１０によりＡ／Ｄ変換器１２に帰還入力される。する
と、Ａ／Ｄ変換器１２の出力が、当該電源リプル成分に
応じて時間的に変化する。図３のような回路構成におい
ては、通常、無変調時に電力増幅器の半数（ディジタル
型電力増幅器のうち７台及びアナログ型電力増幅器２
０、合計８台）が動作するよう設定されている。アナロ
グ型電力増幅器２０の出力が分担する最大出力に近い値
に設定されていると、上述した電源リプル成分に起因し
てＡ／Ｄ変換器１２の出力が時間的に変化することによ
り、８台目のディジタル型電力増幅器がオン／オフする
こととなる（ハンチング）。このようなハンチング現象
は、ノイズ成分を発生させ、出力のＳ／Ｎ比を大きく劣
化させる。
【００１０】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、電源リプル成分等
に起因したハンチング現象を防止し、ノイズ成分の低
減、Ｓ／Ｎ比の改善を図ることを目的とする。
とを課題としてなされたものであり、電源リプル成分等
に起因したハンチング現象を防止し、ノイズ成分の低
減、Ｓ／Ｎ比の改善を図ることを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る振幅変調方法は、入力信号を量
子化し、量子化された入力信号のうち大振幅成分に対応
するビットに基づき、搬送波を増幅する複数のディジタ
ル型電力増幅器をオン／オフ制御する一方で、量子化さ
れた入力信号のうち小振幅成分に対応するビットをアナ
ログ信号に変換し、当該搬送波を増幅するアナログ型電
力増幅器の利得をこのアナログ信号の値に応じて制御
し、ディジタル型電力増幅器により増幅された搬送波と
アナログ型電力増幅器により増幅された搬送波とを合成
することにより振幅変調波を生成する振幅変調方法にお
いて、上記小振幅成分に対応するビット又はこれを変換
して得られるアナログ信号の値に応じ、上記アナログ信
号の値の変動が抑制されるよう、入力信号を補正するこ
とを特徴とする。
るために、本発明に係る振幅変調方法は、入力信号を量
子化し、量子化された入力信号のうち大振幅成分に対応
するビットに基づき、搬送波を増幅する複数のディジタ
ル型電力増幅器をオン／オフ制御する一方で、量子化さ
れた入力信号のうち小振幅成分に対応するビットをアナ
ログ信号に変換し、当該搬送波を増幅するアナログ型電
力増幅器の利得をこのアナログ信号の値に応じて制御
し、ディジタル型電力増幅器により増幅された搬送波と
アナログ型電力増幅器により増幅された搬送波とを合成
することにより振幅変調波を生成する振幅変調方法にお
いて、上記小振幅成分に対応するビット又はこれを変換
して得られるアナログ信号の値に応じ、上記アナログ信
号の値の変動が抑制されるよう、入力信号を補正するこ
とを特徴とする。
【００１２】本発明に係る振幅変調方法は、更に、合成
により得られた振幅変調波を検波し、当該振幅変調波の
レベルが安定するよう、検波結果に基づき入力信号を更
に補正することを特徴とする。
により得られた振幅変調波を検波し、当該振幅変調波の
レベルが安定するよう、検波結果に基づき入力信号を更
に補正することを特徴とする。
【００１３】また、本発明に係る振幅変調回路は、入力
信号を量子化するＡ／Ｄ変換手段と、量子化された入力
信号のうち大振幅成分に対応するビットに基づきオン／
オフ制御されオン時に搬送波を増幅する複数のディジタ
ル型電力増幅器と、量子化された入力信号のうち小振幅
成分に対応するビットをアナログ信号に変換するＤ／Ａ
変換手段と、このアナログ信号の値に応じた利得で搬送
波を増幅するアナログ型電力増幅器と、ディジタル型電
力増幅器により増幅された搬送波とアナログ型電力増幅
器により増幅された搬送波とを合成し振幅変調波を生成
する電力加算手段と、上記小振幅成分に対応するビット
又はこれを変換して得られるアナログ信号の値に応じ、
上記アナログ信号の値の変動が抑制されるよう、入力信
号を補正するハンチング防止用帰還ループと、を備える
ことを特徴とする。
信号を量子化するＡ／Ｄ変換手段と、量子化された入力
信号のうち大振幅成分に対応するビットに基づきオン／
オフ制御されオン時に搬送波を増幅する複数のディジタ
ル型電力増幅器と、量子化された入力信号のうち小振幅
成分に対応するビットをアナログ信号に変換するＤ／Ａ
変換手段と、このアナログ信号の値に応じた利得で搬送
波を増幅するアナログ型電力増幅器と、ディジタル型電
力増幅器により増幅された搬送波とアナログ型電力増幅
器により増幅された搬送波とを合成し振幅変調波を生成
する電力加算手段と、上記小振幅成分に対応するビット
又はこれを変換して得られるアナログ信号の値に応じ、
上記アナログ信号の値の変動が抑制されるよう、入力信
号を補正するハンチング防止用帰還ループと、を備える
ことを特徴とする。
【００１４】本発明に係る振幅変調回路は、更に、合成
により得られた振幅変調波を検波し、当該振幅変調波の
レベルが安定するよう、検波結果に基づき入力信号を更
に補正する出力安定化帰還ループを備えたことを特徴と
する。
により得られた振幅変調波を検波し、当該振幅変調波の
レベルが安定するよう、検波結果に基づき入力信号を更
に補正する出力安定化帰還ループを備えたことを特徴と
する。
【００１５】そして、本発明に係る振幅変調方法及び回
路は、入力信号の補正を、上記小振幅成分に対応するビ
ット又はこれを変換して得られるアナログ信号の値の平
均値を前記入力信号から減ずることにより行うことを特
徴とする。
路は、入力信号の補正を、上記小振幅成分に対応するビ
ット又はこれを変換して得られるアナログ信号の値の平
均値を前記入力信号から減ずることにより行うことを特
徴とする。
【００１６】
【作用】本発明に係る振幅変調方法及び回路において
は、小振幅成分に対応するビット又はこれを変換して得
られるアナログ信号の値に応じ、入力信号の補正が行わ
れる。この補正は、アナログ信号の値の変動が抑制され
るよう行われる。従って、例えば無変調時におけるアナ
ログ型電力増幅器の出力値を適当な値に設定しておけ
ば、いわゆるハンチングが生じなくなり、これにより、
ノイズ成分の低減やＳ／Ｎ比の改善が実現される。
は、小振幅成分に対応するビット又はこれを変換して得
られるアナログ信号の値に応じ、入力信号の補正が行わ
れる。この補正は、アナログ信号の値の変動が抑制され
るよう行われる。従って、例えば無変調時におけるアナ
ログ型電力増幅器の出力値を適当な値に設定しておけ
ば、いわゆるハンチングが生じなくなり、これにより、
ノイズ成分の低減やＳ／Ｎ比の改善が実現される。
【００１７】また、本発明に係る振幅変調方法及び回路
においては、ハンチングを防止するための入力信号の補
正が、小振幅成分に対応するビット又はこれを変換して
得られるアナログ信号の値の平均値を入力信号から減ず
ることにより行われる。これにより、無変調時における
アナログ型電力増幅器の出力値がその最大出力の半分の
値に制御されることとなるため、上述したハンチング防
止、ひいてはノイズの低減やＳ／Ｎ比の改善の作用が比
較的簡素な構成により実現されることになる。
においては、ハンチングを防止するための入力信号の補
正が、小振幅成分に対応するビット又はこれを変換して
得られるアナログ信号の値の平均値を入力信号から減ず
ることにより行われる。これにより、無変調時における
アナログ型電力増幅器の出力値がその最大出力の半分の
値に制御されることとなるため、上述したハンチング防
止、ひいてはノイズの低減やＳ／Ｎ比の改善の作用が比
較的簡素な構成により実現されることになる。
【００１８】そして、本発明に係る振幅変調方法及び回
路においては、ハンチング防止のための帰還ループに加
え、出力安定化のための帰還ループが使用される。従っ
て、本発明においては、上述したノイズの低減、Ｓ／Ｎ
比の改善に加え、出力の安定を達成することができる。
また、この出力安定化のためのループにより電源リプル
成分が信号入力側に帰還されたとしても、前述したよう
なハンチング防止用のループが用いられているため、特
に不具合が生じることはない。
路においては、ハンチング防止のための帰還ループに加
え、出力安定化のための帰還ループが使用される。従っ
て、本発明においては、上述したノイズの低減、Ｓ／Ｎ
比の改善に加え、出力の安定を達成することができる。
また、この出力安定化のためのループにより電源リプル
成分が信号入力側に帰還されたとしても、前述したよう
なハンチング防止用のループが用いられているため、特
に不具合が生じることはない。
【００１９】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図３に示される従来例と同様の
構成には同一の符号を付し、説明を省略する。
基づき説明する。なお、図３に示される従来例と同様の
構成には同一の符号を付し、説明を省略する。
【００２０】図１には、本発明の一実施例に係る振幅変
調回路の構成が示されている。この図に示される回路
は、中波ラジオ放送機等において使用される回路であ
り、図３に示される従来例の回路に更にＳ／Ｎ比改善ル
ープ２８を付加した点を特徴としている。このＳ／Ｎ比
改善ループ２８は、Ｄ／Ａ変換器１６から出力されるア
ナログ信号の平均値を求める平均化回路３０と、この平
均化回路３０によって求められた平均値をＡ／Ｄ変換器
１２への音声入力に帰還させるための加算器３２及び１
０と、から構成されている。加算器３２は、前述の検波
回路２４及び加算器１０と共に、出力安定化ループ２６
の一部を構成している。
調回路の構成が示されている。この図に示される回路
は、中波ラジオ放送機等において使用される回路であ
り、図３に示される従来例の回路に更にＳ／Ｎ比改善ル
ープ２８を付加した点を特徴としている。このＳ／Ｎ比
改善ループ２８は、Ｄ／Ａ変換器１６から出力されるア
ナログ信号の平均値を求める平均化回路３０と、この平
均化回路３０によって求められた平均値をＡ／Ｄ変換器
１２への音声入力に帰還させるための加算器３２及び１
０と、から構成されている。加算器３２は、前述の検波
回路２４及び加算器１０と共に、出力安定化ループ２６
の一部を構成している。
【００２１】図２には、この実施例における無変調時の
搬送波レベル（ＢＰＦ２２の出力波形）が示されてい
る。この図に示されるように、本実施例においては、無
変調時に１６台のディジタル型電力増幅器のうち７台が
オンし且つアナログ型電力増幅器２０が動作するように
設定されている。また、アナログ型電力増幅器２０への
入力は、Ｓ／Ｎ比改善ループ２８によって、ディジタル
型電力増幅器１４が担当する振幅Ａの１／２となるよ
う、アナログ信号の平均値の帰還により制御されてい
る。従って、無変調時においては、ＢＰＦ２２から出力
される信号の振幅は７．５Ａとなる。
搬送波レベル（ＢＰＦ２２の出力波形）が示されてい
る。この図に示されるように、本実施例においては、無
変調時に１６台のディジタル型電力増幅器のうち７台が
オンし且つアナログ型電力増幅器２０が動作するように
設定されている。また、アナログ型電力増幅器２０への
入力は、Ｓ／Ｎ比改善ループ２８によって、ディジタル
型電力増幅器１４が担当する振幅Ａの１／２となるよ
う、アナログ信号の平均値の帰還により制御されてい
る。従って、無変調時においては、ＢＰＦ２２から出力
される信号の振幅は７．５Ａとなる。
【００２２】このように、本実施例においては、無変調
時においてアナログ型電力増幅器２０の出力が最大出力
Ａの１／２の値に設定されるため、ＢＰＦ２２から出力
安定化ループ２６を介し電力リプル成分が入力側に帰還
されたとしても、これにより８台目のディジタル型電力
増幅器１４がオンすることがなく、従ってハンチングに
よるノイズが発生しない。その結果、ＢＰＦ２２の出
力、すなわち放送機出力のＳ／Ｎ比が著しく改善される
こととなる。具体的には、図３に示される従来例におい
てはＳ／Ｎが−４０ｄＢ〜−４５ｄＢ程度であったが、
本実施例によればＳ／Ｎ比が−７０ｄＢ以上に改善され
る。この結果、電波法の規格による−５０ｄＢをクリア
することができる。
時においてアナログ型電力増幅器２０の出力が最大出力
Ａの１／２の値に設定されるため、ＢＰＦ２２から出力
安定化ループ２６を介し電力リプル成分が入力側に帰還
されたとしても、これにより８台目のディジタル型電力
増幅器１４がオンすることがなく、従ってハンチングに
よるノイズが発生しない。その結果、ＢＰＦ２２の出
力、すなわち放送機出力のＳ／Ｎ比が著しく改善される
こととなる。具体的には、図３に示される従来例におい
てはＳ／Ｎが−４０ｄＢ〜−４５ｄＢ程度であったが、
本実施例によればＳ／Ｎ比が−７０ｄＢ以上に改善され
る。この結果、電波法の規格による−５０ｄＢをクリア
することができる。
【００２３】なお、図１の実施例においては、Ｓ／Ｎ比
改善ループ２８による帰還量の検出を、Ｄ／Ａ変換器１
６の出力側（アナログ回路）から行っていたが、これは
入力側（ディジタル回路）から行ってもよい。
改善ループ２８による帰還量の検出を、Ｄ／Ａ変換器１
６の出力側（アナログ回路）から行っていたが、これは
入力側（ディジタル回路）から行ってもよい。
【００２４】
【発明の効果】以上説明したように、本発明に係る振幅
変調方法及び回路によれば、小振幅成分に対応するビッ
ト又はこれを変換して得られるアナログ信号の値に応
じ、アナログ信号の値の変動が抑制されるよう、入力信
号を補正するようにしたため、電源リプル成分等に起因
して生じるハンチングが好適に防止され、ノイズの低減
及びＳ／Ｎ比の低減を実現することができる。また、こ
の補正を小振幅成分に対応するビット又はこれを変換し
て得られるアナログ信号の値の平均値に基づき行うこと
により、アナログ型電力増幅器の出力を常にその最大出
力の１／２に制御することができ、ハンチング防止の効
果を比較的簡素な回路構成により実現することができ
る。加えて、本発明に係る振幅変調方法及び回路によれ
ば、合成により得られた振幅変調波を検波し検波結果に
基づき入力信号を更に補正するようにしているため、振
幅変調波のレベルを安定化させることができ、また、こ
のような安定化を行っているにも拘らず、電源リプル成
分の帰還によるハンチングの発生といった不具合が生じ
ることもない。
変調方法及び回路によれば、小振幅成分に対応するビッ
ト又はこれを変換して得られるアナログ信号の値に応
じ、アナログ信号の値の変動が抑制されるよう、入力信
号を補正するようにしたため、電源リプル成分等に起因
して生じるハンチングが好適に防止され、ノイズの低減
及びＳ／Ｎ比の低減を実現することができる。また、こ
の補正を小振幅成分に対応するビット又はこれを変換し
て得られるアナログ信号の値の平均値に基づき行うこと
により、アナログ型電力増幅器の出力を常にその最大出
力の１／２に制御することができ、ハンチング防止の効
果を比較的簡素な回路構成により実現することができ
る。加えて、本発明に係る振幅変調方法及び回路によれ
ば、合成により得られた振幅変調波を検波し検波結果に
基づき入力信号を更に補正するようにしているため、振
幅変調波のレベルを安定化させることができ、また、こ
のような安定化を行っているにも拘らず、電源リプル成
分の帰還によるハンチングの発生といった不具合が生じ
ることもない。
【図１】本発明の一実施例に係る振幅変調回路の構成を
示すブロック図である。
示すブロック図である。
【図２】この実施例における無変調時の搬送波レベルを
示す波形図である。
示す波形図である。
【図３】一従来例に係る振幅変調回路の構成を示すブロ
ック図である。
ック図である。
１０，３２ 加算器 １２ Ａ／Ｄ変換器 １４ ディジタル型電力増幅器のブロック １６ Ｄ／Ａ変換器 １８ 電力加算器 ２０ アナログ型電力増幅器 ２２ ＢＰＦ ２４ 検波回路 ２６ 出力安定化ループ ２８ Ｓ／Ｎ比改善ループ ３０ 平均化回路
フロントページの続き (72)発明者 生岩 量久 東京都渋谷区神南二丁目２番１号 日本 放送協会 放送センター内 (72)発明者 中 尚 東京都渋谷区神南二丁目２番１号 日本 放送協会 放送センター内 (56)参考文献 特開 平５−63458（ＪＰ，Ａ) 特開 昭62−165407（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 入力信号を量子化し、量子化された入力
信号のうち大振幅成分に対応するビットに基づき、搬送
波を増幅する複数のディジタル型電力増幅器をオン／オ
フ制御する一方で、量子化された入力信号のうち小振幅
成分に対応するビットをアナログ信号に変換し、当該搬
送波を増幅するアナログ型電力増幅器の利得をこのアナ
ログ信号の値に応じて制御し、ディジタル型電力増幅器
により増幅された搬送波とアナログ型電力増幅器により
増幅された搬送波とを合成することにより振幅変調波を
生成すると共に、合成により得られた振幅変調波を検波
し、当該振幅変調波のレベルが安定するよう、検波結果
を前記入力信号から減ずることにより入力信号を補正す
る振幅変調方法において、 上記小振幅成分に対応するビット又はこれを変換して得
られるアナログ信号の平均値を前記入力信号から減ずる
ことにより、上記アナログ信号の値の変動が抑制される
よう、入力信号を更に補正することを特徴とする振幅変
調方法。 - 【請求項２】 入力信号を量子化するＡ／Ｄ変換手段
と、量子化された入力信号のうち大振幅成分に対応する
ビットに基づきオン／オフ制御されオン時に搬送波を増
幅する複数のディジタル型電力増幅器と、量子化された
入力信号のうち小振幅成分に対応するビットをアナログ
信号に変換するＤ／Ａ変換手段と、このアナログ信号の
値に応じた利得で搬送波を増幅するアナログ型電力増幅
器と、ディジタル型電力増幅器により増幅された搬送波
とアナログ型電力増幅器により増幅された搬送波とを合
成し振幅変調波を生成する電力加算手段と、合成により
得られた振幅変調波を検波し、当該振幅変調波のレベル
が安定するよう、検波結果を前記入力信号から減ずるこ
とにより入力信号を補正する出力安定化帰還ループと、
を備える振幅変調回路において、 上記小振幅成分に対応するビット又はこれを変換して得
られるアナログ信号の平均値を前記入力信号から減ずる
ことにより、上記アナログ信号の値の変動が抑制される
よう、入力信号を補正するハンチング防止用帰還ループ
を備えることを特徴とする振幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289271A JP2613741B2 (ja) | 1993-11-18 | 1993-11-18 | 振幅変調方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289271A JP2613741B2 (ja) | 1993-11-18 | 1993-11-18 | 振幅変調方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142930A JPH07142930A (ja) | 1995-06-02 |
| JP2613741B2 true JP2613741B2 (ja) | 1997-05-28 |
Family
ID=17741006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5289271A Expired - Fee Related JP2613741B2 (ja) | 1993-11-18 | 1993-11-18 | 振幅変調方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613741B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698583B1 (ko) * | 2005-03-10 | 2007-03-21 | (주)디라직 | 디지털 음향증폭기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536764Y2 (ja) * | 1987-07-24 | 1993-09-17 | ||
| JP2610729B2 (ja) * | 1991-08-29 | 1997-05-14 | 日本放送協会 | 振幅変調方式 |
-
1993
- 1993-11-18 JP JP5289271A patent/JP2613741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142930A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287069A (en) | Constant-amplitude wave combination type amplifier | |
| JP2543567B2 (ja) | ダイナミックノイズリダクション回路及びこれを用いたテレビジョン受信機 | |
| US5619168A (en) | Distortion creation and reduction circuit | |
| US6836646B2 (en) | Circuit and method for compensating for non-linear distortion | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| JPH0537263A (ja) | 定振幅波合成形増幅器 | |
| US7664197B2 (en) | AM receiving circuit | |
| JP2613741B2 (ja) | 振幅変調方法及び回路 | |
| JPH09107299A (ja) | 受信増幅装置 | |
| JP3468009B2 (ja) | 受信機 | |
| JP2003152479A (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| EP0644650B1 (en) | Constant-amplitude wave combination type amplifier | |
| JPH0856126A (ja) | 歪補償増幅回路 | |
| JPH03220823A (ja) | ダイレクトコンバージョン受信機 | |
| JP4230649B2 (ja) | デジタル放送変調信号送出システムの現用・予備非線形補償装置及び現用・予備非線形補償方法 | |
| JP2001332985A (ja) | 送信電力制御回路及びこれを用いた送信機 | |
| JP3389142B2 (ja) | 負帰還型歪み補償回路 | |
| JP3374106B2 (ja) | フィードフォワード歪補償増幅器及び歪補償増幅方法 | |
| JPH07142934A (ja) | 波形歪み補償方法並びにこれを用いた振幅変調方法及び回路 | |
| JP2003017943A (ja) | 振幅変調装置 | |
| JP3106794B2 (ja) | パルス幅変調増幅器 | |
| JP2594769B2 (ja) | 受信装置 | |
| KR20010095928A (ko) | 펄스폭변조 신호의 스위칭 전력 증폭시 발생하는 비선형성및 에러를 아날로그-디지털 변환기를 이용하여 보정하는방법과 그 시스템 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP2960484B2 (ja) | 振幅変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |