JP2605443B2 - クロスコネクト装置 - Google Patents
クロスコネクト装置Info
- Publication number
- JP2605443B2 JP2605443B2 JP3945790A JP3945790A JP2605443B2 JP 2605443 B2 JP2605443 B2 JP 2605443B2 JP 3945790 A JP3945790 A JP 3945790A JP 3945790 A JP3945790 A JP 3945790A JP 2605443 B2 JP2605443 B2 JP 2605443B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- signal
- parallel
- speed
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送ネットワークに利用されるクロスコネ
クト手段に関する。
クト手段に関する。
本発明は、通過する信号速度に限界があるクロスコネ
クト装置において、 シリアルパラレル変換した低速のパラレル信号をクロ
スコネクトすることにより、 シリアル信号としては高速の信号をクロスコネクトす
ることができるようにしたものである。
クト装置において、 シリアルパラレル変換した低速のパラレル信号をクロ
スコネクトすることにより、 シリアル信号としては高速の信号をクロスコネクトす
ることができるようにしたものである。
従来のクロスコネクト装置は、集積回路を用いスイッ
チ部を構成している。
チ部を構成している。
このような従来のクロスコネクト装置はスイッチ部が
集積回路で構成されているので、スイッチ部を通過する
信号速度に限界があり、クロスコネクト装置の入力信号
速度がスイッチ部の通過可能速度で制限される欠点があ
る。
集積回路で構成されているので、スイッチ部を通過する
信号速度に限界があり、クロスコネクト装置の入力信号
速度がスイッチ部の通過可能速度で制限される欠点があ
る。
本発明はこのような欠点を除去するもので、スイッチ
部を通過する信号速度の高速化が図れる手段を有するク
ロスコネクト装置を提供することを目的とする。
部を通過する信号速度の高速化が図れる手段を有するク
ロスコネクト装置を提供することを目的とする。
本発明は、複数Ｎ個の入力端子のひとつとＮ個の出力
端子のひとつとを接続する手段を備えたクロスコネクト
装置において、一連のｎ個の単位情報からなるシリアル
信号をこのシリアル信号のｎ分の１倍の信号速度を有す
るｎ個のパラレル信号に変換するシリアルパラレル変換
器のＮ台と、ｎ個のパラレル信号をこのパラレル信号の
ｎ倍の信号速度を有する一連のｎ個の単位情報からなる
シリアル信号に変換するパラレルシリアル変換器のＮ台
と、スイッチサイズがＮ×Ｎでありシリアル信号のｎ分
の１の信号速度の空間スイッチのｎ台とを備え、Ｍ（１
≦Ｍ≦Ｎ）台目のシリアルパラレル変換器の入力端子は
自装置のＭ番目の入力端子に接続され、Ｍ台目のシリア
ルパラレル変換器のｍ（１≦ｍ≦ｎ）番目の出力端子が
ｍ台目の空間スイッチのＭ番目の入力端子に接続され、
Ｍ台目のパラレルシリアル変換器のｍ番目の入力端子が
ｍ台目の空間スイッチのＭ番目の出力端子に接続され、
Ｍ台目のパラレルシリアル変換器の出力端子が自装置の
Ｍ番目の出力端子に接続されたことを特徴とする。
端子のひとつとを接続する手段を備えたクロスコネクト
装置において、一連のｎ個の単位情報からなるシリアル
信号をこのシリアル信号のｎ分の１倍の信号速度を有す
るｎ個のパラレル信号に変換するシリアルパラレル変換
器のＮ台と、ｎ個のパラレル信号をこのパラレル信号の
ｎ倍の信号速度を有する一連のｎ個の単位情報からなる
シリアル信号に変換するパラレルシリアル変換器のＮ台
と、スイッチサイズがＮ×Ｎでありシリアル信号のｎ分
の１の信号速度の空間スイッチのｎ台とを備え、Ｍ（１
≦Ｍ≦Ｎ）台目のシリアルパラレル変換器の入力端子は
自装置のＭ番目の入力端子に接続され、Ｍ台目のシリア
ルパラレル変換器のｍ（１≦ｍ≦ｎ）番目の出力端子が
ｍ台目の空間スイッチのＭ番目の入力端子に接続され、
Ｍ台目のパラレルシリアル変換器のｍ番目の入力端子が
ｍ台目の空間スイッチのＭ番目の出力端子に接続され、
Ｍ台目のパラレルシリアル変換器の出力端子が自装置の
Ｍ番目の出力端子に接続されたことを特徴とする。
集積回路で構成されたスイッチ部を通過する信号の速
度には限界がある。シリアルパラレル変換器を用いて一
連の単位情報からなる入力シリアル信号を低速のパラレ
ル信号に変換し、この低速のパラレル信号をそれぞれの
空間分割スイッチ部に与えることにより、実質的に高速
の信号をクロスコネクトすることができる。
度には限界がある。シリアルパラレル変換器を用いて一
連の単位情報からなる入力シリアル信号を低速のパラレ
ル信号に変換し、この低速のパラレル信号をそれぞれの
空間分割スイッチ部に与えることにより、実質的に高速
の信号をクロスコネクトすることができる。
以下、本発明の一実施例について図面を参照して説明
する。図はこの実施例の構成を示すブロック構成図であ
る。この実施例に示すクロスコネクト装置は、図に示す
ように、Ｎ個の入力端子１−１、１−２、…、１−Ｍ、
…、１−ＮのひとつとＮ個の出力端子５−１、５−２、
…、５−Ｍ、…、５−Ｎのひとつとを接続する手段を備
え、本発明の特徴とする手段として、一連のｎ個の単位
情報からなるシリアル信号をこのシリアル信号のｎ分の
１倍の信号速度を有するｎ個のパラレル信号に変換する
Ｎ台のシリアルパラレル変換器２−１、２−２、…、２
−Ｍ、…、２−Ｎと、ｎ個のパラレル信号をこのパラレ
ル信号のｎ倍の信号速度を有する一連のｎ個の単位情報
からなるシリアル信号に変換するＮ台のパラレルシリア
ル変換器４−１、４−２、…、４−Ｍ、…、４−Ｎと、
スイッチサイズがＮ×Ｎであるｎ台の空間スイッチ３−
１、３−２、…、３−ｍ、…、３−ｎとを備え、Ｍ（１
≦Ｍ≦Ｎ）台目のシリアルパラレル変換器２−Ｍの入力
端子は自装置のＭ番目の入力端子１−Ｍに接続され、Ｍ
台目のシリアルパラレル変換器２−Ｍのｍ（１≦ｍ≦
ｎ）番目の出力端子がｍ台目の空間スイッチ３−ｍのＭ
番目の入力端子に接続され、Ｍ台目のパラレルシリアル
変換器４−Ｍのｍ番目の入力端子がｍ台目の空間スイッ
チ３−ｍのＭ番目の出力端子に接続され、Ｍ台目のパラ
レルシリアル変換器４−Ｍの出力端子が自装置のＭ番目
の出力端子５−Ｍに接続される。
する。図はこの実施例の構成を示すブロック構成図であ
る。この実施例に示すクロスコネクト装置は、図に示す
ように、Ｎ個の入力端子１−１、１−２、…、１−Ｍ、
…、１−ＮのひとつとＮ個の出力端子５−１、５−２、
…、５−Ｍ、…、５−Ｎのひとつとを接続する手段を備
え、本発明の特徴とする手段として、一連のｎ個の単位
情報からなるシリアル信号をこのシリアル信号のｎ分の
１倍の信号速度を有するｎ個のパラレル信号に変換する
Ｎ台のシリアルパラレル変換器２−１、２−２、…、２
−Ｍ、…、２−Ｎと、ｎ個のパラレル信号をこのパラレ
ル信号のｎ倍の信号速度を有する一連のｎ個の単位情報
からなるシリアル信号に変換するＮ台のパラレルシリア
ル変換器４−１、４−２、…、４−Ｍ、…、４−Ｎと、
スイッチサイズがＮ×Ｎであるｎ台の空間スイッチ３−
１、３−２、…、３−ｍ、…、３−ｎとを備え、Ｍ（１
≦Ｍ≦Ｎ）台目のシリアルパラレル変換器２−Ｍの入力
端子は自装置のＭ番目の入力端子１−Ｍに接続され、Ｍ
台目のシリアルパラレル変換器２−Ｍのｍ（１≦ｍ≦
ｎ）番目の出力端子がｍ台目の空間スイッチ３−ｍのＭ
番目の入力端子に接続され、Ｍ台目のパラレルシリアル
変換器４−Ｍのｍ番目の入力端子がｍ台目の空間スイッ
チ３−ｍのＭ番目の出力端子に接続され、Ｍ台目のパラ
レルシリアル変換器４−Ｍの出力端子が自装置のＭ番目
の出力端子５−Ｍに接続される。
次に、この実施例の動作を説明する。入力端子１−１
から入力されたA Hzの信号速度をもつ信号はシリアルパ
ラレル変換器２−１でA/n Hzの信号になり、スイッチ部
３−１、３−２、…、３−ｍ、…、３−ｎの１番に入力
される。各スイッチで１番と２番を接続することにより
パラレルシリアル変換器４−２へA/n Hzの信号ｎ本が入
力され、出力端子５−２へA Hzの信号が出力される。こ
のように入力１番と出力７番のクロスコネクトができス
イッチ部３−１、３−２、…、３−ｍ、…、３−ｎはA/
n Hzの信号速度をもつ信号をクロスコネクトできるの
で、クロスコネクト装置はｎ倍の信号速度をもつ信号を
クロスコネクトできることになる。
から入力されたA Hzの信号速度をもつ信号はシリアルパ
ラレル変換器２−１でA/n Hzの信号になり、スイッチ部
３−１、３−２、…、３−ｍ、…、３−ｎの１番に入力
される。各スイッチで１番と２番を接続することにより
パラレルシリアル変換器４−２へA/n Hzの信号ｎ本が入
力され、出力端子５−２へA Hzの信号が出力される。こ
のように入力１番と出力７番のクロスコネクトができス
イッチ部３−１、３−２、…、３−ｍ、…、３−ｎはA/
n Hzの信号速度をもつ信号をクロスコネクトできるの
で、クロスコネクト装置はｎ倍の信号速度をもつ信号を
クロスコネクトできることになる。
本発明は、以上説明したように、シリアルパラレル変
換した信号をクロスコネクトするので、クロスコネクト
装置はスイッチ部の通過可能信号速度に対してｎ倍の信
号速度の入力信号をクロスコネクトすることができる効
果がある。さらに、ｎ台の接続状態はすべて等しいの
で、クロスコネクトの制御を統一できる効果がある。ま
た、スイッチ通過信号はクロスコネクト装置の入力速度
の1/nになるので、スイッチ部の消費電力の減少が図れ
る効果がある。
換した信号をクロスコネクトするので、クロスコネクト
装置はスイッチ部の通過可能信号速度に対してｎ倍の信
号速度の入力信号をクロスコネクトすることができる効
果がある。さらに、ｎ台の接続状態はすべて等しいの
で、クロスコネクトの制御を統一できる効果がある。ま
た、スイッチ通過信号はクロスコネクト装置の入力速度
の1/nになるので、スイッチ部の消費電力の減少が図れ
る効果がある。
図は本発明実施例の構成を示すブロック構成図。 １−１、１−２、…、１−Ｍ、…、１−Ｎ……入力端
子、２−１、２−２、…、２−Ｍ、…、２−Ｎ……シリ
アルパラレル変換器、３−１、３−２、…、３−ｍ、
…、３−ｎ……スイッチ部、４−１、４−２、…、４−
Ｍ、…、４−Ｎ……パラレルシリアル変換器、５−１、
５−２、…、５−Ｍ、…、５−Ｎ……出力端子。
子、２−１、２−２、…、２−Ｍ、…、２−Ｎ……シリ
アルパラレル変換器、３−１、３−２、…、３−ｍ、
…、３−ｎ……スイッチ部、４−１、４−２、…、４−
Ｍ、…、４−Ｎ……パラレルシリアル変換器、５−１、
５−２、…、５−Ｍ、…、５−Ｎ……出力端子。
フロントページの続き (56)参考文献 特開 昭64−47152（ＪＰ，Ａ) 特開 昭64−65950（ＪＰ，Ａ) 特開 平２−67045（ＪＰ，Ａ) 特開 平１−233858（ＪＰ，Ａ) 特開 昭52−55410（ＪＰ，Ａ) 特開 昭62−225098（ＪＰ，Ａ) 欧州特許出願公開146275（ＥＰ，Ａ) 村上，山田，三瓶，平出「高速ディジ タル空間分割形通話路構成法の検討」電 子通信学会技術研究報告（信学技報）Ｓ Ｅ86−115 平田，村田，吉田「ＢＲＯＡＤＢＡＮ Ｄ ＩＳＤＮ 交換方式の一考察」電子 通信学会技術研究報告（信学技報）ＳＥ 86−105 鈴木洋他「ＡＴＭ交換機アーキテクチ ャーの一検討」電子情報通信学会技術研 究報告ＳＳＥ88−60（1988．７．20)
Claims (1)
- 【請求項１】複数Ｎ個の入力端子のひとつとＮ個の出力
端子のひとつとを接続する手段を備えたクロスコネクト
装置において、 一連のｎ個の単位情報からなるシリアル信号をこのシリ
アル信号のｎ分の１倍の信号速度を有するｎ個のパラレ
ル信号に変換するシリアルパラレル変換器のＮ台と、ｎ
個のパラレル信号をこのパラレル信号のｎ倍の信号速度
を有する一連のｎ個の単位情報からなるシリアル信号に
変換するパラレルシリアル変換器のＮ台と、スイッチサ
イズがＮ×Ｎでありシリアル信号のｎ分の１の信号速度
の空間スイッチのｎ台とを備え、 Ｍ（１≦Ｍ≦Ｎ）台目のシリアルパラレル変換器の入力
端子は自装置のＭ番目の入力端子に接続され、Ｍ台目の
シリアルパラレル変換器のｍ（１≦ｍ≦ｎ）番目の出力
端子がｍ台目の空間スイッチのＭ番目の入力端子に接続
され、Ｍ台目のパラレルシリアル変換器のｍ番目の入力
端子がｍ台目の空間スイッチのＭ番目の出力端子に接続
され、Ｍ台目のパラレルシリアル変換器の出力端子が自
装置のＭ番目の出力に接続された ことを特徴とするクロスコネクト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3945790A JP2605443B2 (ja) | 1990-02-19 | 1990-02-19 | クロスコネクト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3945790A JP2605443B2 (ja) | 1990-02-19 | 1990-02-19 | クロスコネクト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241945A JPH03241945A (ja) | 1991-10-29 |
| JP2605443B2 true JP2605443B2 (ja) | 1997-04-30 |
Family
ID=12553576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3945790A Expired - Lifetime JP2605443B2 (ja) | 1990-02-19 | 1990-02-19 | クロスコネクト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605443B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8333519D0 (en) * | 1983-12-16 | 1984-01-25 | Gen Electric Co Plc | Data signal switching systems |
| JPH06105911B2 (ja) * | 1987-08-18 | 1994-12-21 | 日本電気株式会社 | デイジタル クロスコネクト ネツトワ−ク |
| JPS6465950A (en) * | 1987-09-04 | 1989-03-13 | Nippon Telegraph & Telephone | Self-routing channel |
| JP2596087B2 (ja) * | 1988-08-31 | 1997-04-02 | 日本電気株式会社 | パケットスイッチ方法 |
-
1990
- 1990-02-19 JP JP3945790A patent/JP2605443B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| 平田，村田，吉田「ＢＲＯＡＤＢＡＮＤ ＩＳＤＮ 交換方式の一考察」電子通信学会技術研究報告（信学技報）ＳＥ８６−１０５ |
| 村上，山田，三瓶，平出「高速ディジタル空間分割形通話路構成法の検討」電子通信学会技術研究報告（信学技報）ＳＥ８６−１１５ |
| 鈴木洋他「ＡＴＭ交換機アーキテクチャーの一検討」電子情報通信学会技術研究報告ＳＳＥ８８−６０（１９８８．７．２０） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03241945A (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568300A (en) | Fiber interface shelf for interfacing ATM switch module and subscriber line or toll switch | |
| JP2605443B2 (ja) | クロスコネクト装置 | |
| CA1216652A (en) | Method of growth of a digital switchblock | |
| US5818834A (en) | Serial bit rate converter embedded in a switching matrix | |
| WO1995035010A3 (en) | Atm-system adapted three stage switching unit | |
| JP4161021B2 (ja) | スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ | |
| US5414415A (en) | Cross-connect apparatus capable of avoiding a superfluous detour route therein | |
| EP1005247A3 (en) | Compact non-blocking non-dilated optical switch using mode conversion | |
| Hunter et al. | Optical switching with directional coupler switches and delay lines | |
| FR2803141B1 (fr) | Matrice de commutation reconfigurable notamment pour applications spatiales | |
| JPS6135089A (ja) | 非同期信号分配交換方式 | |
| CA2190104A1 (en) | Three Stage Switching Unit | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| JP2992413B2 (ja) | 周波数分割・空間分割光スイッチ | |
| JP3329824B2 (ja) | 通信装置のための交換接続回路 | |
| JPS6070896A (ja) | 通話路装置 | |
| JPH05130130A (ja) | Ｓｒｍ間ハイウエイ接続方法および装置 | |
| JPH0364141A (ja) | パケット交換機の出線バッファ優先度制御方式 | |
| JPS59158190A (ja) | 時間スイツチ回路 | |
| JP2993415B2 (ja) | クロスバースイッチ | |
| JPH05308687A (ja) | 回線交換装置のタイムスイッチ容量の拡張方式 | |
| JPH02161841A (ja) | 非同期情報集線多重化装置 | |
| JPH0316447A (ja) | 非直線的カスケード接続を有する広帯域スイッチマトリックス | |
| JPH08125659A (ja) | 光バッファメモリ装置 | |
| JPH0714229B2 (ja) | 時分割形光通話路 |