JP2603379B2

JP2603379B2 - 信号比較装置

Info

Publication number: JP2603379B2
Application number: JP3261186A
Authority: JP
Inventors: 和也岩田; 大輔森
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1991-09-11
Filing date: 1991-09-11
Publication date: 1997-04-23
Anticipated expiration: 2012-04-23
Also published as: JPH0572239A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同一のディジタルソー
スから再生される複数の信号を比較する信号比較装置に
関するものである。

【０００２】

【従来の技術】コンパクトディスク（以下ＣＤという）
やディジタルオーディオテープレコーダ（以下ＤＡＴと
いう）に代表されるディジタルオーディオの記録再生媒
体の出現によって、再生信号の音質が著しく向上され
た。これに伴い音響機器の高音質化を図るべく、回路構
成は勿論、この回路を構成する電子部品（コンデンサ、
抵抗等）にまで配慮が施されている。また一方、ＣＤを
構成する樹脂等の素材の違いにより、その再生音に音質
差が存在するといわれている。しかしこのような部品の
高音質化に対する対応として、部品の種類の違いやＣＤ
の素材の違いによる再生信号の音質差は、人により直接
聴感上で確認されているのが現状であり、その音質差を
定量的に確認する手法は明確にされていない。

【０００３】これまで、同一ディジタルソースから再生
される複数の信号を比較する信号比較装置として、特公
平２−９３６０号に開示されているような２信号の波形
相似度測定装置があった。以下に、従来の信号比較装置
について説明する。図７は、従来の信号比較装置の主要
構成を示すブロック図である。又、図８、図９は従来の
信号比較装置の動作説明図である。図７において、入力
端子１ｘ（チャンネル１）に加えられたアナログ入力信
号Ａｘ（音声信号）はサンプリング回路２で20μｓごと
にＮ＝1024ポイントにサンプリングされ、アナログ・デ
ィジタル変換器（以下Ａ／Ｄ変換器という）３でディジ
タル信号ｘ_i（ｉ＝0 ，1 ，2 ，…，1023）に変換され
る。このディジタル信号ｘi は時間Ｔ（20μｓ×1024）
に、1024ポイントのデータを図８（ａ）に示すように第
１の記憶回路４のアドレス０番目から1023番目までの記
憶場所に格納される。一方、入力端子１ｙ（チャンネル
２）にはアナログ入力信号Ａｘに対してΔＴ＝500μｓ
遅れたアナログ入力信号Ａｙが加えられる。アナログ入
力信号Ａｙはサンプリング回路５で入力信号Ａｘと同時
に1024＋25ポイント（25ポイントは500 μｓの遅延に相
当）にサンプリングされた後、Ａ／Ｄ変換器６でディジ
タル信号ｙ_i（ｉ＝0 ，1 ，2 ，…，1048）に変換され
る。このディジタル信号ｙ_iはディジタル信号ｘ_iに対
しΔＴ＝500μｓ遅れたままの状態で、時間Ｔ＋ΔＴに
相当する1049ポイントにサンプリングされ、図８（ｂ）
に示すように第２の記憶回路７のアドレス０番目から10
48番目までの記憶場所に格納される。

【０００４】次に、第１及び第２の記憶回路４，７の出
力するディジタル信号ｘ_i，ｙ_iは遅延演算回路８に与
えられる。遅延演算回路８では、まずディジタル信号ｘ
_iが式（１）に示すようにフーリエ変換される。

【数１】式（１）においてＸ_kは各周波数ポイントにおけるスペ
クトラムを示し、Ｋは０，１，２，…，Ｎ−１なる整
数、ｊは虚数単位である。

【０００５】同様に遅延演算回路８では、ディジタル信
号ｙ_iも式（２）に示すようにフーリエ変換される。

【数２】式（２）においてＹ_kは各周波数ポイントにおけるスペ
クトラムを示し、Ｋは０，１，２，…，Ｎ−１なる整
数、ｊは虚数単位である。

【０００６】次に、Ｚ_k＝Ｘ^* _k・Ｙ_k（Ｘ^*はＸの複
素共役を示す）を計算した後、Ｚ_kに対し、式（３）に
示すようにＺ₀（ＤＣ成分）をゼロにして、逆フーリエ
変換が行われる。

【数３】

【０００７】これによって２つのディジタル信号ｘ_i，
ｙ_i、即ち入出力信号Ａｘ，Ａｙの相互相関が求められ
る。図９は２つのディジタル信号ｘ_i，ｙ_iの相互相関
を示すグラフである。ここでは第２の記憶回路７に保持
されたディジタル信号ｙ_iが第１の記憶回路４のディジ
タル信号ｘiに対してディジタル遅延値ｄ＝２５、即ち5
00 μｓ（遅延値１＝20μｓとする）遅れていることを
示す。こうして求められたディジタル遅延値ｄ＝25を計
数回路９に与えて計数すると、図８（ｂ）に示すように
第２の記憶回路７のアドレス25番目から1048番目までに
保持されたディジタル信号ｙ_i+25（ｉ＝0 , 1，2 ，
…，1024）を読み出す。読み出されたディジタル信号ｙ
_i+25は、図８（ｄ）に示すように第３の記憶回路１０の
アドレス０番目から1023番目までの記憶場所に格納され
る。又、第１の記憶回路４に格納されたディジタル信号
ｘ_iは第４の記憶回路１１に与えられ、アドレス０番目
から1023番目までの記憶場所に格納される。

【０００８】このようにして、第３及び第４の記憶回路
１０，１１に記憶されたディジタル信号ｘ_i及びｙ_i+25
の位相差がゼロとなり、この状態で演算装置１２に与え
られる。演算装置１２では、ディジタル信号ｘ_i及び遅
延補正されたディジタル信号ｙ_i+25の波形面積を、次に
示す式（４）及び式（５）を用いて算出する。

【数４】

【数５】

【０００９】次にディジタル信号ｘ_iを式（６）を用い
て、フーリエ変換する。

【数６】その後、式Ａ_k＝Ｘ_k・Ｘ_k ^*を用いてＡ_kを算出し、
このＡ_kに対し式（７）に示すようにＡ₀（ＤＣ成分）
をゼロにして、逆フーリエ変換を行う。

【数７】このようにして、ディジタル信号ｘ_iの自己相関を計算
し、ａ_iのピーク値Ｐxxを求める。また同様に、ディジ
タル信号ｙ_i+25に対し、式（８）を用いて、フーリエ変
換を行う。

【数８】そして、Ｃ_k＝Ｘ_k ^*・Ｙ_kを計算した後、Ｃ_kに対
し、Ｃ₀（ＤＣ成分）をゼロにして式（９）に従って、
逆フーリエ変換を行う。

【数９】こうして、ディジタル信号ｘi及び遅延補正されたディ
ジタル信号ｙ_i+25の相互相関関数を計算してｃ_iのピー
ク値Ｐxyを求める。こうして求められた波形面積Ｓx ，
Ｓy とピーク値Ｐxx，Ｐxyを用いて式（１０）に示す演
算を行う。

【数１０】

【００１０】このようにして求められた定数Ｋなる値
を、２つのディジタル信号ｘ_i，ｙ_i+25の波形の相似度
とする。なお、本従来例におけるフーリエ変換及び逆フ
ーリエ変換を、高速フーリエ変換（ＦＦＴ）及び逆高速
フーリエ変換（ＩＦＦＴ）を用いて演算を行うこともで
きる。

【００１１】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＣＤやＤＡＴに代表されるディジタルオー
ディオソースの再生信号を比較する場合、絶対基準であ
るディジタルソースに記録されているディジタル信号と
再生されるアナログ信号との比較ができないという問題
点を有していた。即ち、ディジタルソースを再生装置で
アナログ信号に変換して従来の信号比較装置に入力して
も、ディジタル信号に変換する過程において、その通過
回路及びそれを構成する素子に理想のものが実存しない
ため、被測定信号は例えばＤＣドリフトや高周波ノイズ
等の影響が付加されて信号が劣化される。このように従
来の構成では、再生系及び測定系が被測定信号に及ぼす
影響と、再生信号自身に含まれる固有の特性が混在した
状態でしか測定比較できなかった。従ってＣＤやＤＡＴ
等のディジタルソースに記録される比較絶対基準信号に
対して、再生系及び測定系が被測定信号に及ぼす信号劣
化の影響と、再生信号が持つ固有の特性による影響とを
分離して測定することができないという問題点を有して
いた。更に、同一のディジタル信号が記録されており、
音声信号のソースとしてメディアを構成するディスク等
の素材の違いによる再生信号の特性差を調べる場合、再
生系及び測定系が被測定信号に及ぼす影響を除去した状
態で、再生信号の特性の比較測定をすることが困難であ
った。

【００１２】本発明は、このような従来の問題点に鑑み
てなされたものであって、ディジタルソースに記録され
ている絶対基準信号とディジタルソースから再生される
信号とを比較することにより、再生系及び測定系が被測
定信号に及ぼす劣化の影響と、再生信号が持つ固有の特
性による影響のレベルを測定できる信号比較装置を提供
することを目的とする。更に、再生信号が持つ固有の特
性の測定比較を可能とする信号比較装置を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】本願の請求項１の発明
は、ディジタルソースに記録されているディジタル信号
の所定長を保持する第１のメモリと、ディジタルソース
から復調したアナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器と、第１のメモリに入力されるディジタル
信号に基づいてＡ／Ｄ変換器の動作基準信号を発生する
第１のクロック発生器と、Ａ／Ｄ変換器の動作基準信号
を独立して発生する第２のクロック発生器と、第１及び
第２のクロック発生器の出力を切り換えてＡ／Ｄ変換器
に供給する切換スイッチと、Ａ／Ｄ変換器に第１のクロ
ック発生器の出力が供給された際Ａ／Ｄ変換器の出力す
るディジタル信号の所定長を保持する第２のメモリと、
Ａ／Ｄ変換器に第２のクロック発生器の出力が供給され
た際Ａ／Ｄ変換器の出力するディジタル信号の所定長を
保持する第３のメモリと、第２及び第３のメモリに保持
されている信号の、第１のメモリに保持されている信号
に対する時間ずれを検出すると共に、第１のメモリに保
持されている信号を基準として時間軸を補正する遅延補
正演算器と、遅延補正演算器で補正された各信号と第１
のメモリに保持された信号を入力とし、各々の信号の自
乗和平均を算出する平均化演算器と、平均化演算器から
出力する第１のメモリの信号の自乗和平均と第２のメモ
リの信号の自乗和平均の比を算出して、遅延補正演算器
の出力を乗算する第１の正規化演算器と、平均化演算器
から出力する第１のメモリの信号の自乗和平均と第３の
メモリの信号の自乗和平均の比を算出して、遅延補正演
算器の出力を乗算する第２の正規化演算器と、第１のメ
モリに保持される信号と第１の正規化演算器の出力との
差を算出する第１の減算器と、第１のメモリに保持され
る信号と第２の正規化演算器の出力との差を算出する第
２の減算器と、を具備することを特徴とするものであ
る。

【００１４】又本願の請求項２の発明は、ディジタルソ
ースに記録されているディジタル信号の所定長を保持す
る第１のメモリと、ディジタルソースから復調したアナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器と、
第１のメモリに入力されるディジタル信号に基づいてＡ
／Ｄ変換器の動作基準信号を発生する第１のクロック発
生器と、Ａ／Ｄ変換器の動作基準信号を独立して発生す
る第２のクロック発生器と、第１及び第２のクロック発
生器の出力を切り換えてＡ／Ｄ変換器に供給する切換ス
イッチと、Ａ／Ｄ変換器の出力するディジタル信号の所
定長を保持する第２のメモリと、第２のメモリに保持さ
れている信号の、第１のメモリに保持されている信号に
対する時間ずれを検出すると共に、第１のメモリに保持
されている信号を基準として時間軸を補正する遅延補正
演算器と、遅延補正演算器で補正された信号と第１のメ
モリに保持された信号を入力とし、各々の信号の自乗和
平均を算出する平均化演算器と、平均化演算器から出力
する第１のメモリの信号の自乗和平均と第２のメモリの
信号の自乗和平均の比を算出して、遅延補正演算器の出
力を乗算する正規化演算器と、第１のメモリに保持され
る信号と正規化演算器の出力との差を算出する減算器
と、を具備することを特徴とするものである。

【００１５】更に本願の請求項３の発明は、ディジタル
ソースに記録されているディジタル信号の所定長を保持
する第１のメモリと、ディジタルソースから復調したア
ナログ信号をディジタル信号に変換するＡ／Ｄ変換器
と、第１のメモリに入力されるディジタル信号に基づい
てＡ／Ｄ変換器の動作基準信号を発生する第１のクロッ
ク発生器と、Ａ／Ｄ変換器の動作基準信号を独立して発
生する第２のクロック発生器と、第１及び第２のクロッ
ク発生器の出力を切り換えてＡ／Ｄ変換器に供給する切
換スイッチと、Ａ／Ｄ変換器に第１のクロック発生器の
出力が供給された際Ａ／Ｄ変換器の出力するディジタル
信号の所定長を保持する第２のメモリと、Ａ／Ｄ変換器
に第２のクロック発生器の出力が供給された際Ａ／Ｄ変
換器の出力するディジタル信号の所定長を保持する第３
のメモリと、第２及び第３のメモリに保持されている信
号の、第１のメモリに保持されている信号に対する時間
ずれを検出すると共に、第１のメモリに保持されている
信号を基準として時間軸を補正する遅延補正演算器と、
遅延補正演算器から出力する第２のメモリの信号と第３
のメモリの信号との差を算出する減算器と、を具備する
ことを特徴とするものである。

【００１６】

【作用】このような特徴を有する信号比較装置では、デ
ィジタルソースに記録されているディジタル信号を第１
のメモリに記憶する。次にＡ／Ｄ変換器によりディジタ
ルソースを再生した２つのアナログ信号をディジタル信
号に変換する。第１のクロック発生器は、ディジタルソ
ースに記憶されているディジタル信号から、Ａ／Ｄ変換
器の動作基準信号を発生する。切換スイッチは第１のク
ロック発生器の出力を選択してＡ／Ｄ変換器に供給す
る。そしてＡ／Ｄ変換器は、このクロックを動作基準と
してアナログ再生信号をディジタル信号に変換する。Ａ
／Ｄ変換された信号は第２のメモリに一旦格納される。
次に切換スイッチは、第２のクロック発生器の出力を選
択し、Ａ／Ｄ変換器に供給する。そしてこのクロックを
動作基準として、Ａ／Ｄ変換器はもう一方のアナログ再
生信号をディジタル信号に変換する。変換された信号は
第３のメモリに格納される。

【００１７】次に、遅延補正演算器は、第２及び第３の
メモリに保持されている信号と、第１のメモリに保持さ
れている信号間の時間ずれを検出して補正する。そして
この基準時間軸で補正された信号を、第４及び第５のメ
モリに夫々格納する。平均化演算器は、第１、第４及び
第５のメモリ保持されている信号の各々の自乗和平均を
算出する。更に、第１及び第２の正規化演算器は第１の
メモリの信号の自乗和平均と、第４及び第５のメモリの
信号の自乗和平均の比の平方根を求め、第４及び第５の
メモリの信号に乗算する。そして、第１及び第２の減算
器は、第１及び第２の正規化演算器の出力と、第１のメ
モリの出力との差を算出する。

【００１８】このように、ディジタルソースに記憶され
ている絶対基準信号と比較することにより、再生系及び
被測定信号の入力系測定系が被測定信号に及ぼす劣化の
絶対レベルを測定し、更に再生信号が持つ固有の特性の
絶対レベルを測定し、その結果を出力するようにしてい
る。

【００１９】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１実施例における
信号比較装置の構成を示すブロック図である。図１にお
いて、入力端子２１はＣＤやＤＡＴ等のディジタルソー
スから直接再生されるディジタル信号の入力部である。
入力器２２は入力端子２１に入力された信号からディジ
タルソースに記録されているディジタル信号を抽出する
回路であり、その出力は第１のメモリ２３及び第１のク
ロック発生器２４に与えられる。メモリ２３はディジタ
ルソースから抽出された所定長のディジタル信号を一時
保持するメモリである。又クロック発生器２４は入力器
２２から出力されるディジタル信号からその動作基準ク
ロックを検出し、外部同期クロックをＡ／Ｄ変換器に与
えるものである。第２のクロック発生器２５はクロック
発生器２４と独立した内部クロック信号を発生する回路
で、そのクロック周期はクロック発生器２４と異なり一
定である。各クロック発生器２４，２５の出力は切換ス
イッチ２６に与えられる。

【００２０】一方、入力端子２７，２８は各ディジタル
ソースから復調された２チャンネルのアナログ信号を入
力するもので、その入力信号は切換スイッチ２９に与え
られる。切換スイッチ２９は入力端子２７，２８の信号
を択一的に切換え、その出力をＡ／Ｄ変換器３０に与え
る。Ａ／Ｄ変換器３０は切換スイッチ２９で選択された
一方のチヤンネルのアナログ信号を、クロック発生器２
４又は２５のいずれかのクロック信号に同期し、ディジ
タル信号に変換する回路である。Ａ／Ｄ変換器３０の出
力は、切換スイッチ３１を介し第２のメモリ３２又は第
３のメモリ３３に与えられる。切換スイッチ２９と切換
スイッチ３１は連動しており、入力端子２７に与えられ
てディジタル変換された信号はメモリ３２に格納され、
入力端子２８に与えられてディジタル変換された信号は
メモリ３３に格納される。

【００２１】メモリ３２，３３は所定長のディジタル信
号を一時保持するもので、メモリ２３と同程度の記憶容
量を有しており、その出力は共に遅延補正演算器３４に
与えられる。遅延補正演算器３４はメモリ３２，３３に
格納された夫々のディジタル信号の、メモリ２３に格納
されたディジタル信号に対する時間ずれを検出し、メモ
リ２３のディジタル信号と同一時間軸に配列されるよう
時間補正する回路であり、その出力は第４のメモリ３５
及び第５のメモリ３６に与えられる。尚、遅延補正演算
器３４での２信号の時間ずれの検出は、従来の信号比較
装置の遅延演算回路８と計数回路９における相互相関の
算出により実現される。メモリ３５はメモリ３２に格納
されたディジタル信号をメモリ２３の信号と基準時間を
同一にして記憶する回路である。又メモリ３６もメモリ
３３の信号をメモリ２３と信号の基準時間を同一にして
記憶する回路である。メモリ３５、３６の出力は夫々平
均化演算器３７に与えられる。

【００２２】平均化演算器３７はメモリ２３，３５，３
６に保持された所定長のディジタル信号の二乗和平均を
夫々算出する演算器である。第１の正規化演算器３８
は、メモリ３５に保持された信号の二乗和平均値に対し
て、メモリ２３に保持された信号の二乗和平均値の比の
値を求め、この比の値の平方根を算出し、更にこの平方
根値にメモリ３５に保持される信号を乗算する回路であ
る。又第２の正規化演算器３９は、メモリ３６に保持さ
れた信号の二乗和平均値に対して、メモリ２３に保持さ
れた信号の二乗和平均値の比の値を求め、この比の値の
平方根を算出し、更にこの平方根値にメモリ３６に保持
される信号を乗算する回路である。次に第１の減算器４
０はメモリ２３の信号と、正規化演算器３８の出力信号
との差を算出する回路である。第２の減算器４１もメモ
リ２３の信号と正規化演算器３９の出力信号との差を算
出する回路である。減算器４０，４１の出力は夫々出力
端子４２，４３に与えられる。

【００２３】また、図２は本発明の第１実施例の信号比
較装置に接続され、被測定対称となる信号発生装置の概
略図である。ＣＤ５１は音声情報等がディジタル記録さ
れたソースメディアとしてのＣＤである。ＣＤプレーヤ
５２はＣＤ５１の音声情報を再生するプレーヤである。
ここではＣＤプレーヤ５２はＣＤ５１のディジタル信号
を復調して音声増幅器に与えるアナログ信号の出力端子
５３と、ＣＤ５１から読出されるディジタル信号を直接
出力するディジタル信号の出力端子５４を有しているも
のとする。

【００２４】以上のように構成された本発明の第１実施
例の信号比較装置の動作について図１及び図２を用いて
説明する。ＣＤ５１の所定のトラックをＣＤプレーヤ５
２で再生すると、図２の出力端子５４からはＣＤ５１か
ら読み取られたディジタル信号が復調回路やＤ／Ａ変換
器等を経由することなく直接出力される。出力端子５４
のディジタル信号を図１の入力端子２１に与えると、入
力器２２は入力された信号からＣＤ５１に記録されてい
る音声情報のディジタル信号を抽出する。このディジタ
ル信号は所定長だけメモリ２３に格納される。一方これ
と同時に、ＣＤプレーヤ５２の出力端子５３から出力さ
れるアナログ再生信号を入力端子２７に入力する。

【００２５】切換スイッチ２９は入力端子２７に入力さ
れている入力信号を選択し、Ａ／Ｄ変換器３０に供給す
る。また同時刻に、クロック発生器２４は入力器２２か
ら出力されるディジタル信号に同期した動作基準クロッ
ク信号を発生する。切換スイッチ２６はクロック発生器
２４の出力を選択し、Ａ／Ｄ変換器３０に与える。従っ
て、Ａ／Ｄ変換器３０はクロック発生器２４の出力に同
期して動作する。そして、切換スイッチ３１も切換スイ
ッチ２９と同期して切り換わり、Ａ／Ｄ変換器３０の出
力をメモリ３２に供給する。即ち、入力端子２７に入力
されたアナログ再生信号は、入力端子２１に入力される
信号と同期してディジタル信号に変換され、メモリ３２
に格納される。

【００２６】一方、ＣＤ５１の前述したトラックと同一
トラックをＣＤプレーヤ５２で再生し、図２の出力端子
５３を図１の入力端子２８に接続する。切換スイッチ２
９，３１を入力端子２８及びメモリ３３側に切り換える
と、入力されたアナログ再生信号はＡ／Ｄ変換器３０に
よってＡ／Ｄ変換される。このとき切換スイッチ２６は
クロック発生器２５の出力を選択するものとし、Ａ／Ｄ
変換器３０に与える。そうすれば、Ａ／Ｄ変換器３０は
クロック発生器２５の出力に同期して動作し、Ａ／Ｄ変
換出力をメモリ３３に供給する。即ち、入力端子２８に
入力されたアナログ再生信号は、独立したクロック発生
器２５の出力に同期してディジタル信号に変換され、メ
モリ３３に格納される。

【００２７】図３〜図５は第１実施例における遅延補正
演算器３４の動作説明図である。さて、メモリ２３、３
２、３３に格納された信号間には時間ずれが存在してい
る。図３はメモリ２３に保持されるディジタル信号のサ
ンプリング点に対し、他のメモリ３２，３３に保持され
るディジタル信号の時間ずれを示すものである。即ち、
メモリ２３とメモリ３２に格納されている信号間には、
図３（ａ）に示すような時間ずれＴ₀が存在する。入力
器２２の出力に同期してＡ／Ｄ変換器３０が動作するた
め、本来メモリ２３とメモリ３２に記憶されている信号
間には時間ずれは存在しない。しかし、実際の回路を構
成する素子の動作速度には限界があり、そのばらつきも
存在するためこのような時間ずれが発生する。しかし、
その時間ずれは一定している。即ち、ｎサンプル目のデ
ィジタル信号の時間ずれΔＴ(n)は以下に示す式（１
１）で表現できる。 ΔＴ（ｎ）＝Ｔ₀＝一定・・・（１１）

【００２８】また、メモリ２３とメモリ３３に保持され
ているディジタル信号間の時間ずれには、図３（ｂ）に
示すような時間ずれが存在する。即ち、クロック発生器
２５は入力器２２の出力信号とは非同期のクロックを発
生し、Ａ／Ｄ変換器３０はクロック発生器２５の出力に
同期して動作するため、クロック発生器２４，２５のサ
ンプリングクロックの周期の差を傾きとした一次関数の
関係を有する時間ずれが発生する。この時間ずれは、ｎ
サンプル目のディジタル信号の時間ずれをΔＴ(n)、メ
モリ２３、３２、３３に保持されるディジタル信号のサ
ンプリング周期をＴ_S0、クロック発生器２５のサンプリ
ング周期をＴ_s1、初期位相差をＴ₁とすると以下に示す
式（１２）で表される。 ΔＴ（ｎ）＝（Ｔ_s1−Ｔ_S0）・ｎ＋Ｔ₁・・・（１２）

【００２９】従って、遅延補正演算器３４では、メモリ
３２に保持されている信号に対しては式（１１）に示す
時間ずれを除去し、メモリ３３に保持されている信号に
対しては式（１２）に示す時間ずれを除去している。こ
のためメモリ２３に記憶されている信号との時間ずれが
無くなることになる。この場合、メモリ３２とメモリ３
３に記憶されている信号間の時間ずれも除去されたこと
になる。次に、メモリ３５は、遅延補正演算器３４でメ
モリ３２の信号をメモリ２３の信号で時間ずれを補正し
た信号を一時保持する。又、メモリ３６は、遅延補正演
算器３４でメモリ３３の信号をメモリ２３の信号で時間
ずれを補正した信号を一時保持する。そして、平均化演
算器３７はメモリ２３、３５、３６に保持されているデ
ィジタル信号の自乗和平均を夫々算出する。例えば、メ
モリ２３に記憶されている信号ｘ(i)（i=1,…,N）の自
乗和平均Ｘは、式（１３）で算出される。

【数１１】

【００３０】次に、正規化演算器３８は、メモリ２３と
メモリ３５に保持されている各信号の自乗和平均値の比
を演算し、その値の平方根を算出し、その結果にメモリ
３５の信号を乗算する。例えば、メモリ２３、３５に保
持されている信号をｘ(i)、ｙ(i)（i=1,…,N）とし、夫
々の自乗和平均をＸ，Ｙとする。次に正規化演算器３８
の出力をｙ'(i)（i=1,…,N）とすると、ｙ'(i)は式（１
４）で表現される。

【数１２】

【００３１】また、正規化演算器３９はメモリ２３とメ
モリ３６に保持されている各自乗和平均値の比を演算
し、その値の平方根を算出し、その結果にメモリ３６の
信号を乗算する。このように正規化演算器３８，３９
は、メモリ３５及び３６に記録されている信号の振幅
を、メモリ２３に記憶されている信号の振幅で正規化し
たことになる。そして、減算器４０はメモリ２３に保持
されている信号と正規化演算器３８の出力信号との差を
算出し、出力端子４２からその演算結果を出力する。同
様に減算器４１はメモリ２３に保持されている信号と正
規化演算器３９の出力信号との差を算出し、出力端子４
３からその演算結果を出力する。

【００３２】ここで、減算器４０、４１の出力信号は、
以下に述べるような意味を持つ。即ち図４において、
（ａ）はＣＤ５１に記録されている信号波形（サンプリ
ング周期Ｔ_s0）である。（ｂ）はＣＤプレーヤ５２でＣ
Ｄ５１から読み取ったディジタル信号をアナログ信号に
変換する動作タイミングクロックである。（ｃ）はＣＤ
プレーヤ５２に内蔵されたＤ／Ａ変換器を含むアナログ
回路部及びアナログ信号の出力端子５３、入力端子２
７、切換スイッチ２９、Ａ／Ｄ変換器３０等で雑音とし
て付加される波形である。（ｄ）はＡ／Ｄ変換器３０に
入力されるアナログ信号波形である。（ｅ）はＡ／Ｄ変
換器３０の動作基準クロックである。（ｆ）はＡ／Ｄ変
換器３０の出力信号、（ｇ）はメモリ３２に保持されて
いる信号、（ｈ）は遅延補正演算器３４で時間軸補正し
た信号波形を夫々アナログ信号で表示した波形図であ
る。

【００３３】図４において、（ａ）に示す波形を（ｂ）
に示すタイミングでアナログ信号に変換し、（ｃ）に示
す信号を付加したものが、実際にＡ／Ｄ変換器３０でデ
ィジタル信号に変換される波形（ｄ）である。これを
（ｅ）に示すクロックでディジタル信号に変換したもの
が（ｆ）に示す波形であり、（ａ）の波形と比較する
と、サンプリング周期がＴ₀だけずれている。これをメ
モリ３２に与えると、メモリ３２内のサンプリング周期
はＴ_S0であるため、（ｇ）に示すような波形になる。そ
して、遅延補正演算器３４で前述した式（１１）に示す
時間ずれを補正すると、図４（ｈ）に示すような波形に
なる。（ａ）の波形と（ｈ）の波形の相違は、（ｃ）に
示す雑音性の波形を付加されていることである。即ち、
ＣＤプレーヤ５２おいて、ＣＤ５１の所定のトラックか
らディジタル信号を読み取り、このディジタル信号をア
ナログ信号に変換する動作タイミングと、Ａ／Ｄ変換器
３０でこのアナログ信号をディジタル信号に変換するタ
イミングとが同一である。このため、メモリ３２に保持
されている信号を遅延補正演算器３４で補正した信号
は、ＣＤプレーヤ５２内のＤ／Ａ変換器を含むアナログ
回路部及び出力端子５３、入力端子２７、切換スイッチ
２９、Ａ／Ｄ変換器３０の影響のみを含んだ信号とな
る。

【００３４】次に、この信号は正規化演算器３８で、メ
モリ２３に保持されたディジタル信号の信号振幅で正規
化される。更に、減算器４０では、メモリ２３に記憶さ
れている信号と正規化演算器３８の出力信号との差が算
出され、出力端子４２から出力される。従って、絶対比
較基準であるディジタルソースに記録されている信号と
比較したこの差信号は、再生系及び入力信号の測定系が
被測定信号に及ぼす劣化の絶対レベルを示すことにな
る。

【００３５】又、図５において、（ａ）はＣＤ５１に記
録されている信号波形である。（ｂ）はＣＤプレーヤ５
２でＣＤ５１から読み取ったディジタル信号をアナログ
信号に変換する動作タイミングクロックである。（ｃ）
はＣＤプレーヤ５２内のＤ／Ａ変換器を含むアナログ回
路部及びアナログ信号の出力端子５３、入力端子２８、
切換スイッチ２９、Ａ／Ｄ変換器３０等で雑音として付
加される波形である。（ｄ）はＡ／Ｄ変換器３０に入力
するアナログ信号波形である。（ｅ）はＡ／Ｄ変換器３
０の動作基準クロック（サンプリング周期Ｔ_S1）であ
る。（ｆ）はＡ／Ｄ変換器３０の出力、（ｇ）はメモリ
３３に保持される信号、（ｈ）は遅延補正演算器３４で
時間軸補正した信号を夫々アナログ信号で表示した波形
図である。

【００３６】ここで、図４（ａ）〜（ｄ）と、図５
（ａ）〜（ｄ）の信号波形は同一である。図５（ａ）の
波形を図５（ｂ）に示すタイミングでアナログ信号に変
換し、図５（ｃ）に示す雑音性の信号を付加したもの
が、図５（ｄ）に示すように、Ａ／Ｄ変換器３０でディ
ジタル信号に変換される。この信号を図５（ｅ）に示す
クロックでディジタル信号に変換したものが、図５
（ｆ）に示す波形となる。図５（ａ）の波形を比較する
と、サンプリング周期が前述した式（１２）に示す値だ
けずれている。ここでは、Ｔ₁＝０として図５（ｆ）の
波形を示している。これをメモリ３３に記憶すると図５
（ｇ）に示すような波形になり、この出力を遅延補正演
算器３４で時間軸補正すると図５（ｈ）に示すような波
形になる。図５（ａ）の波形と図５（ｈ）の波形の相違
は、図５（ｃ）に示す雑音性の波形を付加したことと、
図５（ｂ）に示すＣＤプレーヤ５２でのディジタル信号
をアナログ信号に変換する動作タイミングクロックによ
る影響と、を含んだものである。

【００３７】図５においては、ＣＤプレーヤ５２でＣＤ
５１の所定のトラックからディジタル信号を読み取り、
読み取った信号をアナログ信号に変換する動作タイミン
グと、Ａ／Ｄ変換器３０でこのアナログ信号をディジタ
ル信号に変換するタイミングとが異なる。このため、メ
モリ３３に保持されている信号を遅延補正演算器３４で
補正した信号は、ＣＤプレーヤ５２内のＤ／Ａ変換器を
含むアナログ回路部及び出力端子５３、入力端子２８、
切換スイッチ２９、Ａ／Ｄ変換器３０の影響と、ＣＤプ
レーヤ５２のディジタル信号をアナログ信号に変換する
動作タイミングクロックずれや揺らぎによる影響と、を
含んだ信号となる。そして、この信号は正規化演算器３
９により、メモリ２３に保持されたディジタル信号の信
号振幅で正規化される。更に、減算器４１では、メモリ
２３に保持されている信号と、正規化演算器３９の出力
信号との差が算出され、出力端子４３から出力される。
従って、絶対比較基準であるディジタルソースに記録さ
れている信号と比較したこの差信号は、再生系及び入力
信号の測定系が被測定信号に及ぼす劣化の絶対レベル
と、再生信号が持つ固有の特性の絶対レベルと、を示す
ことになる。

【００３８】尚、ディジタルソースに記憶されている信
号と比較した再生信号が持つ固有の特性の絶対レベル
は、出力端子４２及び４３から出力される信号から容易
に判断できることはいうまでもない。このように本発明
の第１実施例の信号比較装置を用いることにより、絶対
比較基準であるディジタルソースに記録されている信号
と比較することで、再生系及び被測定信号の入力測定系
が被測定信号に及ぼす劣化の絶対レベルを検出すること
ができ、又再生信号が持つ固有の特性の絶対レベルを検
出することができる。

【００３９】尚本実施例では、二系統のアナログ入力を
受入れてＡ／Ｄ変換器３０のみを切換え同一の信号処理
を行っているが、一系統のアナログ信号のみを入力と
し、メモリ３３，３６及び正規化演算器３９，減算器４
１を省略するようにしてもよい。

【００４０】次に本発明の第２実施例について、図面を
参照しながら説明する。図６は第２実施例における信号
比較装置の構成を示すブロック図である。図６におい
て、入力端子２１，２７，２８、入力器２２、メモリ２
３，３２，３３、クロック発生器２４，２５、切換スイ
ッチ２６，２９，３１、遅延補正演算器３４は、夫々第
１実施例に示すものと同一であり、詳細な説明は省略す
る。第１実施例と異なる点は遅延補正演算器３４の出力
を第３の減算器５０に与えて、ここで処理を終了してい
ることである。減算器５０は、遅延補正演算器３４で補
正されたメモリ３２に保持されている信号と、メモリ３
３に保持されている信号との差を算出する演算器であ
り、その演算結果は出力端子５１から出力される。

【００４１】このように構成された第２実施例の信号比
較装置の動作について説明する。図２に示すＣＤプレー
ヤ５２の出力端子５４からのディジタル信号を図６の入
力端子２１に与えると、入力器２２は入力された信号か
らＣＤに記録されている音声のディジタル信号を抽出す
る。このディジタル信号はメモリ２３に記憶される。一
方これと同時に、ＣＤプレーヤ５２の出力端子５３から
出力されるアナログ再生信号を入力端子２７に入力す
る。切換スイッチ２９は入力信号を選択し、Ａ／Ｄ変換
器３０に供給する。又これと同時に、クロック発生器２
４は入力器２２から出力されるディジタル信号に同期し
た動作基準クロック信号を検出する。切換スイッチ２６
はクロック発生器２４又はクロック発生器２５の何れか
一方を選択し、Ａ／Ｄ変換器３０に与える。切換スイッ
チ３１も切換スイッチ２９と同期して切り換わり、Ａ／
Ｄ変換器３０の出力をメモリ３２に供給する。入力端子
２７に入力されたアナログ再生信号は、入力端子２１に
入力される信号と同期してディジタル信号に変換され、
メモリ３２に格納される。

【００４２】次に、例えば素材のみが異なり、同一のデ
ィジタル信号が記録された他のＣＤ５１ａをＣＤプレー
ヤ５２で再生し、図２の出力端子５３を図６の入力端子
２８に接続する。入力端子２８に入力されたアナログ再
生信号は切換スイッチ２９で選択されＡ／Ｄ変換器３０
に与えられる。そして、切換スイッチ２６でクロック発
生器２４又はクロック発生器２５の一方を選択し、Ａ／
Ｄ変換器３０に与える。又、切換スイッチ３１は切換ス
イッチ２９と同期して切り換わり、Ａ／Ｄ変換器３０の
出力をメモリ３３に供給する。

【００４３】遅延補正演算器３４は、メモリ２３とメモ
リ３３に保持されている信号間との時間ずれを検出し、
メモリ２３に保持されている信号に合わせて時間ずれを
補正する。次に減算器５０は補正した出力信号の差信号
を検出し、その結果を出力端子５１から出力する。ここ
で、出力端子５１から出力される差信号は、前述した図
４及び図５から判るように、再生信号が持つ固有の特性
を示す信号となる。

【００４４】このように第２実施例では、例えば、同一
のディジタル信号が記録されており、ＣＤ等のソースメ
ディアを構成する樹脂素材の違いによる再生信号の特性
差を、再生系及び測定系が被測定信号に及ぼす影響を除
去した状態で、簡単な回路構成で比較測定できるように
している。

【００４５】

【発明の効果】以上のように本発明の信号比較装置によ
れば、ＣＤやＤＡＴ等のディジタルオーディオソースの
再生信号を比較する場合、絶対基準であるディジタルソ
ースに記録されているディジタル信号と再生されるアナ
ログ信号との比較が定量的に行える。即ち、ディジタル
ソースを再生装置でアナログ信号に変換して信号比較装
置に入力する際、ディジタル信号に変換する過程におい
て、その通過回路及びそれを構成する素子の特性及びそ
のばらつきにより、被測定信号は例えばＤＣドリフトや
高周波ノイズ等の影響が付加されて信号が劣化する。こ
のため、ＣＤやＤＡＴ等のディジタルソースに記録され
る比較絶対基準信号に対して、再生系及び測定系が被測
定信号に及ぼす信号劣化の影響と、再生信号が持つ固有
の特性による影響とを分離することにより、再生系及び
測定系が被測定信号に及ぼす信号劣化と、再生信号が持
つ固有の特性による信号劣化を定量的に測定することが
可能となる。特に同一のディジタル信号が記録されてお
り、音声信号のソースとしてメディアを構成するディス
ク等の素材の違いによる再生信号の特性差を調べる場
合、再生系及び測定系が被測定信号に及ぼす影響を除去
した状態で、再生信号の特性を比較測定できるという効
果が得られる。

【図面の簡単な説明】

【図１】本発明の第１実施例における信号比較装置の構
成を示すブロック図である。

【図２】第１及び第２実施例の信号比較装置に接続され
る被測定対称となる信号発生装置の概略図である。

【図３】第１実施例における信号の時間ずれを説明する
説明図である。

【図４】第１実施例の動作を示すタイムチャートであ
る。

【図５】第１実施例の動作を示すタイムチャートであ
る。

【図６】本発明の第２実施例における信号比較装置の構
成を示すブロック図である。

【図７】従来の信号比較装置の一例を示すブロックであ
る。

【図８】従来の信号比較装置の記憶装置に保持される信
号の説明図である。

【図９】従来の信号比較装置における時間ずれを検出す
る動作の説明図である。

【符号の説明】

２２入力器２３，３２，３３，３５，３６メモリ２４，２５クロック発生器２６，２９，３１切換スイッチ３０Ａ／Ｄ変換器３４遅延補正演算器３７平均化演算器３８，３９正規化演算器４０，４１，５０減算器５１ＣＤ５２ＣＤプレーヤ

Claims

(57)【特許請求の範囲】

【請求項１】ディジタルソースに記録されているディ
ジタル信号の所定長を保持する第１のメモリと、前記ディジタルソースから復調したアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換器と、前記第１のメモリに入力されるディジタル信号に基づい
て前記Ａ／Ｄ変換器の動作基準信号を発生する第１のク
ロック発生器と、前記Ａ／Ｄ変換器の動作基準信号を独立して発生する第
２のクロック発生器と、前記第１及び第２のクロック発生器の出力を切り換えて
前記Ａ／Ｄ変換器に供給する切換スイッチと、前記Ａ／Ｄ変換器に前記第１のクロック発生器の出力が
供給された際前記Ａ／Ｄ変換器の出力するディジタル信
号の所定長を保持する第２のメモリと、前記Ａ／Ｄ変換器に前記第２のクロック発生器の出力が
供給された際前記Ａ／Ｄ変換器の出力するディジタル信
号の所定長を保持する第３のメモリと、前記第２及び第３のメモリに保持されている信号の、前
記第１のメモリに保持されている信号に対する時間ずれ
を検出すると共に、前記第１のメモリに保持されている
信号を基準として時間軸を補正する遅延補正演算器と、前記遅延補正演算器で補正された各信号と前記第１のメ
モリに保持された信号を入力とし、各々の信号の自乗和
平均を算出する平均化演算器と、前記平均化演算器から出力する前記第１のメモリの信号
の自乗和平均と前記第２のメモリの信号の自乗和平均の
比を算出して、前記遅延補正演算器の出力を乗算する第
１の正規化演算器と、前記平均化演算器から出力する前記第１のメモリの信号
の自乗和平均と前記第３のメモリの信号の自乗和平均の
比を算出して、前記遅延補正演算器の出力を乗算する第
２の正規化演算器と、前記第１のメモリに保持される信号と前記第１の正規化
演算器の出力との差を算出する第１の減算器と、前記第１のメモリに保持される信号と前記第２の正規化
演算器の出力との差を算出する第２の減算器と、を具備
することを特徴とする信号比較装置。
【請求項２】ディジタルソースに記録されているディ
ジタル信号の所定長を保持する第１のメモリと、前記ディジタルソースから復調したアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換器と、前記第１のメモリに入力されるディジタル信号に基づい
て前記Ａ／Ｄ変換器の動作基準信号を発生する第１のク
ロック発生器と、前記Ａ／Ｄ変換器の動作基準信号を独立して発生する第
２のクロック発生器と、前記第１及び第２のクロック発生器の出力を切り換えて
前記Ａ／Ｄ変換器に供給する切換スイッチと、前記Ａ／Ｄ変換器の出力するディジタル信号の所定長を
保持する第２のメモリと、前記第２のメモリに保持されている信号の、前記第１の
メモリに保持されている信号に対する時間ずれを検出す
ると共に、前記第１のメモリに保持されている信号を基
準として時間軸を補正する遅延補正演算器と、前記遅延補正演算器で補正された信号と前記第１のメモ
リに保持された信号を入力とし、各々の信号の自乗和平
均を算出する平均化演算器と、前記平均化演算器から出力する前記第１のメモリの信号
の自乗和平均と前記第２のメモリの信号の自乗和平均の
比を算出して、前記遅延補正演算器の出力を乗算する正
規化演算器と、前記第１のメモリに保持される信号と前記正規化演算器
の出力との差を算出する減算器と、を具備することを特
徴とする信号比較装置。
【請求項３】ディジタルソースに記録されているディ
ジタル信号の所定長を保持する第１のメモリと、前記ディジタルソースから復調したアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換器と、前記第１のメモリに入力されるディジタル信号に基づい
て前記Ａ／Ｄ変換器の動作基準信号を発生する第１のク
ロック発生器と、前記Ａ／Ｄ変換器の動作基準信号を独立して発生する第
２のクロック発生器と、前記第１及び第２のクロック発生器の出力を切り換えて
前記Ａ／Ｄ変換器に供給する切換スイッチと、前記Ａ／Ｄ変換器に前記第１のクロック発生器の出力が
供給された際前記Ａ／Ｄ変換器の出力するディジタル信
号の所定長を保持する第２のメモリと、前記Ａ／Ｄ変換器に前記第２のクロック発生器の出力が
供給された際前記Ａ／Ｄ変換器の出力するディジタル信
号の所定長を保持する第３のメモリと、前記第２及び第３のメモリに保持されている信号の、前
記第１のメモリに保持されている信号に対する時間ずれ
を検出すると共に、前記第１のメモリに保持されている
信号を基準として時間軸を補正する遅延補正演算器と、前記遅延補正演算器から出力する前記第２のメモリの信
号と前記第３のメモリの信号との差を算出する減算器
と、を具備することを特徴とする信号比較装置。