JP2601554B2 - 厚膜ハイブリッド回路の製造方法 - Google Patents

厚膜ハイブリッド回路の製造方法

Info

Publication number
JP2601554B2
JP2601554B2 JP2025008A JP2500890A JP2601554B2 JP 2601554 B2 JP2601554 B2 JP 2601554B2 JP 2025008 A JP2025008 A JP 2025008A JP 2500890 A JP2500890 A JP 2500890A JP 2601554 B2 JP2601554 B2 JP 2601554B2
Authority
JP
Japan
Prior art keywords
carbon dioxide
thick film
firing
atmosphere
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2025008A
Other languages
English (en)
Other versions
JPH02277282A (ja
Inventor
サティシュ・エス・タムハンカー
マーク・ジェイ・カーシュナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Messer LLC
Original Assignee
BOC Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOC Group Inc filed Critical BOC Group Inc
Publication of JPH02277282A publication Critical patent/JPH02277282A/ja
Application granted granted Critical
Publication of JP2601554B2 publication Critical patent/JP2601554B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 本発明はハイブリッド回路製造分野における改良に関
する。さらに詳しくは、本発明は銅適合性の異なる厚膜
材料を単独焼成雰囲気下で焼成することから成る、セラ
ミックハイブリッド回路の改良製造方法に関する。
高い充填密度を有する厚膜ハイブリッド回路は技術上
周知である。ハイブリッド回路は半導体から成るマルチ
レベル中間回路すなわちセラミック絶縁体基板上に取付
けた集積回路チップである。この回路は半導体チップ、
コネクタリード、コンデンサー、抵抗体等を取付けるた
めの末端パッドを備えるように設計される。
厚膜電気部品は、有機溶媒、結合剤、及び導体材料、
抵抗体材料または誘電体材料からなるインクまたはペー
ストから製造される。インクはセラミックまたはガラス
のような非導電性基板上に特定のパターンでスクリーン
印刷する。次に印刷した基板を乾燥させてペースト中に
含まれる有機溶媒を除去し、次に基板を焼成して無機成
分を焼結または融着させて印刷した膜を基板に結合させ
る。
貴金属導体ペーストは例えば、金、銀、白金、パラジ
ウム、イリジウム、ロジウム、ルテニウム、オスミウム
のような、貴金属または貴金属の組合せから調製され
る。抵抗体ペーストは例えば炭素、タリウム、インジウ
ム、ルテニウム等のような、種々の物質から調製され
る。誘電体ペーストは例えばガラス、セラミック、釉薬
(glaze)及び強誘電性物質のような物質から調製され
る。
典型的な厚膜焼成方法では、印刷し乾燥した基板をマ
ルチゾーンベルト炉に通す。ベルトの速度は一定であ
り、基板は典型的に約700〜1000℃まで、温度の増加す
る領域を通って進む。基板は所定時間、一般には約5〜
15分間の間ピーク温度に維持され、その後周囲温度に冷
却する。炉内の領域(ゾーン)は一般に加熱領域(約60
0℃までの温度)、高温領域(ピーク温度)、冷却領域
(周囲温度)と呼ばれる。焼成プロセス中の酸化性雰囲
気(空気)の存在は、厚膜と基板との間に生じる焼結結
合プロセスを促進するのに役立つ。酸化性雰囲気の存在
は、印刷工程中のペーストの流動性を改良するためにペ
ースト中に存在する炭素をベースとするビヒクルを酸化
し、除去するためにも役立つ。有機ビヒクルは酸化され
て一酸化炭素、二酸化炭素及び水蒸気のような副生成物
を揮発させるが、これらは存在する空気雰囲気によって
炉から容易に追い出される。
ハイブリッド回路は電気部品の多重層を用いることに
よって三次元構造で一般に作られる。導体層の間に誘電
絶縁層を挿入し、導体を互いに交差させる。この絶縁さ
れた重複導体層は、絶縁層を通して形成されて導体材料
を充填した通路を介して相互連絡される。その通路は個
々のセラミック絶縁体層に形成された孔であり、これに
は導体金属ペーストが充填される。焼結後、通路は緻密
な導体金属相互連絡部分になる。
銅のような卑金属がコストが安く、物理的性質(はん
だ付け適正、導電性)が良いために、貴金属の代りに厚
膜導体ペーストに用いられている。銅は焼成中に空気中
で酸化されるので、焼成工程中は例えば窒素のような不
活性または中性の雰囲気を用いなければならない。しか
し、不活性雰囲気は銅成分を酸化しないばかりでなく、
ペーストから炭素ベースのビヒクルを効率的な形で酸化
除去しない。焼成雰囲気に酸化剤が存在しない場合には
有機成分の一部が焼成プロセス中に熱分解する。
有機ペーストビヒクルを酸化除去するために、低レベ
ルの酸素または他の酸化剤が不活性な焼成雰囲気に一般
に加えられている。典型的な銅適合性厚膜プロセスで
は、有機ビヒクルと反応させるために少量の酸化剤(典
型的に約100ppm酸素まで)を加えた実質的に不活性な雰
囲気(窒素)下のベルト炉内で、印刷されたセラミック
基板を焼成する。ベルト炉内の加熱領域は一般に、有機
ビヒクルを加熱して完全に除去する場所、すなわち炉が
ピーク温度に達する前の領域である。酸化剤の添加は低
温の加熱領域に限定される。約600℃より高い温度を有
する領域に漏出する多少の量の酸素は銅を酸化させるの
で、領域間は完全に分離しなければならない。
厚膜焼成プロセス中の不活性雰囲気中での酸化剤ドー
パント(dopant)の使用は幾つかの欠点を有している。
不活性焼成雰囲気中のドーパントの濃度は正確に制御し
なければならないが、このような低い濃度レベルでは、
このような制御が困難である。酸化剤は銅導体を酸化す
る傾向もあり、酸化銅被膜の形成のために導体の電気的
特性及びはんだ付け適性を不利に変化させる。さらに、
炭素ベースのビヒクルは一般には焼成雰囲気中に存在す
る酸素と十分に反応せず、遊離炭素(すす)を形成しが
ちであり、この遊離炭素は炉の壁や加熱要素及び基板自
体にも沈着する。このような沈着物は定期的に除去しな
ければならず、操作費用を高めることになる。基板上の
炭素沈着物は許容しがたい外観をもたらし、特に炭素沈
着物が多重層ハイブリッド構造の層間に存在する場合に
は、欠陥ある回路を形成することになる。
厚膜焼成プロセスにおける不活性雰囲気中の通常の酸
化剤ドーパントの使用は他の有意な欠点をも有してい
る。回路の導体、抵抗体及び誘電体の各成分は通常異な
る化学組成を有しているので、焼成プロセス中の雰囲気
内の化学的処理要件も異なる。各電気部品は通常、別々
に印刷、焼成されなければならず、製造費用をさらに高
めることになる。
インターナショナルビジネスマシンコーポレーション
(International Business Machines Corporation)に
譲渡された米国特許第4,234,367号(Herron他)は、特
定割合の水素と水蒸気から成る雰囲気内での銅をベース
とする導体の厚膜回路の焼成プロセスとその後の不活性
ガスによる掃去とを開示している。この雰囲気は銅に対
しては還元性であるが炭素に対しては酸化性であると述
べられている。
エアープロダクツアンドケミカル社(Air Products a
nd Chemicals.inc.)に譲渡された米国特許第4,622,240
号(Yext他)は、副次的な水蒸気量を含む不活性雰囲気
中に酸化剤として亜酸化窒素を用いた、銅ベースの導体
厚膜電気部品の焼成プロセスを開示している。
Paranisamyらは、ペースト中の有機結合剤の熱分解ま
たは不完全な除去によって、酸化によって除去されなけ
ればならない炭素が生じるという仮定に基づいて、銅と
炭素の酸化の熱力学を比較している。(マイクロエレク
トロニクスの1986年国際シンポジウム(ISHM)の会議録
(Proceedings of the 1986 International Symposium
on Microelectronics)、848〜858頁。)Paranisamyら
は、一酸化炭素−二酸化炭素混合物と反応性混合物とし
ての水素−水蒸気混合物の熱力学を議論して、水素−水
蒸気混合物がよりすぐれたドーパントであると結論して
いる。
以上のように、銅適合性厚膜回路経路形成方法の焼成
工程中の炭素主成分ビヒクルの酸化除去のためには、多
くの方法が公知である。しかし、各方法は酸化剤ドーパ
ントの非常に正確な制御を必要とし、このことはこのよ
うな低レベルでは非常に困難であるので、こられの方法
のいずれも完全に十分であるとは云えない。さらに、こ
れらの方法のいずれも異なる電気部品(導体、抵抗体、
誘電体のような)を同時に焼成できるような、単独焼成
雰囲気を提供していない。従って、銅成分に対する還元
性〜中性条件を維持しながら、炭素含有残留物を十分に
酸化除去するような、厚膜形成プロセスの焼成方法の改
良が必要とされている。異なる銅適合性厚膜材料を単独
雰囲気中で焼成する改良方法も必要とされている。この
ようなプロセスは導体、抵抗体、誘電体材料の酸化剤に
対する感受性を減じ、厚膜形成プロセスの収量を向上さ
せ、ハイブリッド回路製造コストを低下させる。本発明
は単独の炉雰囲気下での異なる厚膜成分の焼成を可能に
するような改良方法を提供する。
本発明は、単独焼成雰囲気中で異なる銅適合性厚膜材
料を焼成することから成る、ハイブリッド回路の厚膜の
改良焼成方法を提供する。この方法はハイブリッド回路
基板への塗布に適したペーストの製造工程、例えばスク
リーン印刷のような通常の方法による基板へのペースト
の塗布工程、印刷した基板の乾燥工程及び不活性ガスと
二酸化炭素から成る雰囲気内で高温において基板を焼成
して電気部品を形成する工程から成る。他の実施態様で
は、純粋な二酸化炭素から成る雰囲気内で基板とペース
トを焼成する。
本発明はセラミックハイブリッド回路の厚膜成分を焼
成するための改良方法に関する。さらに、本発明は単独
周囲雰囲気内での異なる銅適合性厚膜材料の焼成方法を
提供する。特に、この改良方法はハイブリッド回路基板
への塗布に適したペーストの調製工程、例えばスクリー
ン印刷、インクジェット印刷等のような通常の方法によ
って基板ペーストを塗布する工程、印刷した基板を乾燥
する工程、不活性ガスと二酸化炭素から成る雰囲気内、
高温において基板を焼成して電気部品を形成する工程か
ら成る。他の実施態様では、基板とペーストを純粋な二
酸化炭素雰囲気中で焼成する。
出願人は、厚膜材料を不活性ガスとドーパントとして
の二酸化炭素から成る雰囲気または純粋な二酸化炭素か
ら成る雰囲気中で焼成すると、有機結合剤残留物が十分
に酸化除去されることを発見した。本発明の周囲焼成雰
囲気は銅ベース成分を酸化するという不利な効果なし
に、炉雰囲気から有機結合剤残留物を除去するために必
要な酸化力を提供する。
さらに、本発明の周囲焼成雰囲気は例えば導体、抵抗
体、誘電体のような異なる厚膜材料の焼成に適合する単
独雰囲気を提供する。本発明の焼成雰囲気は、広範囲な
異なる厚膜材料の焼成に適合する他に、安価であり、使
用と制御が容易であり、広範囲な利用可能性を有し、焼
成材料の好ましい特性を改良する。
好ましい実施態様では、厚膜要素の改良焼成方法を不
活性ガスと、0.5〜50容量%、好ましくは2〜25容量
%、特に好ましくは2〜5容量%の範囲内の二酸化炭素
とから成る雰囲気内で実施する。
他の実施態様では、厚膜要素の改良焼成方法を純粋な
二酸化炭素から成る周囲雰囲気内で実施する。
本発明に有用な不活性(中性)ガスはハイブリッド回
路内の厚膜要素と反応しないようなガスである。特定の
不活性ガスは用いる特定の厚膜要素によって変化する。
適当な不活性ガスは窒素、希ガス及びこれらの混合物を
含む。好ましい不活性ガスは窒素、アルゴン、ヘリウム
及びこれらの混合物である。
典型的な厚膜電気回路の製造方法では、通常の方法例
えばスクリーンまたはマスクを通しての印刷によって、
適当な基板に好ましい電気部品材料(導体と、抵抗体お
よび/または誘電体材料)を含むペーストを選択的に塗
布することによって電気部品を形成する。有機溶媒は乾
燥プロセス中に除去され、膜にその強度を与える有機結
合剤は一般には約200℃〜約600℃の範囲内の温度での焼
成プロセスの開始時に除去される。
厚膜ペーストの製造では、印刷に適した流動性を与え
るためと印刷される膜の高温での焼成開始までの一体性
を確保するのに十分な量で、有機物質を電気的要素に一
般に加える。通常のペースト形成に結合剤として用いら
れる典型的な有機物質には、種々のメタクリレート、ポ
リ(ビニルブチレート)、セルロース誘導体(例えばエ
チルセルロース)等及びこれらの混合物がある。ビヒク
ルすなわち溶媒として有用な代表的有機物質には、α−
テレピネオール、ブチルカルビトールアセテート、特定
のアルコール、アセトン等及びこれらの混合物がある。
このビヒクル物質は一般には約100℃〜約150℃の温度で
の厚膜製造の乾燥工程中に実質的に除去されるが、結合
剤は焼成炉の加熱領域で除去される。
本発明は理論的な考察に限定されないが、膜がその特
徴的なミクロ構造を発達させ始め、残留炭素が膜成分の
化学的安定性に有害になるほど十分に高い温度に膜が達
する前に、ペースト組成物の一部として用いられた有機
ビヒクルを多層状膜から除去しなければならないと考え
られる。二酸化炭素は溶融ガラス中で高い溶解度を有す
ることが分かっており、厚膜ペースト組成物に有機結合
剤としてしばしば用いられるメタクリレートに対して特
に高い透過性を有する良好な可塑剤である。周囲焼成雰
囲気中の二酸化炭素の存在は有機結合剤の流動性を改善
し、結合剤残留物を膜から容易に漏出させ、焼成雰囲気
中で酸化させると考えられる。
本発明に有用な導体ペースト被覆は好ましい加工性を
有し、安定であり、集積回路製造プロセスに適合しうる
ことが当業者に周知の被覆である。導体被覆は導体材料
と例えば溶媒、結合剤等のような添加剤とから成る。導
体被覆に有用な導体材料は卑金属である。有用な卑金属
には銅、ニッケル、アルミニウム、及びこれらの合金が
ある。適当な銅導体被覆には市販の銅厚膜導体ペースト
があり、実質的な銅厚膜導体ペースト、銅合金厚膜導体
ペースト等及びこれらの混合物がある。導体被覆は導体
材料の他に、例えばBi2O3、PbO、CdOのような反応性結
合剤を含む。好ましい実施態様では、導体材料は銅とそ
の合金がある。
厚膜銅導体、銅適合性抵抗体及び誘電体の焼成は、膜
の好ましい化学的性質を維持するために、温度プロフィ
ルの厳密な制御を必要とする。温度プロフィルは有機結
合剤の除去、ガラス軟化速度、液相焼結速度及び膜のミ
クロ構造発達の制御のために重要である。
本発明に有用な抵抗体ペースト被覆は、好ましい加工
性を有することが当業者に周知であり、安定であり、集
積回路製造プロセスに適合しうるような被覆である。抵
抗体被覆は抵抗体材料と例えば溶媒、結合剤等のような
添加剤とから成る。適当な抵抗体材料には、例えば炭
素、タリウム、インジウム、ルテニウム、等及びこれら
の酸化物及びこれらの混合物のような多様な物質を含
む。好ましい抵抗レベルは、抵抗体被覆を含む焼成した
基板をレーザーまたは空気研摩によってトリミングする
ことによって得られる。
本発明に有用な誘電体ペースト被覆は好ましい加工性
を有することが当業者に周知であり、安定であり、集積
回路製造プロセスに適合しうるような被覆である。誘電
体被覆は誘電体材料と例えば溶媒、結合剤等のような添
加剤とから成る。誘電体ペーストに有用な適当な誘電体
材料には、ガラス、釉薬及び例えばアルミニウム、ケイ
素、ホウ素、カルシウム、ストロンチウム、マグネシウ
ム、及びジルコンの酸化物、すなわちAl2O3、SiO2、B2O
3、CaO、SrO、MgO、ZrO2及びアルミニウム、ホウ素、カ
ルシウム、鉛等及びこれらの混合物のような強誘電性物
質がある。誘電体の絶縁性の範囲は特定の用途に依存し
て広く変化する。誘電体は多層状回路、コンデンサーの
形成にしばしば用いられ、セラミック基板に形成する回
路の全体を密封シールするために用いることもできる。
本発明に有用な非導電性基板は、好ましい加工性を有
することが当業者に周知であり、安定であり、集積回路
製造プロセスに適合性であるハイブリッド回路基板であ
る。本発明に適当な非導電性基板には、磁器化鋼、ガラ
ス、96%アルミナのような酸化物及び非酸化物セラミッ
ク、窒化アルミニウム等及びこれらの混合物がある。好
ましい実施態様では、非導電性基板は96%アルミナであ
る。
本発明を下記の実施例によってさらに説明するが、こ
れらの実施例は特許請求の全範囲を限定するのではな
い。
実施例 厚膜電気部品の製造方法の典型的な例には、次のよう
な工程が含まれる: (a)セラミック基板への塗布に適したペーストを形成
する; (b)スクリーン印刷のような通常の方法によって、基
板にペーストを塗布する (c)印刷した基板を乾燥する; (d)基板とペーストを不活性ガスとドーパント物質と
から成る雰囲気中で高温において、適当な温度プロフィ
ルで焼成して電気部品を形成する。
次の例における電気部品はマルチゾーンベルト炉内で
焼成した。ベルトの速度は一定であり、基板は典型的に
約700℃〜1000℃まで温度が増加する分離された領域を
通る。基板を所定時間、一般には約5〜15分間最大温度
に維持し、その後基板を周囲温度に冷却した。ベルト炉
の加熱領域は一般に有機ビヒクルを加熱して完全に除去
する領域、すなわち炉がピーク温度に達する前の領域で
ある。
市販の厚膜抵抗体の大部分の組成は広範囲に変化す
る。従って、下記の例は主として、本発明の周囲焼成雰
囲気の、市販抵抗体に用いられる種々の材料との適合性
を説明するために、抵抗体の焼成方法に関する。
一方、大部分の市販の銅厚膜導体の組成は互いに実質
的に同じである。同様に、大部分の市販の厚膜誘電体の
組成は、ペースト組成物に含まれる添加剤に僅かな差異
が存在するが、互いに実質的に同じである。そのため、
プロセスの焼成化学的要件は銅厚膜導体相互では、また
誘電体材料相互では実質的に異ならない。
例1〜6 これらの例は、セラミックハイブリッド回路内の種々
の銅適合性厚膜抵抗体材料の焼成に種々の周囲雰囲気を
用いた焼成方法の比較を説明する。
市販抵抗体に用いられる主要要素の幾つかを下記の第
1表に示す: 抵抗体を首尾良く焼成するための基準は、適当な比抵
抗値(R、ohm/cm)、適当な比シート抵抗値(R、ohm/
cm2)及び最低許容熱抵抗率(TCR、ppm/℃)を材料につ
いて得ることを含む。
第2表は、例1〜6で焼成した市販抵抗体ペーストに
ついて抵抗体のシート抵抗設計値(R)、高温(+125
℃)と低温(−55℃)の熱抵抗率(TCR)を示す。試験
した抵抗体ペーストは第1表と同じである。
第3表は例1〜6の焼成方法の焼成プロセスの加熱領
域段階または焼成プロセス全体の周囲窒素雰囲気に用い
るドーパント物質を示す。例1〜6の焼成プロセスで製
造した抵抗体について求めたシート抵抗の平均値、高温
及び低温での熱抵抗率(TCR)をも第3表に示す。
2%二酸化炭素を含む窒素雰囲気中で焼成した抵抗体
は全て、+/−150ppm/℃の一般に認められた許容範囲
内に十分入るシート抵抗とTCR値を示した。特定の場合
には、他のドーパント入り雰囲気も良好なシート抵抗値
とTCR値を有する抵抗体を生じた。例えば、ヘレウス・1
00Kohm抵抗体(HH)は加熱領域で窒素中に約8000ppm水
蒸気を含む雰囲気中で焼成した場合に良好な抵抗値を示
す。しかし、同じ雰囲気内でヘレウス・100ohm抵抗(H
L)は焼成プロセス中で剥離した。従って、本発明の二
酸化炭素ドーパント入り雰囲気は多様な抵抗体の焼成に
適合した。さらに、大部分の場合に、二酸化炭素によっ
て得られた値は被検ドーパントの中で最もよかった。
例7〜9 これらの実施例は、セラミックハイブリッド回路内の
種々の銅適合性厚膜抵抗体材料の焼成に関して、周囲窒
素雰囲気に種々の濃度の二酸化炭素ドーパント(0.5〜2
5%)を用いた焼成方法の比較を示す。
第4表は例7〜9の方法での焼成プロセスの加熱領域
段階の周囲窒素雰囲気に用いた二酸化炭素ドーパント物
質の濃度(0.5、2、25%)を示す。これらの焼成プロ
セスで製造した抵抗体のシート抵抗平均値と熱抵抗率
(TCR)も第4表に示す。
二酸化炭素ドーパント入り窒素雰囲気中で焼成した抵
抗体は全て、+/−150ppm/℃の一般に認められた許容
範囲内に十分入るシート抵抗値とTCR値とを示した。
デュポン(Dupont)のホウ化ランタン抵抗体は窒素中
に低濃度二酸化炭素を含む雰囲気内で焼成した場合に良
好なシート抵抗値とTCR値を示し、ヘレウスのバリウム
タンタル・ピロクロルとルテニウム酸塩添加ストロンチ
ウム抵抗体は、高濃度二酸化炭素を含む雰囲気内で焼成
した場合に、良好なシート抵抗値とTCR値とを示した。
従って、本発明の二酸化炭素ドーパント入り雰囲気は抵
抗体の焼成に適合した。
例10〜16 これらの実施例は、セラミックハイブリッド回路内で
の2種類の銅適合性厚膜抵抗体材料(デュポン、ホウ化
ランタン(DL)と酸化スズピクロル(DH)抵抗体)の焼
成のために、周囲窒素雰囲気に種々の濃度の二酸化炭素
ドーパント(0〜100%)を用いた焼成方法の比較を示
す。
第5表は、例10〜16の方法の焼成プロセスの加熱領域
または焼成プロセス全体の周囲窒素雰囲気に用いた二酸
化炭素ドーパント濃度(0%、0.5%、2.25%、10%、2
5%、100%)を示す。例10〜16の焼成プロセスで製造し
た抵抗体のシート抵抗平均値と熱抵抗率(TCR)も第5
表に示す。
2種類の抵抗体はそれらの化学組成の相違のために二
酸化炭素ドーパント入り雰囲気に対して異なる反応を示
した。2種類の抵抗体の大部分の抵抗値とTCR値は一般
に認められた許容範囲内に十分に含まれた。両抵抗体は
炉全体の窒素中10%二酸化炭素の雰囲気中で焼成した場
合に全ての場合に許容できる抵抗値を示した。従って、
本発明の二酸化炭素ドーパント入り雰囲気は抵抗体の焼
成と適合した。
デュポンDH抵抗体は100%二酸化炭素の雰囲気内で焼
成した場合にも、許容できる範囲内のTCR値を示した。
他のデュポン抵抗体(DL)は100%二酸化炭素の雰囲気
内で焼成した場合に抵抗値の大きな増加を示した。
これらの実施例は好ましい現状を得るために一定の抵
抗体の抵抗値とTCR値を調節するための二酸化炭素の多
用性を説明する。
例17〜23 これらの実施例はセラミックハイブリッド回路中の2
種類の銅適合性厚膜抵抗体材料(ヘレウス、バリウムタ
ンタル・ピロクロル(HL)及びルテニウム酸塩添加スト
ロンチウム(HH)抵抗体)を焼成するための周囲窒素雰
囲気中に異なる濃度の二酸化炭素(0〜100%)を用い
た焼成方法の比較を実証する。
第6表は例17〜23の方法の焼成プロセスの加熱領域段
階中または焼成プロセス全体で周囲窒素雰囲気中に用い
た二酸化炭素ドーパント物質の濃度(0%、0.5%、2.2
5%、10%、25%、100%)を示す。例17〜23の焼成プロ
セスで製造した抵抗体のシート抵抗平均値と熱抵抗率
(TCR)も第6表に示す。
2種類の抵抗体はそれらの化学組成の相違のために二
酸化炭素ドーパント入り雰囲気に対して異なる反応を示
した。2種類の抵抗体の大部分の抵抗値とTCR値は一般
に認められた許容範囲内に十分に入る。両抵抗体は炉全
体の窒素中10%二酸化炭素の雰囲気中で焼成した場合
に、あらゆる場合に許容できる抵抗値を示した。従っ
て、本発明の二酸化炭素ドーパント入り雰囲気は抵抗体
の焼成に適合した。
ヘレウス抵抗体(HLとHH)は、100%二酸化炭素雰囲
気中で焼成した場合に抵抗値の大きな増加を示した。
例24〜27 これらの実施例はセラミックハイブリッド回路中の銅
適合性厚膜導体材料を焼成するための窒素周囲雰囲気中
に種々の種類のドーパントを用いた焼成方法の比較を示
す。
第7表は例24〜27の焼成プロセスの加熱領域段階中の
周囲窒素雰囲気に用いたドーパント物質の種類と濃度を
示す。例24〜27の焼成プロセスで製造した導体の平均の
銅接着引張り強度(Kg/80mil×80mil・パッド)、標準
偏差、変化率をも第7表に示す。
導体の初期及びエージング後(150℃で168時間)接着
テストはドーパント入り焼成雰囲気のいずれに対しても
導体の大きな感受性を示さなかった。二酸化炭素入り窒
素雰囲気中で焼成した導体は最大接着強度を示した。
上記例に加えて、他の試験は窒素中に25%CO2ドーパ
ントを含む雰囲気中で焼成した導体に銅酸化が観察され
ないことを示した。100%CO2雰囲気中で焼成した銅パッ
ドは有意な酸化を示さず、ハンダ付け適性を有してい
た。従って、本発明の二酸化炭素ドーパント入り雰囲気
は導体の焼成に適合した。
例28〜33 これらの例はセラミックハイブリッド回路中の銅適合
性厚膜誘電体材料を焼成するための窒素周囲雰囲気に種
々の種類のドーパントを用いた焼成方法の比較を示す。
第8表は例28〜33の方法の焼成プロセスの加熱領域段
階または焼成プロセス全体の周囲窒素雰囲気に用いたド
ーパントの種類と濃度を示す。焼成作業はデュポン4575
誘電体に対して比較のためにドーパントとして水(H
2O)または種々の濃度の二酸化炭素(CO2)を含む窒素
周囲雰囲気中で実施した。例28〜33の焼成プロセスで製
造した誘電体の電流漏れテストと変化率の結果を第8表
に示す。
二酸化炭素ドーパント入り雰囲気中で焼成したデュポ
ン4575誘電体の電流漏れ値は一般に認められた許容範囲
内に十分に含まれた。さらに、ドーパントとしてのCO2
の焼成雰囲気への使用は、得られた誘電体の電流漏れを
有意に減じた。従って、本発明のドーパント入り雰囲気
中での焼成は誘電体に適合する。
上記実施例は銅と誘電体インクのみを焼成する場合
に、100%CO2の炉雰囲気が最適結果を与えることを示
す。
従って、本発明の二酸化炭素ドーパント入り雰囲気は
導体、抵抗体、誘電体の焼成に適合する。
以上、本発明を説明したが、同様の方法が多様なやり
方で変化しうることは明らかである。このような変化は
本発明の精神及び範囲からの逸脱と見なすべきでなく、
このような変更の全ては特許請求の範囲に含まれるもの
である。
フロントページの続き (72)発明者 マーク・ジェイ・カーシュナー アメリカ合衆国ニュージャージー州 07960,モーリスタウン・マウント・ケ ンブル・アベニュー 38 (56)参考文献 特開 昭63−69786(JP,A) 特開 昭60−149191(JP,A) 実開 昭58−131662(JP,U)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】厚膜ハイブリッド回路の製造方法であっ
    て、 前記ハイブリッド回路の各々はハイブリッド回路基板に
    卑金属導体と、卑金属適合性抵抗体および/または卑金
    属適合性誘電体とを含む厚膜ペーストを塗布することに
    よって形成され、 前記厚膜ペーストの各々はさらに有機溶媒と有機結合剤
    とを含み、 前記厚膜ペーストを前記ハイブリッド回路基板上で乾燥
    することによって前記有機溶媒を前記厚膜ペーストから
    除去し、 前記ハイブリッド回路基板を、前記有機結合剤を前記厚
    膜ペーストから完全に除去するための加熱領域と前記厚
    膜材料を焼成するための焼成領域と前記ハイブリッド回
    路基板を冷却するための冷却領域とを有する炉内で高温
    で焼成することを含む方法において、 前記炉の少なくとも前記加熱領域内に単独焼成雰囲気を
    導入し、 前記単独焼成雰囲気は、二酸化炭素、または二酸化炭素
    を添加した単一種の不活性ガス、または二酸化炭素を添
    加した複数種の不活性ガスの混合物であり、 前記単独焼成雰囲気は前記卑金属導体、前記卑金属適合
    性抵抗体および前記卑金属適合性誘電体のうちのいずれ
    の厚膜材料とも適合するものであり、また前記卑金属導
    体を酸化しないものである、 ことを特徴とする、厚膜ハイブリッド回路の製造方法。
  2. 【請求項2】前記単独焼成雰囲気は、前記炉の前記加熱
    領域内と前記焼成領域内と前記冷却領域内に導入され
    る、請求項1に記載の方法。
  3. 【請求項3】二酸化炭素は、二酸化炭素を添加した単一
    種の前記不活性ガス中に、および二酸化炭素を添加した
    複数種の前記不活性ガスの混合物中に、0.5〜50.0容積
    %の範囲で存在する、請求項1に記載の方法。
  4. 【請求項4】二酸化炭素は、二酸化炭素を添加した単一
    種の前記不活性ガス中に、および二酸化炭素を添加した
    複数種の前記不活性ガスの混合物中に、2.0〜25.0容積
    %の範囲で存在する、請求項1に記載の方法。
  5. 【請求項5】二酸化炭素は、二酸化炭素を添加した単一
    種の前記不活性ガス中に、および二酸化炭素を添加した
    複数種の前記不活性ガスの混合物中に、2.0〜5.0容積%
    の範囲で存在する、請求項1に記載の方法。
JP2025008A 1989-02-03 1990-02-03 厚膜ハイブリッド回路の製造方法 Expired - Lifetime JP2601554B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30642989A 1989-02-03 1989-02-03
US306429 1989-02-03

Publications (2)

Publication Number Publication Date
JPH02277282A JPH02277282A (ja) 1990-11-13
JP2601554B2 true JP2601554B2 (ja) 1997-04-16

Family

ID=23185246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025008A Expired - Lifetime JP2601554B2 (ja) 1989-02-03 1990-02-03 厚膜ハイブリッド回路の製造方法

Country Status (6)

Country Link
EP (1) EP0381430A3 (ja)
JP (1) JP2601554B2 (ja)
KR (1) KR900013575A (ja)
AU (1) AU625722B2 (ja)
CA (1) CA2007199C (ja)
ZA (1) ZA90154B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053867B2 (en) 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US8518170B2 (en) 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US8324089B2 (en) 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
JPS59995A (ja) * 1982-06-16 1984-01-06 富士通株式会社 銅導体多層構造体の製造方法
JPS60149191A (ja) * 1984-01-17 1985-08-06 株式会社日立製作所 Lsi実装基板の製造方法
US4622240A (en) * 1985-11-12 1986-11-11 Air Products And Chemicals, Inc. Process for manufacturing thick-film electrical components
JPS6369786A (ja) * 1986-09-09 1988-03-29 電気化学工業株式会社 メタライズ層をもつた窒化アルミニウム基板の製法
CA1274430A (en) * 1986-10-14 1990-09-25 E. I. Du Pont De Nemours And Company Controlled atmosphere firing process
US4772488A (en) * 1987-03-23 1988-09-20 General Electric Company Organic binder removal using CO2 plasma
JPS6441298A (en) * 1987-08-07 1989-02-13 Mitsubishi Electric Corp Manufacture of ceramic circuit substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法

Also Published As

Publication number Publication date
ZA90154B (en) 1990-12-28
KR900013575A (ko) 1990-09-06
CA2007199A1 (en) 1990-08-03
CA2007199C (en) 1993-05-18
EP0381430A2 (en) 1990-08-08
JPH02277282A (ja) 1990-11-13
AU625722B2 (en) 1992-07-16
AU4883690A (en) 1990-08-09
EP0381430A3 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
EP0163478B1 (en) Process of manufacturing ceramic circuit board
US4464420A (en) Ceramic multilayer circuit board and a process for manufacturing the same
US4795512A (en) Method of manufacturing a multilayer ceramic body
JPH0728128B2 (ja) セラミック多層配線基板とその製造方法
JP3532926B2 (ja) 抵抗配線基板およびその製造方法
US4695403A (en) Thick film conductor composition
JP2601554B2 (ja) 厚膜ハイブリッド回路の製造方法
US5302412A (en) Single atmosphere for firing compatible thick film material
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
EP0492518B1 (en) A ceramic substrate for electronic circuit and a method for producing the same
US6180164B1 (en) Method of forming ruthenium-based thick-film resistors
JPH0797447B2 (ja) メタライズ組成物
JPS6312371B2 (ja)
JP3222296B2 (ja) 導電性インキ
JPS6346595B2 (ja)
JP2002080274A (ja) 電子回路デバイス及びその製造方法
JPH0321110B2 (ja)
JPS61292392A (ja) セラミツク配線基板の製造方法
JPH0719644B2 (ja) セラミツクヒ−タの製造方法
JPH0321108B2 (ja)
JPS6253960B2 (ja)
JPH02273986A (ja) 厚膜回路基板
JPH02122698A (ja) 回路基板用ペーストおよび該ペーストを用いた多層セラミック回路基板の製造方法
JPS63291304A (ja) メタライズ組成物
JPS5915481B2 (ja) グレ−ズ抵抗器の製造方法