JP2601263Y2 - 半導体試験用救済ブロック検出回路 - Google Patents
半導体試験用救済ブロック検出回路Info
- Publication number
- JP2601263Y2 JP2601263Y2 JP1993073504U JP7350493U JP2601263Y2 JP 2601263 Y2 JP2601263 Y2 JP 2601263Y2 JP 1993073504 U JP1993073504 U JP 1993073504U JP 7350493 U JP7350493 U JP 7350493U JP 2601263 Y2 JP2601263 Y2 JP 2601263Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- divided
- selector
- division
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体試験装置に於い
て、被測定メモリの不良救済を行うために、救済ブロッ
クごとに救済情報を得る際に、救済ブロックアドレス値
が任意の値であっても救済解析処理を可能とする、半導
体試験用救済ブロック検出回路に関する。
て、被測定メモリの不良救済を行うために、救済ブロッ
クごとに救済情報を得る際に、救済ブロックアドレス値
が任意の値であっても救済解析処理を可能とする、半導
体試験用救済ブロック検出回路に関する。
【０００２】
【従来の技術】従来、半導体試験装置に於いて、被測定
デバイスであるメモリ素子を測定する際に、不良救済
（リペア）を行うため、救済情報を必要とする場合があ
る。不良救済は、救済用に割り当てるられているリペア
ラインを、救済ブロック毎に再接続することにより行わ
れるが、このため、救済ブロック毎のフェイル状況を知
る必要がある。また、メモリ素子内のアドレスを救済ブ
ロック毎に分割する必要がある。
デバイスであるメモリ素子を測定する際に、不良救済
（リペア）を行うため、救済情報を必要とする場合があ
る。不良救済は、救済用に割り当てるられているリペア
ラインを、救済ブロック毎に再接続することにより行わ
れるが、このため、救済ブロック毎のフェイル状況を知
る必要がある。また、メモリ素子内のアドレスを救済ブ
ロック毎に分割する必要がある。
【０００３】図４に、従来のメモリ素子救済分割の例を
示す。一般に、メモリ素子において、素子内の救済ブロ
ック毎に救済情報を得る必要がある。図４では、メモリ
素子の１救済ブロックエリアが２N×２Mであり、メモリ
素子を１６に分割している。
示す。一般に、メモリ素子において、素子内の救済ブロ
ック毎に救済情報を得る必要がある。図４では、メモリ
素子の１救済ブロックエリアが２N×２Mであり、メモリ
素子を１６に分割している。
【０００４】図５に、不良セルをカウントするカウント
メモリの例を示す。一般に、メモリ素子の救済分割ブロ
ック毎に、Ｘアドレスラインの不良セル数をカウントす
る、Ｘアドレスラインフェイルカウントメモリ（ＸＦＣ
Ｍ）５が設けられている。また、メモリ素子の救済分割
ブロック毎に、Ｙアドレスラインの不良セル数をカウン
トする、Ｙアドレスラインフェイルカウントメモリ（Ｙ
ＦＣＭ）４が設けられている。また、救済分割ブロック
内のトータル不良セル数をカウントするトータルフェイ
ルカウントメモリ（ＴＦＣＭ）６が設けられている。そ
して、不良救済の処理は、このＸ、Ｙアドレスで示され
たフェイルデータを元にして行われることになる。例え
ば、Ｘ＝０、Ｙ＝０の値が１であれば、メモリ素子のＸ
＝０、Ｙ＝０アドレスで不良となっていることを示す。
メモリの例を示す。一般に、メモリ素子の救済分割ブロ
ック毎に、Ｘアドレスラインの不良セル数をカウントす
る、Ｘアドレスラインフェイルカウントメモリ（ＸＦＣ
Ｍ）５が設けられている。また、メモリ素子の救済分割
ブロック毎に、Ｙアドレスラインの不良セル数をカウン
トする、Ｙアドレスラインフェイルカウントメモリ（Ｙ
ＦＣＭ）４が設けられている。また、救済分割ブロック
内のトータル不良セル数をカウントするトータルフェイ
ルカウントメモリ（ＴＦＣＭ）６が設けられている。そ
して、不良救済の処理は、このＸ、Ｙアドレスで示され
たフェイルデータを元にして行われることになる。例え
ば、Ｘ＝０、Ｙ＝０の値が１であれば、メモリ素子のＸ
＝０、Ｙ＝０アドレスで不良となっていることを示す。
【０００５】図６は、従来の半導体試験用救済ブロック
検出回路の例である。Ｘアドレスポイント（ＸＡＰ）カ
ウンタ２は、カウンタ出力（ＡＸAーＡＸ0）を発生し、
１救済分割ブロック分のアドレス（ＡＸN-1ーＡＸ0）を
下位ビットとして、ＸＦＣＭ５に与える。また、Ｙアド
レスポイント（ＹＡＰ）カウンタ１は、カウンタ出力
（ＡＹBーＡＹ0）を発生し、１救済分割ブロック分のア
ドレス（ＡＹM-1ーＡＹ0）を下位ビットとして、ＹＦＣ
Ｍ４に与える。そして、残りの各アドレスを、上位ビッ
トとして、ＸＦＣＭ５、ＹＦＣＭ４及びＴＦＣＭ６に割
り付ける。図７に、各フェイルカウントメモリのアドレ
ス割付の例を示す。図４における救済分割の例では、１
６ブロックとなり、Ｘアドレスは２ビット分（ＡＸN、
ＡＸN+1）、Ｙアドレスは２ビット分（ＡＹM、Ａ
ＹM+1）であり、分割アドレスセレクタは４ビット分
（７１、７２、７３、７４）を有する。
検出回路の例である。Ｘアドレスポイント（ＸＡＰ）カ
ウンタ２は、カウンタ出力（ＡＸAーＡＸ0）を発生し、
１救済分割ブロック分のアドレス（ＡＸN-1ーＡＸ0）を
下位ビットとして、ＸＦＣＭ５に与える。また、Ｙアド
レスポイント（ＹＡＰ）カウンタ１は、カウンタ出力
（ＡＹBーＡＹ0）を発生し、１救済分割ブロック分のア
ドレス（ＡＹM-1ーＡＹ0）を下位ビットとして、ＹＦＣ
Ｍ４に与える。そして、残りの各アドレスを、上位ビッ
トとして、ＸＦＣＭ５、ＹＦＣＭ４及びＴＦＣＭ６に割
り付ける。図７に、各フェイルカウントメモリのアドレ
ス割付の例を示す。図４における救済分割の例では、１
６ブロックとなり、Ｘアドレスは２ビット分（ＡＸN、
ＡＸN+1）、Ｙアドレスは２ビット分（ＡＹM、Ａ
ＹM+1）であり、分割アドレスセレクタは４ビット分
（７１、７２、７３、７４）を有する。
【０００６】上述の例のように、上位アドレスは、各ビ
ットで割付られているので、救済分割ブロックは、２の
べき乗で分割されている。このため、救済ブロックの分
割アドレス値が２のべき乗以外では、フェイルカウント
データをメモリに格納できないという問題点を有する。
ットで割付られているので、救済分割ブロックは、２の
べき乗で分割されている。このため、救済ブロックの分
割アドレス値が２のべき乗以外では、フェイルカウント
データをメモリに格納できないという問題点を有する。
【０００７】
【考案が解決しようとする課題】本考案は、上述したよ
うな従来の技術が有する問題点に鑑みてなされるもので
あって、半導体試験装置に於いて、救済ブロックアドレ
ス値が任意の値であっても救済解析処理を可能とする、
半導体試験用救済ブロック検出回路を提供するものであ
る。
うな従来の技術が有する問題点に鑑みてなされるもので
あって、半導体試験装置に於いて、救済ブロックアドレ
ス値が任意の値であっても救済解析処理を可能とする、
半導体試験用救済ブロック検出回路を提供するものであ
る。
【０００８】
【課題を解決するための手段】半導体試験装置に於け
る、メモリ素子内の救済解析処理のための救済ブロック
検出回路において、分割点として任意のアドレス値を設
定する、複数の分割Ｘアドレスレジスタ（１０１、１０
２）を設ける。そして、Ｘアドレスポイントカウンタ２
で発生したアドレスビットを選択する分割Ｘアドレスビ
ットセレクタ１０３を設る。そして、当該分割Ｘアドレ
スビットセレクタ１０３の出力をセレクト信号として、
当該複数の分割Ｘアドレス値を選択する、分割アドレス
セレクタ１０４を設る。そして、Ｘアドレスポイントカ
ウンタ２で発生したアドレスの上位ビット部をマスクす
る、Ｘアドレスマスク器１０６を設ける。そして、当該
分割アドレスセレクタ１０４の出力値と、当該Ｘアドレ
スマスク器１０６の出力値とを比較する比較器１０７を
設ける。上記の構成からなるＸ分割アドレス選択部１０
０を具備する。また、Ｙアドレスについて当該Ｘ分割ア
ドレス選択部１００と同一構成を有する、Ｙ分割アドレ
ス選択部２００を具備する。以上により、Ｘアドレス分
割値及びＹアドレス分割値が任意の値であっても救済ブ
ロック処理を行える、半導体試験用救済ブロック検出回
路を構成する。
る、メモリ素子内の救済解析処理のための救済ブロック
検出回路において、分割点として任意のアドレス値を設
定する、複数の分割Ｘアドレスレジスタ（１０１、１０
２）を設ける。そして、Ｘアドレスポイントカウンタ２
で発生したアドレスビットを選択する分割Ｘアドレスビ
ットセレクタ１０３を設る。そして、当該分割Ｘアドレ
スビットセレクタ１０３の出力をセレクト信号として、
当該複数の分割Ｘアドレス値を選択する、分割アドレス
セレクタ１０４を設る。そして、Ｘアドレスポイントカ
ウンタ２で発生したアドレスの上位ビット部をマスクす
る、Ｘアドレスマスク器１０６を設ける。そして、当該
分割アドレスセレクタ１０４の出力値と、当該Ｘアドレ
スマスク器１０６の出力値とを比較する比較器１０７を
設ける。上記の構成からなるＸ分割アドレス選択部１０
０を具備する。また、Ｙアドレスについて当該Ｘ分割ア
ドレス選択部１００と同一構成を有する、Ｙ分割アドレ
ス選択部２００を具備する。以上により、Ｘアドレス分
割値及びＹアドレス分割値が任意の値であっても救済ブ
ロック処理を行える、半導体試験用救済ブロック検出回
路を構成する。
【０００９】
【作用】本考案では、半導体試験用救済ブロック検出回
路は、分割アドレス選択部を設けたため、救済ブロック
に対応したＸアドレス、Ｙアドレスの値が任意のアドレ
ス値であっても、フェイルカウントデータをフェイルカ
ウントメモリに格納することができ、これによって救済
解析処理の為の演算を行うことができる。
路は、分割アドレス選択部を設けたため、救済ブロック
に対応したＸアドレス、Ｙアドレスの値が任意のアドレ
ス値であっても、フェイルカウントデータをフェイルカ
ウントメモリに格納することができ、これによって救済
解析処理の為の演算を行うことができる。
【００１０】
【実施例】本考案の実施例について図面を参照して説明
する。図１は本考案の１実施例を示すブロック図であ
る。
する。図１は本考案の１実施例を示すブロック図であ
る。
【００１１】図１に於いて示すように、ＸＡＰカウンタ
２と分割アドレスセレクタ（７１、７２、７３、７４）
との間に、Ｘ分割アドレス選択部１００を設ける。当該
Ｘ分割アドレス選択部１００内には、複数の分割Ｘアド
レスレジスタ（１０１、１０２）を設ける。各分割Ｘア
ドレスレジスタには、分割点として指定する任意のアド
レスを設定でき、従来のように２のべき乗に限られな
い。本実施例では、分割Ｘアドレスレジスタ１０１に
は、ＸD1が、分割Ｘアドレスレジスタ１０２には、ＸD2
を分割アドレス値として設定する。
２と分割アドレスセレクタ（７１、７２、７３、７４）
との間に、Ｘ分割アドレス選択部１００を設ける。当該
Ｘ分割アドレス選択部１００内には、複数の分割Ｘアド
レスレジスタ（１０１、１０２）を設ける。各分割Ｘア
ドレスレジスタには、分割点として指定する任意のアド
レスを設定でき、従来のように２のべき乗に限られな
い。本実施例では、分割Ｘアドレスレジスタ１０１に
は、ＸD1が、分割Ｘアドレスレジスタ１０２には、ＸD2
を分割アドレス値として設定する。
【００１２】次に、上記分割アドレス値ＸD1かＸD2かを
選択する分割アドレスセレクタ１０４を設ける。当該分
割アドレスセレクタ１０４のセレクト端子には、分割Ｘ
アドレスビットセレクタ１０３を設けて接続する。通
常、当該分割Ｘアドレスビットセレクタ１０３は、入力
信号としてＸＡＰカウンタ２の出力信号を受け、Ｘアド
レス中の任意の１ビットを取り出し、分割アドレスの選
択信号として出力する。
選択する分割アドレスセレクタ１０４を設ける。当該分
割アドレスセレクタ１０４のセレクト端子には、分割Ｘ
アドレスビットセレクタ１０３を設けて接続する。通
常、当該分割Ｘアドレスビットセレクタ１０３は、入力
信号としてＸＡＰカウンタ２の出力信号を受け、Ｘアド
レス中の任意の１ビットを取り出し、分割アドレスの選
択信号として出力する。
【００１３】次に、当該分割アドレスレジスタ１０４に
より選択されたアドレス値と、ＸＡＰカウンタ２で発生
したアドレスとの大小関係を比較器１０７を設けて比較
する。但し、当該比較器１０７のアドレス入力側には、
ＸＡＰカウンタ２で発生したアドレスの上位ビット部を
マスクするための、Ｘアドレスマスク器１０６を設けて
接続する。このマスク値は、Ｘアドレスマスクレジスタ
１０５を設けて設定する。そして、当該比較器１０７の
出力ＸDSELは、マスク後のＸアドレス値が、分割アドレ
ス値よりもよりも大になると、”１”を出力する。
より選択されたアドレス値と、ＸＡＰカウンタ２で発生
したアドレスとの大小関係を比較器１０７を設けて比較
する。但し、当該比較器１０７のアドレス入力側には、
ＸＡＰカウンタ２で発生したアドレスの上位ビット部を
マスクするための、Ｘアドレスマスク器１０６を設けて
接続する。このマスク値は、Ｘアドレスマスクレジスタ
１０５を設けて設定する。そして、当該比較器１０７の
出力ＸDSELは、マスク後のＸアドレス値が、分割アドレ
ス値よりもよりも大になると、”１”を出力する。
【００１４】以上、Ｘ分割アドレス選択部１００の構成
について述べたが、Ｙ分割アドレス側についても、同様
に、ＹＡＰカウンタ１と分割アドレスセレクタ（７１、
７２、７３、７４）との間に、Ｙ分割アドレス選択部２
００を設けて接続する。
について述べたが、Ｙ分割アドレス側についても、同様
に、ＹＡＰカウンタ１と分割アドレスセレクタ（７１、
７２、７３、７４）との間に、Ｙ分割アドレス選択部２
００を設けて接続する。
【００１５】当該Ｙ分割アドレス選択部２００内には、
複数の分割Ｙアドレスレジスタ（２０１、２０２）を設
ける。各分割Ｙアドレスレジスタには、分割点として指
定する任意のアドレスを設定でき、従来のように２のべ
き乗に限られない。本実施例では、分割Ｙアドレスレジ
スタ２０１には、ＹD1が、分割Ｙアドレスレジスタ２０
２には、ＹD2を分割アドレス値として設定する。
複数の分割Ｙアドレスレジスタ（２０１、２０２）を設
ける。各分割Ｙアドレスレジスタには、分割点として指
定する任意のアドレスを設定でき、従来のように２のべ
き乗に限られない。本実施例では、分割Ｙアドレスレジ
スタ２０１には、ＹD1が、分割Ｙアドレスレジスタ２０
２には、ＹD2を分割アドレス値として設定する。
【００１６】次に、上記分割アドレス値ＹD1かＹD2かを
選択する分割アドレスセレクタ２０４を設ける。当該分
割アドレスセレクタ２０４のセレクト端子には、分割Ｙ
アドレスビットセレクタ２０３を設けて接続する。通
常、当該分割Ｙアドレスビットセレクタ２０３は、入力
信号としてＹＡＰカウンタ１の出力信号を受け、Ｙアド
レス中の任意の１ビットを取り出し、分割アドレスの選
択信号として出力する。
選択する分割アドレスセレクタ２０４を設ける。当該分
割アドレスセレクタ２０４のセレクト端子には、分割Ｙ
アドレスビットセレクタ２０３を設けて接続する。通
常、当該分割Ｙアドレスビットセレクタ２０３は、入力
信号としてＹＡＰカウンタ１の出力信号を受け、Ｙアド
レス中の任意の１ビットを取り出し、分割アドレスの選
択信号として出力する。
【００１７】次に、当該分割アドレスレジスタ２０４に
より選択されたアドレス値と、ＹＡＰカウンタ１で発生
したアドレスとの大小関係を比較器２０７を設けて比較
する。但し、当該比較器２０７のアドレス入力側には、
ＹＡＰカウンタ１で発生したアドレスの上位ビット部を
マスクするための、Ｙアドレスマスク器２０６を設けて
接続する。このマスク値は、Ｙアドレスマスクレジスタ
２０５を設けて設定する。そして、当該比較器２０７の
出力ＹDSELは、マスク後のＹアドレス値が、分割アドレ
ス値よりもよりも大になると、”１”を出力する。
より選択されたアドレス値と、ＹＡＰカウンタ１で発生
したアドレスとの大小関係を比較器２０７を設けて比較
する。但し、当該比較器２０７のアドレス入力側には、
ＹＡＰカウンタ１で発生したアドレスの上位ビット部を
マスクするための、Ｙアドレスマスク器２０６を設けて
接続する。このマスク値は、Ｙアドレスマスクレジスタ
２０５を設けて設定する。そして、当該比較器２０７の
出力ＹDSELは、マスク後のＹアドレス値が、分割アドレ
ス値よりもよりも大になると、”１”を出力する。
【００１８】また、ＸＡＰカウンタ２はフェイルカウン
トメモリＸＦＣＭ５のアドレスを発生する部分である。
フェイルデータに同期してアドレス値がカウントアップ
する。キャリセレクタ３は、ＸアドレスからＹアドレス
へのキャリービットを選択するもので、本実施例の場
合、ＸアドレスビットＡＸN+1 をキャリーとし、Ｙアド
レスをカウントアップする。同様に、ＹＡＰカウンタ１
はフェイルカウントメモリＹＦＣＭ４のアドレスを発生
する部分である。フェイルデータに同期してアドレス値
がカウントアップする。
トメモリＸＦＣＭ５のアドレスを発生する部分である。
フェイルデータに同期してアドレス値がカウントアップ
する。キャリセレクタ３は、ＸアドレスからＹアドレス
へのキャリービットを選択するもので、本実施例の場
合、ＸアドレスビットＡＸN+1 をキャリーとし、Ｙアド
レスをカウントアップする。同様に、ＹＡＰカウンタ１
はフェイルカウントメモリＹＦＣＭ４のアドレスを発生
する部分である。フェイルデータに同期してアドレス値
がカウントアップする。
【００１９】次に、分割アドレスセレクタ（７１、７
２、７３、７４）は、ＡＸの上位アドレス、ＡＹの上位
アドレス、ＸDSEL及びＹDSELを選択する部分で、ＸＦＣ
Ｍ５、ＹＦＣＭ４及びＴＦＣＭ６の分割アドレスとな
る。図２に、本考案による、メモリ素子救済分割構造の
例を示す。本例では、一部２のべき乗でない分割点を有
している。Ｘ分割アドレス値としては、 ＡＸN＝０に於いては、ＸD1−１であり、 ＡＸN＝１に於いては、ＸD2−１とする。 同様に、Ｙ分割アドレス値としては、 ＡＹM＝０に於いては、ＹD1−１であり、 ＡＹM＝１に於いては、ＹD2−１とする。 従って、Ｘアドレスに関しては、分割アドレスビット、
ＡＸN、ＸDSEL信号によって、合計４つの領域に分割さ
れる。同様に、Ｙアドレスに関しても、分割アドレスビ
ット、ＡＹM、ＹDSEL信号によって、合計４つの領域に
分割される。
２、７３、７４）は、ＡＸの上位アドレス、ＡＹの上位
アドレス、ＸDSEL及びＹDSELを選択する部分で、ＸＦＣ
Ｍ５、ＹＦＣＭ４及びＴＦＣＭ６の分割アドレスとな
る。図２に、本考案による、メモリ素子救済分割構造の
例を示す。本例では、一部２のべき乗でない分割点を有
している。Ｘ分割アドレス値としては、 ＡＸN＝０に於いては、ＸD1−１であり、 ＡＸN＝１に於いては、ＸD2−１とする。 同様に、Ｙ分割アドレス値としては、 ＡＹM＝０に於いては、ＹD1−１であり、 ＡＹM＝１に於いては、ＹD2−１とする。 従って、Ｘアドレスに関しては、分割アドレスビット、
ＡＸN、ＸDSEL信号によって、合計４つの領域に分割さ
れる。同様に、Ｙアドレスに関しても、分割アドレスビ
ット、ＡＹM、ＹDSEL信号によって、合計４つの領域に
分割される。
【００２０】図３に、本考案による、ＸＦＣＭ５、ＹＦ
ＣＭ４、ＴＦＣＭ６のアドレスビットの割付例を示す。
本実施例では、各メモリの分割アドレスは、４ビット分
に分割され、これら４ビットにより、メモリ素子は１６
の救済ブロックに分割されている。
ＣＭ４、ＴＦＣＭ６のアドレスビットの割付例を示す。
本実施例では、各メモリの分割アドレスは、４ビット分
に分割され、これら４ビットにより、メモリ素子は１６
の救済ブロックに分割されている。
【００２１】以上により、本考案による半導体試験用救
済ブロック検出回路は、分割アドレス選択部を設けたた
め、救済ブロックに対応したＸアドレス、Ｙアドレスの
値が任意のアドレス値であっても、フェイルカウントデ
ータをフェイルカウントメモリに格納することができ、
これによって救済解析処理の為の演算を行うことができ
る。
済ブロック検出回路は、分割アドレス選択部を設けたた
め、救済ブロックに対応したＸアドレス、Ｙアドレスの
値が任意のアドレス値であっても、フェイルカウントデ
ータをフェイルカウントメモリに格納することができ、
これによって救済解析処理の為の演算を行うことができ
る。
【００２２】なお、本実施例では、分割Ｘアドレスレジ
スタを２個（１０１、１０２）設けているが、任意の複
数個に拡張してもよい。この場合、分割Ｘアドレスビッ
トセレクタ１０３は、複数ビットを検出して２ビット以
上の出力として構成すればよい。同様に、分割Ｙアドレ
スレジスタ（２０１、２０２）についても、任意の複数
個に拡張してもよい。この場合、分割Ｙアドレスビット
セレクタ２０３は、複数ビットを検出して２ビット以上
の出力として構成すればよい。
スタを２個（１０１、１０２）設けているが、任意の複
数個に拡張してもよい。この場合、分割Ｘアドレスビッ
トセレクタ１０３は、複数ビットを検出して２ビット以
上の出力として構成すればよい。同様に、分割Ｙアドレ
スレジスタ（２０１、２０２）についても、任意の複数
個に拡張してもよい。この場合、分割Ｙアドレスビット
セレクタ２０３は、複数ビットを検出して２ビット以上
の出力として構成すればよい。
【００２３】
【考案の効果】以上説明したように本考案は構成されて
いるので、次に記載する効果を奏する。半導体試験装置
に於いて、救済ブロックアドレス値が任意の値であって
も救済解析処理を可能とする、半導体試験用救済ブロッ
ク検出回路が提供できた。
いるので、次に記載する効果を奏する。半導体試験装置
に於いて、救済ブロックアドレス値が任意の値であって
も救済解析処理を可能とする、半導体試験用救済ブロッ
ク検出回路が提供できた。
【図１】本考案の構成を示すブロック図である。
【図２】本考案によるメモリ素子救済分割構造の例であ
る。
る。
【図３】本考案による、ＸＦＣＭ、ＹＦＣＭ、ＴＦＣＭ
のアドレスビットの割付例である。
のアドレスビットの割付例である。
【図４】従来のメモリ素子救済分割の例である。
【図５】不良セルをカウントするカウントメモリの例で
ある。
ある。
【図６】従来の半導体試験用救済ブロック検出回路の例
である。
である。
【図７】各フェイルカウントメモリのアドレス割付の例
である。
である。
１ ＹＡＰカウンタ ２ ＸＡＰカウンタ ３ キャリセレクタ ４ ＹＦＣＭ ５ ＸＦＣＭ ６ ＴＦＣＭ ７１、７２、７３、７４ 分割アドレスセレ
クタ １００ Ｘ分割アドレス選択部 １０１、１０２ 分割Ｘアドレスレジスタ １０３ 分割Ｘアドレスビットセレクタ １０４ 分割アドレスセレクタ １０５ Ｘアドレスマスクレジスタ １０６ Ｘアドレスマスク器 １０７ 比較器 ２００ Ｙ分割アドレス選択部 ２０１、２０２ 分割Ｙアドレスレジスタ ２０３ 分割Ｙアドレスビットセレクタ ２０４ 分割アドレスセレクタ ２０５ Ｙアドレスマスクレジスタ ２０６ Ｙアドレスマスク器 ２０７ 比較器
クタ １００ Ｘ分割アドレス選択部 １０１、１０２ 分割Ｘアドレスレジスタ １０３ 分割Ｘアドレスビットセレクタ １０４ 分割アドレスセレクタ １０５ Ｘアドレスマスクレジスタ １０６ Ｘアドレスマスク器 １０７ 比較器 ２００ Ｙ分割アドレス選択部 ２０１、２０２ 分割Ｙアドレスレジスタ ２０３ 分割Ｙアドレスビットセレクタ ２０４ 分割アドレスセレクタ ２０５ Ｙアドレスマスクレジスタ ２０６ Ｙアドレスマスク器 ２０７ 比較器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 29/00 G01R 31/28
Claims (1)
- 【請求項】 半導体試験装置に於ける、メモリ素子内の
救済解析処理のための救済ブロック検出回路において、 分割点として任意のアドレス値を設定する、複数の分割
Ｘアドレスレジスタ（１０１、１０２）を設け、 Ｘアドレスポイントカウンタ（２）で発生したアドレス
ビットを選択する分割Ｘアドレスビットセレクタ（１０
３）を設け、 当該分割Ｘアドレスビットセレクタ（１０３）の出力を
セレクト信号として、当該複数の分割Ｘアドレス値を選
択する、分割アドレスセレクタ（１０４）を設け、 Ｘアドレスポイントカウンタ（２）で発生したアドレス
の上位ビット部をマスクする、Ｘアドレスマスク器（１
０６）を設け、 当該分割アドレスセレクタ（１０４）の出力値と、当該
Ｘアドレスマスク器（１０６）の出力値とを比較する比
較器（１０７）を設け、 上記の構成からなるＸ分割アドレス選択部（１００）を
具備し、 Ｙアドレスについて当該Ｘ分割アドレス選択部（１０
０）と同一構成を有する、Ｙ分割アドレス選択部（２０
０）を具備したことを特徴とした、半導体試験用救済ブ
ロック検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993073504U JP2601263Y2 (ja) | 1993-12-22 | 1993-12-22 | 半導体試験用救済ブロック検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993073504U JP2601263Y2 (ja) | 1993-12-22 | 1993-12-22 | 半導体試験用救済ブロック検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0741800U JPH0741800U (ja) | 1995-07-21 |
| JP2601263Y2 true JP2601263Y2 (ja) | 1999-11-15 |
Family
ID=13520157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993073504U Expired - Fee Related JP2601263Y2 (ja) | 1993-12-22 | 1993-12-22 | 半導体試験用救済ブロック検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601263Y2 (ja) |
-
1993
- 1993-12-22 JP JP1993073504U patent/JP2601263Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0741800U (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5689466A (en) | Built in self test (BIST) for multiple RAMs | |
| US5717694A (en) | Fail analysis device for semiconductor memory test system | |
| JP2831767B2 (ja) | 半導体メモリ試験装置 | |
| JP2601263Y2 (ja) | 半導体試験用救済ブロック検出回路 | |
| US6675336B1 (en) | Distributed test architecture for multiport RAMs or other circuitry | |
| EP1643356B1 (en) | Parallel processing device and parallel processing method | |
| JP3547065B2 (ja) | メモリ試験装置 | |
| JP2622720B2 (ja) | フェイルビット解析方式 | |
| KR100253707B1 (ko) | 반도체 메모리소자의 테스트장치 및 방법 | |
| JPH05256914A (ja) | テスト回路 | |
| JPH06259993A (ja) | 半導体メモリ試験装置 | |
| JPH11250698A (ja) | 半導体記憶装置の並列テスト回路装置およびテスト回路 装置 | |
| KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 | |
| KR100455373B1 (ko) | 다중 입력 부호 레지스터를 이용한 자동 셀프 테스트 회로 | |
| JPH0748317B2 (ja) | 半導体メモリ検査方式 | |
| JPH08184645A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP2792327B2 (ja) | 半導体集積回路装置 | |
| JPH06150698A (ja) | 半導体集積回路 | |
| JPS63182759A (ja) | メモリ監視方式 | |
| JP2762325B2 (ja) | メモリテスター | |
| JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
| JPH08203299A (ja) | 内容アドレス式メモリ | |
| JPH05312917A (ja) | 半導体集積回路 | |
| JPS58155599A (ja) | メモリテスタ− | |
| JPH10135820A (ja) | カウンタの動作検査方法およびシリアルアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| LAPS | Cancellation because of no payment of annual fees |