JP2598902Y2 - センサ回路装置 - Google Patents
センサ回路装置Info
- Publication number
- JP2598902Y2 JP2598902Y2 JP1993063194U JP6319493U JP2598902Y2 JP 2598902 Y2 JP2598902 Y2 JP 2598902Y2 JP 1993063194 U JP1993063194 U JP 1993063194U JP 6319493 U JP6319493 U JP 6319493U JP 2598902 Y2 JP2598902 Y2 JP 2598902Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- charging
- power
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、フロッピーディスク装
置等における待機状態時における電力損失を低減したセ
ンサ回路装置に関する。
置等における待機状態時における電力損失を低減したセ
ンサ回路装置に関する。
【０００２】
【従来の技術】図１は待機状態（スタンバイ）時におけ
る電力損失の低減を図った従来のフロッピーディスク装
置を示す。このフロッピーディスク装置においては、周
知の３．５インチ型フロッピーディスクカートリッジ１
のケース２に収容された磁気ディスク３を回転するため
のモータ４と、信号変換磁気ヘッド５をディスク半径方
向に移動するためのステッピングモータ６とを有する。
ディスク回路モータ４はこの制御駆動回路７に接続さ
れ、ステッピングモータ６はこの制御駆動回路８に接続
され、ヘッド５はリード／ライト回路９に接続されてい
る。
る電力損失の低減を図った従来のフロッピーディスク装
置を示す。このフロッピーディスク装置においては、周
知の３．５インチ型フロッピーディスクカートリッジ１
のケース２に収容された磁気ディスク３を回転するため
のモータ４と、信号変換磁気ヘッド５をディスク半径方
向に移動するためのステッピングモータ６とを有する。
ディスク回路モータ４はこの制御駆動回路７に接続さ
れ、ステッピングモータ６はこの制御駆動回路８に接続
され、ヘッド５はリード／ライト回路９に接続されてい
る。
【０００３】カートリッジ１のケース２にはライトプロ
テクト用の開口１０とこれを選択的に開閉するスライド
体１１とが設けられている。開口１０の開閉状態はマイ
クロスイッチから成るセンサスイッチ１２によって検出
される。センサスイッチ１２は第１及び第２の端子１
３、１４と、これ等を選択的に接続する可動接触子１５
とを有し、常閉接点形式に構成されている。更に詳細に
は、スライド体１１によって開口１０が閉められている
非ライトプロテクト時には可動接触子１５がオフ位置に
移動し、逆に開口１０からスライド体１１から除去され
ているときに可動接触子１５が図示のオン位置になるよ
うにセンサスイッチ１２が構成されている。なお、図１
では図示の都合上センサスイッチ１２のアクチェータ部
分１２ａと電気回路部分１２ｂとが分離して原理的に示
されているが、勿論これ等は一体に構成されている。
テクト用の開口１０とこれを選択的に開閉するスライド
体１１とが設けられている。開口１０の開閉状態はマイ
クロスイッチから成るセンサスイッチ１２によって検出
される。センサスイッチ１２は第１及び第２の端子１
３、１４と、これ等を選択的に接続する可動接触子１５
とを有し、常閉接点形式に構成されている。更に詳細に
は、スライド体１１によって開口１０が閉められている
非ライトプロテクト時には可動接触子１５がオフ位置に
移動し、逆に開口１０からスライド体１１から除去され
ているときに可動接触子１５が図示のオン位置になるよ
うにセンサスイッチ１２が構成されている。なお、図１
では図示の都合上センサスイッチ１２のアクチェータ部
分１２ａと電気回路部分１２ｂとが分離して原理的に示
されているが、勿論これ等は一体に構成されている。
【０００４】センサスイッチ１２の第１の端子１３はグ
ランドに接続され、第２の端子１４は配線１６とバッフ
ァ回路（アンプ）１７とを介してホスト装置２３に接続
されている。また、第２の端子１４即ちバッファ回路１
７の入力端子をプルアップするために、第２の端子１４
がプルアップ抵抗１８と待機時節電用スイッチ１９とを
介して正の直流電源端子２０に接続されている。又待機
時節電用スイッチ１９とプルアップ抵抗１８との中間点
とグランドとの間にはストレーキャバシタンスの放電用
スイッチ２１が接続されている。この放電用スイッチ２
１は待機時節電用スイッチ１９と逆に動作する。スイッ
チ１９、２１は共に電子スイッチ（トランジスタ）から
成り、この制御端子は待機信号入力端子２２に接続され
ている。
ランドに接続され、第２の端子１４は配線１６とバッフ
ァ回路（アンプ）１７とを介してホスト装置２３に接続
されている。また、第２の端子１４即ちバッファ回路１
７の入力端子をプルアップするために、第２の端子１４
がプルアップ抵抗１８と待機時節電用スイッチ１９とを
介して正の直流電源端子２０に接続されている。又待機
時節電用スイッチ１９とプルアップ抵抗１８との中間点
とグランドとの間にはストレーキャバシタンスの放電用
スイッチ２１が接続されている。この放電用スイッチ２
１は待機時節電用スイッチ１９と逆に動作する。スイッ
チ１９、２１は共に電子スイッチ（トランジスタ）から
成り、この制御端子は待機信号入力端子２２に接続され
ている。
【０００５】待機信号入力端子２２はホスト装置２３に
接続され、ホスト装置２３から待機信号（スタンバイ信
号）の供給を受ける。待機時にフロッピーディスク装置
を駆動する必要がないので、ヘッド５の位置を記憶する
手段（図示せず）等の一部の回路以外の回路の電源をオ
フにする。このため、待機信号入力端子２２は、２つの
駆動回路７、８及びリード／ライト回路９にも接続さ
れ、待機時にこれ等の電源をオフにして節電を図る。ま
た、待機時にはプルアップ抵抗１８が電源２０からスイ
ッチ１９によって切り離され、この抵抗１８における電
力損失を除去する。
接続され、ホスト装置２３から待機信号（スタンバイ信
号）の供給を受ける。待機時にフロッピーディスク装置
を駆動する必要がないので、ヘッド５の位置を記憶する
手段（図示せず）等の一部の回路以外の回路の電源をオ
フにする。このため、待機信号入力端子２２は、２つの
駆動回路７、８及びリード／ライト回路９にも接続さ
れ、待機時にこれ等の電源をオフにして節電を図る。ま
た、待機時にはプルアップ抵抗１８が電源２０からスイ
ッチ１９によって切り離され、この抵抗１８における電
力損失を除去する。
【０００６】
【考案が解決しようとする課題】ところで、センサスイ
ッチ１２の第２の端子及びこれからバッファ回路１７に
至る配線１６には破線で示すストレーキャパシタンス
（浮遊容量）２３がある。センサスッチ１２がオンの状
態即ち第１及び第２の接点１３、１４が可動接触子１５
で接続されている状態で待機状態が解除になった時に
は、ストレーキャパシタンス２３はセンサスイッチ１２
で短絡されているので、動作遅延の問題は生じないが、
センサスイッチ１２がオフの状態で待機状態が解除され
た時にはセンサ出力の遅延の問題が生じる。即ち、スト
レーキャバシタンス２３が無いと仮定すると、待機状態
解除に同期してスイッチ１９がオンになり且つスイッチ
２１がオフになると同時にバッファ回路１７の入力電圧
が電源端子２０の電圧＋Ｖに立上がる。しかし、ストレ
ーキャパシタンス２３があり且つセンサスイッチ１２が
オフの時には、図３の特性線Ａに示すようにプルアップ
抵抗１８の抵抗値Ｒ1 とストレーキャパシタンスＣ1 と
で決定される時定数Ｒ1 Ｃ1 に従ってバッファ回路１７
の入力電圧がゆっくり立上がる。この結果、バッファ回
路１７の出力電圧の立上りにも遅れが生じ、センサスイ
ッチ１２の状態が周知のディスクチェンジ信号形成回路
２９を介してホスト装置２３に迅速に伝達されない。プ
ルアップ抵抗１８の値Ｒ1 を小さくすると、時定数Ｒ1
Ｃ1 も小さくなるが、センサスイッチ１２がオンの期間
にプルアップ抵抗１８を通ってグランドに流れる電流が
大きくなり、電力損失の増大を招く。
ッチ１２の第２の端子及びこれからバッファ回路１７に
至る配線１６には破線で示すストレーキャパシタンス
（浮遊容量）２３がある。センサスッチ１２がオンの状
態即ち第１及び第２の接点１３、１４が可動接触子１５
で接続されている状態で待機状態が解除になった時に
は、ストレーキャパシタンス２３はセンサスイッチ１２
で短絡されているので、動作遅延の問題は生じないが、
センサスイッチ１２がオフの状態で待機状態が解除され
た時にはセンサ出力の遅延の問題が生じる。即ち、スト
レーキャバシタンス２３が無いと仮定すると、待機状態
解除に同期してスイッチ１９がオンになり且つスイッチ
２１がオフになると同時にバッファ回路１７の入力電圧
が電源端子２０の電圧＋Ｖに立上がる。しかし、ストレ
ーキャパシタンス２３があり且つセンサスイッチ１２が
オフの時には、図３の特性線Ａに示すようにプルアップ
抵抗１８の抵抗値Ｒ1 とストレーキャパシタンスＣ1 と
で決定される時定数Ｒ1 Ｃ1 に従ってバッファ回路１７
の入力電圧がゆっくり立上がる。この結果、バッファ回
路１７の出力電圧の立上りにも遅れが生じ、センサスイ
ッチ１２の状態が周知のディスクチェンジ信号形成回路
２９を介してホスト装置２３に迅速に伝達されない。プ
ルアップ抵抗１８の値Ｒ1 を小さくすると、時定数Ｒ1
Ｃ1 も小さくなるが、センサスイッチ１２がオンの期間
にプルアップ抵抗１８を通ってグランドに流れる電流が
大きくなり、電力損失の増大を招く。
【０００７】そこで、本考案の目的は、消費電力の低減
を図ることができると共に迅速な動作が可能であるセン
サ回路装置を提供することにある。
を図ることができると共に迅速な動作が可能であるセン
サ回路装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本考案は、例えばライトプロテクト用開口１０のよう
な被検出物の有無に対応してオン・オフするものであっ
て、グランドに接続された第１の端子と前記オン・オフ
状態を出力するための第２の端子とを有し、且つ前記第
２の端子とグランドとの間にストレーキャパシタンスを
有しているセンサスイッチと、 前記第２の端子に接続
され且つ前記センサスイッチのオン・オフ状態に基づい
て前記被検出物の有無を示す信号を出力するように形成
されたバッファ回路と、直流電源端子と前記第２の端子
との間に節電用スイッチを介して接続されたプルアップ
抵抗と、前記センサスイッチと前記プルアップ抵抗とか
ら成るセンサ回路を例えば待機状態等において節電状態
にするときに前記節電用スイッチをオフ制御し、前記節
電状態の解除期間にオンに制御するための節電制御信号
を前記節電用スイッチに与えるための例えば待機信号入
力端子２２のような節電制御信号供給手段と、前記セン
サスイッチのオフ期間における前記ストレーキャパシタ
ンスを前記プルアップ抵抗を介して充電する時の充電速
度よりも早い充電速度で急速充電するためのものであっ
て、急速充電用スイッチを有し、前記節電状態の解除の
開始から所定時間以内のみ急速充電用スイッチをオンに
して前記直流電源端子と前記第２の端子との間の抵抗値
を前記プルアップ抵抗値よりも小さくして前記ストレー
キャパシタンスを急速充電する急速充電手段とを備えて
いることを特徴とするセンサ回路装置に係わるものであ
る。なお、請求項２に示すように、急速充電するために
充電電圧を高めることができる。また、請求項３に示す
ように、バッファ回路からセンサスイッチがオフである
ことを示す出力が得られた時に急速充電用スイッチを所
定時間の終了前にオフにすることが望ましい。
の本考案は、例えばライトプロテクト用開口１０のよう
な被検出物の有無に対応してオン・オフするものであっ
て、グランドに接続された第１の端子と前記オン・オフ
状態を出力するための第２の端子とを有し、且つ前記第
２の端子とグランドとの間にストレーキャパシタンスを
有しているセンサスイッチと、 前記第２の端子に接続
され且つ前記センサスイッチのオン・オフ状態に基づい
て前記被検出物の有無を示す信号を出力するように形成
されたバッファ回路と、直流電源端子と前記第２の端子
との間に節電用スイッチを介して接続されたプルアップ
抵抗と、前記センサスイッチと前記プルアップ抵抗とか
ら成るセンサ回路を例えば待機状態等において節電状態
にするときに前記節電用スイッチをオフ制御し、前記節
電状態の解除期間にオンに制御するための節電制御信号
を前記節電用スイッチに与えるための例えば待機信号入
力端子２２のような節電制御信号供給手段と、前記セン
サスイッチのオフ期間における前記ストレーキャパシタ
ンスを前記プルアップ抵抗を介して充電する時の充電速
度よりも早い充電速度で急速充電するためのものであっ
て、急速充電用スイッチを有し、前記節電状態の解除の
開始から所定時間以内のみ急速充電用スイッチをオンに
して前記直流電源端子と前記第２の端子との間の抵抗値
を前記プルアップ抵抗値よりも小さくして前記ストレー
キャパシタンスを急速充電する急速充電手段とを備えて
いることを特徴とするセンサ回路装置に係わるものであ
る。なお、請求項２に示すように、急速充電するために
充電電圧を高めることができる。また、請求項３に示す
ように、バッファ回路からセンサスイッチがオフである
ことを示す出力が得られた時に急速充電用スイッチを所
定時間の終了前にオフにすることが望ましい。
【０００９】
【考案の作用及び効果】各請求項の考案においては、節
電状態解除時に急速充電手段によってストレーキャバシ
タンスが急速に充電されるので、バッファ回路からセン
サ出力を迅速に得ることができる。急速充電手段は所定
時間以内のみ動作するので、これによる消去電力は極め
て少ない。また、請求項３の考案によれば、バッファ回
路から正常な出力が得なれた時に急速充電が強制的に終
了するので、急速充電による消去電力の増大を確実に抑
制することができる。
電状態解除時に急速充電手段によってストレーキャバシ
タンスが急速に充電されるので、バッファ回路からセン
サ出力を迅速に得ることができる。急速充電手段は所定
時間以内のみ動作するので、これによる消去電力は極め
て少ない。また、請求項３の考案によれば、バッファ回
路から正常な出力が得なれた時に急速充電が強制的に終
了するので、急速充電による消去電力の増大を確実に抑
制することができる。
【００１０】
【実施例】次に、図２〜図４を参照して本考案の実施例
に係わるフロッピーディスク装置を説明する。但し、図
２において図１と共通する部分には同一の符号付してそ
の説明を省略する。図２のフロッピーディスク装置は、
図１のライトプロテクトセンサ回路に、急速充電用抵抗
２４と、急速充電用スイッチ２５と、タイマ２６と、Ｎ
ＯＴ回路（インバータ）２７と、ＡＮＤゲート２８とを
付加したものであり、この他は図１と同一に構成されて
いる。急速充電用抵抗２４はプルアップ抵抗１８の値Ｒ
1 よりも小さい値Ｒ2 を有し、急速充電用スイッチ２５
を介して直流電源端子２０とセンサスイッチ１２の第２
の端子１４との間に接続されている。タイマ２６はモノ
マルチバイブレータから成り、待機信号入力端子２２に
接続され、待機状態の解除の開始に応答して一定時間幅
Ｔ1 のパルスを発生する。ＡＮＤゲート２８の一方の入
力端子はタイマ２６に接続され、他方の入力端子はＮＯ
Ｔ回路２７を介してバッファ回路１７の出力端子に接続
されている。
に係わるフロッピーディスク装置を説明する。但し、図
２において図１と共通する部分には同一の符号付してそ
の説明を省略する。図２のフロッピーディスク装置は、
図１のライトプロテクトセンサ回路に、急速充電用抵抗
２４と、急速充電用スイッチ２５と、タイマ２６と、Ｎ
ＯＴ回路（インバータ）２７と、ＡＮＤゲート２８とを
付加したものであり、この他は図１と同一に構成されて
いる。急速充電用抵抗２４はプルアップ抵抗１８の値Ｒ
1 よりも小さい値Ｒ2 を有し、急速充電用スイッチ２５
を介して直流電源端子２０とセンサスイッチ１２の第２
の端子１４との間に接続されている。タイマ２６はモノ
マルチバイブレータから成り、待機信号入力端子２２に
接続され、待機状態の解除の開始に応答して一定時間幅
Ｔ1 のパルスを発生する。ＡＮＤゲート２８の一方の入
力端子はタイマ２６に接続され、他方の入力端子はＮＯ
Ｔ回路２７を介してバッファ回路１７の出力端子に接続
されている。
【００１１】
【動作】入力端子２２には図４（Ａ）に示す待機信号が
入力する。この実施例では、ｔ0 〜ｔ3 区間及びｔ5 以
後が待機状態解除期間であり、ｔ0 以前及びｔ3 〜ｔ5
期間が待機状態期間である。また、図４（Ｃ）から明ら
かなようにｔ4 以前でセンサスイッチ１２がオフ、ｔ4
よりも後でオンである。ｔ0 時点で待機状態が解除され
ると、待機時節電用スイッチ１９がオンになり、放電用
スイッチ２１がオフになる。スイッチ１９のオン期間は
待機解除期間ｔ0 〜ｔ3 及びｔ5 以後に一致し、スイッ
チ２１はスイッチ１９と反対に動作する。スイッチ１９
がｔ0 でオンになると、電源端子２０からプルアップ電
圧がスイッチ１９と抵抗１８を介してストレーキャパシ
タンス２３に印加される。プルアップ抵抗１８は比較的
大きな値を有するので、ここを通る電流ではストレーキ
ャパシタンス２３が急速に充電されない。しかし、タイ
マ２６がｔ0 の待機解除に応答して図４（Ｂ）に示す幅
Ｔ1 のパルスを発生し、これがＡＮＤゲート２８を介し
て急速充電用スイッチ２５を図４（Ｅ）に示すようにオ
ンに制御するので、値の小さい抵抗２４を介して流れる
大きな充電電流によってストレーキャパシタンス２３が
図３の特性曲線Ｂに示すように小さな時定数Ｒ2 Ｃ1 で
急速に充電される。タイマ２６の出力パルス幅Ｔ1 は急
速充電回路によるストレーキャパシタンス２３の充電所
要時間以上であって且つ待機解除期間よりも短く設定さ
れ、好ましくは上記充電所要時間にほぼ等しく設定され
る。上述のようにストレーキャパシタンス２３が急速に
充電されると、バッファ回路１７の出力電圧は図４
（Ｄ）に示すようにｔ0 から極めて短時間後のｔ1 で高
レベルになり、センサスイッチ１２がオフであることを
示す信号がディスクチェンジ信号形成回路２９を介して
迅速にホスト装置２３に送られる。ｔ1 でバッファ回路
１７の出力が高レベルになると、ＮＯＴ回路２７の出力
が逆に低レベルになり、待機解除を示す信号がＡＮＤゲ
ート２８を通過することが阻止され、ＡＮＤゲート２８
の出力が低レベルになる。この結果、スイッチ２５がオ
フになり、急速充電回路がバッファ回路１７の配線１６
から切り離される。これにより、必要時間以上急速充電
回路の接続を阻止することができる。
入力する。この実施例では、ｔ0 〜ｔ3 区間及びｔ5 以
後が待機状態解除期間であり、ｔ0 以前及びｔ3 〜ｔ5
期間が待機状態期間である。また、図４（Ｃ）から明ら
かなようにｔ4 以前でセンサスイッチ１２がオフ、ｔ4
よりも後でオンである。ｔ0 時点で待機状態が解除され
ると、待機時節電用スイッチ１９がオンになり、放電用
スイッチ２１がオフになる。スイッチ１９のオン期間は
待機解除期間ｔ0 〜ｔ3 及びｔ5 以後に一致し、スイッ
チ２１はスイッチ１９と反対に動作する。スイッチ１９
がｔ0 でオンになると、電源端子２０からプルアップ電
圧がスイッチ１９と抵抗１８を介してストレーキャパシ
タンス２３に印加される。プルアップ抵抗１８は比較的
大きな値を有するので、ここを通る電流ではストレーキ
ャパシタンス２３が急速に充電されない。しかし、タイ
マ２６がｔ0 の待機解除に応答して図４（Ｂ）に示す幅
Ｔ1 のパルスを発生し、これがＡＮＤゲート２８を介し
て急速充電用スイッチ２５を図４（Ｅ）に示すようにオ
ンに制御するので、値の小さい抵抗２４を介して流れる
大きな充電電流によってストレーキャパシタンス２３が
図３の特性曲線Ｂに示すように小さな時定数Ｒ2 Ｃ1 で
急速に充電される。タイマ２６の出力パルス幅Ｔ1 は急
速充電回路によるストレーキャパシタンス２３の充電所
要時間以上であって且つ待機解除期間よりも短く設定さ
れ、好ましくは上記充電所要時間にほぼ等しく設定され
る。上述のようにストレーキャパシタンス２３が急速に
充電されると、バッファ回路１７の出力電圧は図４
（Ｄ）に示すようにｔ0 から極めて短時間後のｔ1 で高
レベルになり、センサスイッチ１２がオフであることを
示す信号がディスクチェンジ信号形成回路２９を介して
迅速にホスト装置２３に送られる。ｔ1 でバッファ回路
１７の出力が高レベルになると、ＮＯＴ回路２７の出力
が逆に低レベルになり、待機解除を示す信号がＡＮＤゲ
ート２８を通過することが阻止され、ＡＮＤゲート２８
の出力が低レベルになる。この結果、スイッチ２５がオ
フになり、急速充電回路がバッファ回路１７の配線１６
から切り離される。これにより、必要時間以上急速充電
回路の接続を阻止することができる。
【００１２】ｔ4 以後はセンサスイッチ１２がオンであ
るから、ストレーキャパシタンス２３はセンサスッチ１
２で短絡されており、待機状態解除時におけるストレー
キャバシタンス２３による遅れは実質的に生じない。ま
た、センサスイッチ１２がオンになる前の期間にストレ
ーキャパシタンス２３が充電されていたとしても、放電
スイッチ２１を介して放電されているので、これがｔ5
時点のバッファ回路１７の入力電圧は実質的にゼロであ
る。従って、ｔ5 時点に同期してバッファ回路１７から
センサスイッチ１２がオンであることを示す低レベル出
力電圧が得られる。なお、急速充電用スイッチ２５はセ
ンサスイッチ１２のオン期間に待機状態解除に同期して
ｔ5 〜ｔ6 期間オンになるが、この期間は短いので全期
間の消費電力に占めるｔ4 〜ｔ6 期間の消費電力は小さ
い。
るから、ストレーキャパシタンス２３はセンサスッチ１
２で短絡されており、待機状態解除時におけるストレー
キャバシタンス２３による遅れは実質的に生じない。ま
た、センサスイッチ１２がオンになる前の期間にストレ
ーキャパシタンス２３が充電されていたとしても、放電
スイッチ２１を介して放電されているので、これがｔ5
時点のバッファ回路１７の入力電圧は実質的にゼロであ
る。従って、ｔ5 時点に同期してバッファ回路１７から
センサスイッチ１２がオンであることを示す低レベル出
力電圧が得られる。なお、急速充電用スイッチ２５はセ
ンサスイッチ１２のオン期間に待機状態解除に同期して
ｔ5 〜ｔ6 期間オンになるが、この期間は短いので全期
間の消費電力に占めるｔ4 〜ｔ6 期間の消費電力は小さ
い。
【００１３】上述から明らかなように、本実施例によれ
ば待機期間における消費電力が低減し、且つ待機解除後
に動作が迅速に開始する。
ば待機期間における消費電力が低減し、且つ待機解除後
に動作が迅速に開始する。
【００１４】
【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図５に示すように第１の電源端子２０と異なる
電圧（好ましくは高い電圧）を供給する第２の直流電源
端子２０ａを設け、これをスイッチ２５と抵抗２４を介
してセンサスイッチ１２の第２の端子１４に接続するこ
とができる。第２の電源端子２０ａの電圧が第１の電源
端子２０の電圧よりも高い場合には、第２の電源端子２
０ａの電圧でストレーキャパシタンス２３が第１の電源
端子２０の電圧に充電されるまでの時間にほぼ一致する
ようにタイマ２６の出力パルス幅Ｔ1 を設定することが
好ましい。また、図５の抵抗２４を省き、破線で示すよ
うにスイッチ２５の下端を抵抗１８の上端に接続し、抵
抗１８をプルアップと急速充電で兼用することができ
る。 （２） タイマ２６をカウンタで構成することができ
る。 （３） ライトプロテクト以外のディスクのタイプ判別
センサスイッチ等にも本考案を適用することができる。 （４） 光磁気ティスク装置等にも適用可能である。
く、例えば次の変形が可能なものである。 （１） 図５に示すように第１の電源端子２０と異なる
電圧（好ましくは高い電圧）を供給する第２の直流電源
端子２０ａを設け、これをスイッチ２５と抵抗２４を介
してセンサスイッチ１２の第２の端子１４に接続するこ
とができる。第２の電源端子２０ａの電圧が第１の電源
端子２０の電圧よりも高い場合には、第２の電源端子２
０ａの電圧でストレーキャパシタンス２３が第１の電源
端子２０の電圧に充電されるまでの時間にほぼ一致する
ようにタイマ２６の出力パルス幅Ｔ1 を設定することが
好ましい。また、図５の抵抗２４を省き、破線で示すよ
うにスイッチ２５の下端を抵抗１８の上端に接続し、抵
抗１８をプルアップと急速充電で兼用することができ
る。 （２） タイマ２６をカウンタで構成することができ
る。 （３） ライトプロテクト以外のディスクのタイプ判別
センサスイッチ等にも本考案を適用することができる。 （４） 光磁気ティスク装置等にも適用可能である。
【図１】従来のフロッピーティスク装置を示すブロック
図である。
図である。
【図２】本考案の実施例のフロッピーディスク装置を示
すブロック図である。
すブロック図である。
【図３】ストレーキャパシタンスの充電時定数を示す図
である。
である。
【図４】図２の各部の状態を示す波形図である。
【図５】変形例のフロッピーティスク装置を示すブロッ
ク図である。
ク図である。
１２ センサスイッチ １７ バッファ回路 １８ プルアップ抵抗 １９ 待機節電用スイッチ ２２ 待機信号入力端子 ２３ ストレーキャパシタンス ２４ 急速充電用抵抗 ２５ 急速充電用スイッチ
Claims (3)
- 【請求項１】 被検出物の有無に対応してオン・オフす
るものであって、グランドに接続された第１の端子と前
記オン・オフ状態を出力するための第２の端子とを有
し、且つ前記第２の端子とグランドとの間にストレーキ
ャパシタンスを有しているセンサスイッチと、 前記第２の端子に接続され且つ前記センサスイッチのオ
ン・オフ状態に基づいて前記被検出物の有無を示す信号
を出力するように形成されたバッファ回路と、直流 電源端子と前記第２の端子との間に節電用スイッチ
を介して接続されたプルアップ抵抗と、 前記センサスイッチと前記プルアップ抵抗とから成るセ
ンサ回路を節電状態にするときに前記節電用スイッチを
オフ制御し、前記節電状態の解除期間にオンに制御する
ための節電制御信号を前記節電用スイッチに与えるため
の節電制御信号供給手段と、 前記センサスイッチのオフ期間における前記ストレーキ
ャパシタンスを前記プルアップ抵抗を介して充電する時
の充電速度よりも早い充電速度で急速充電するためのも
のであって、急速充電用スイッチを有し、前記節電状態
の解除の開始から所定時間以内のみ急速充電用スイッチ
をオンにして前記直流電源端子と前記第２の端子との間
の抵抗値を前記プルアップ抵抗値よりも小さくして前記
ストレーキャパシタンスを急速充電する急速充電手段と
を備えていることを特徴とするセンサ回路装置。 - 【請求項２】 被検出物の有無に対応してオン・オフす
るものであって、グランドに接続された第１の端子と前
記オン・オフ状態を出力するための第２の端子とを有
し、且つ前記第２の端子とグランドとの間にストレーキ
ャパシタンスを有しているセンサスイッチと、 前記第２の端子に接続され且つ前記センサスイッチのオ
ン・オフ状態に基づいて前記被検出物の有無を示す信号
を出力するように形成されたバッファ回路と、 第１の直流電源端子と前記第２の端子との間に節電用ス
イッチを介して接続されたプルアップ抵抗と、 前記センサスイッチと前記プルアップ抵抗とから成るセ
ンサ回路を節電状態に するときに前記節電用スイッチを
オフ制御し、前記節電状態の解除期間にオンに制御する
ための節電制御信号を前記節電用スイッチに与えるため
の節電制御信号供給手段と、 前記センサスイッチのオフ期間における前記ストレーキ
ャパシタンスを前記プルアップ抵抗を介して充電する時
の充電速度よりも早い充電速度で急速充電するためのも
のであって、前記第１の直流電源端子の電圧よりも高い
電圧を供給するための第２の直流電源端子、及び前記節
電状態の解除の開始から所定時間以内のみ前記第２の直
流電源端子を前記プルアップ抵抗又は別な抵抗を介して
前記第２の端子に選択的に接続するための急速充電用ス
イッチから成る急速充電手段と を備えていることを特徴
とするセンサ回路装置。 - 【請求項３】 更に、前記センサスイッチがオフである
ことを示す前記バッファ回路の出力に応答して前記急速
充電用スイッチを前記所定時間の終了前にオフ制御する
手段を有することを特徴とする請求項１又は２記載のセ
ンサ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993063194U JP2598902Y2 (ja) | 1993-10-28 | 1993-10-28 | センサ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993063194U JP2598902Y2 (ja) | 1993-10-28 | 1993-10-28 | センサ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0732739U JPH0732739U (ja) | 1995-06-16 |
| JP2598902Y2 true JP2598902Y2 (ja) | 1999-08-23 |
Family
ID=13222178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993063194U Expired - Fee Related JP2598902Y2 (ja) | 1993-10-28 | 1993-10-28 | センサ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598902Y2 (ja) |
-
1993
- 1993-10-28 JP JP1993063194U patent/JP2598902Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732739U (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05501992A (ja) | 少なくとも１つの再充電可能な電池から給電される記録装置の作動方法 | |
| JPH0690153A (ja) | 低スイッチングノイズ出力バッファ | |
| JP2598902Y2 (ja) | センサ回路装置 | |
| US6011429A (en) | Reference voltage generating device | |
| JP3933467B2 (ja) | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード | |
| JPH0258876B2 (ja) | ||
| CN112180798B (zh) | 时序控制电路、电源控制电路和变频器 | |
| CN112599384A (zh) | 一种磁保持继电器驱动电路 | |
| JPH0827882B2 (ja) | 磁気ディスク装置のデータ保護回路 | |
| JPH08106834A (ja) | スイッチ回路 | |
| JPS632162A (ja) | リカバリタイム削減回路 | |
| US6580238B2 (en) | Motor driver | |
| JP3063336B2 (ja) | プランジャソレノイドの駆動回路 | |
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JP2773788B2 (ja) | 電圧切換回路 | |
| JPH0430816Y2 (ja) | ||
| KR100396483B1 (ko) | 하드 디스크 드라이브의 헤드 복귀 회로 | |
| JPH01103191A (ja) | モータ駆動回路 | |
| JPH0229117A (ja) | リセット回路 | |
| KR910000681Y1 (ko) | 기능 절환 장치 | |
| JP2534910Y2 (ja) | ディジタル装置の保護回路 | |
| CN118017813A (zh) | 具有低功耗上桥驱动机制的电源转换器 | |
| JP2594370Y2 (ja) | 警報器の移報装置 | |
| JPS6218007Y2 (ja) | ||
| JPS61240520A (ja) | リレ−の作動制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |