JPH08106834A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH08106834A JPH08106834A JP24142894A JP24142894A JPH08106834A JP H08106834 A JPH08106834 A JP H08106834A JP 24142894 A JP24142894 A JP 24142894A JP 24142894 A JP24142894 A JP 24142894A JP H08106834 A JPH08106834 A JP H08106834A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- terminal
- resistance
- switch
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/60—Auxiliary means structurally associated with the switch for cleaning or lubricating contact-making surfaces
- H01H1/605—Cleaning of contact-making surfaces by relatively high voltage pulses
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 同期用のプログラムを必要としないスイッチ
回路を提供する。 【構成】 電源ラインとアース間に接続された第１抵抗
とスイッチとからなる直列回路と、該第１抵抗よりも小
さな抵抗値を有して該第１抵抗に並列接続された第２抵
抗と、該第２抵抗と前記第１抵抗との間に介挿されスイ
ッチング回路と、該スイッチング回路に接続されて駆動
パルスを供給する第１端子と該駆動パルスに非同期状態
を維持して駆動される第２端子とを少なくても有して、
前記第２端子が前記第１抵抗とスイッチとの接続点に接
続されたマイクロコンピュータとを備え、前記第２端子
がスイッチ入力端子を形成する。
回路を提供する。 【構成】 電源ラインとアース間に接続された第１抵抗
とスイッチとからなる直列回路と、該第１抵抗よりも小
さな抵抗値を有して該第１抵抗に並列接続された第２抵
抗と、該第２抵抗と前記第１抵抗との間に介挿されスイ
ッチング回路と、該スイッチング回路に接続されて駆動
パルスを供給する第１端子と該駆動パルスに非同期状態
を維持して駆動される第２端子とを少なくても有して、
前記第２端子が前記第１抵抗とスイッチとの接続点に接
続されたマイクロコンピュータとを備え、前記第２端子
がスイッチ入力端子を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、接点に形成される酸
化膜を破壊して良好な接触状況を維持する機能を有する
スイッチ回路に関する。
化膜を破壊して良好な接触状況を維持する機能を有する
スイッチ回路に関する。
【０００２】
【従来の技術】従来のスイッチ回路を図３に基づいて説
明する。１は接点を有する機械式スイッチで、一端が接
地されると共に、他端がダーリントン接続されたスイッ
チングトランジスタ（スイッチング回路）３、電流制限
用の第１抵抗４を直列に介して電源ラインに接続されて
いる。なお、上記スイッチングトランジスタ３のコレク
タ端子は電源ラインに、またベース端子はラインＡを介
して後述のマイクロコンピュータ９の出力ポートＴ１
に、さらにベース端子は第１抵抗４の一端にそれぞれ接
続されている。また、前記第１抵抗４の抵抗値は、数十
オーム程度で、スイッチ１の酸化膜を破壊可能な程度の
大きさの値を有し、またスイッチングトランジスタ３を
破壊しない程度の大きさに設定されている。
明する。１は接点を有する機械式スイッチで、一端が接
地されると共に、他端がダーリントン接続されたスイッ
チングトランジスタ（スイッチング回路）３、電流制限
用の第１抵抗４を直列に介して電源ラインに接続されて
いる。なお、上記スイッチングトランジスタ３のコレク
タ端子は電源ラインに、またベース端子はラインＡを介
して後述のマイクロコンピュータ９の出力ポートＴ１
に、さらにベース端子は第１抵抗４の一端にそれぞれ接
続されている。また、前記第１抵抗４の抵抗値は、数十
オーム程度で、スイッチ１の酸化膜を破壊可能な程度の
大きさの値を有し、またスイッチングトランジスタ３を
破壊しない程度の大きさに設定されている。
【０００３】５は第２抵抗で、その一端が前記機械式ス
イッチ１と第１抵抗４との接続点に接続され、他端が後
述のマイクロコンピュータ９の入力ポートＴ２に接続さ
れている。また第２抵抗５は、後述のコンデンサ８への
電荷の充電路を形成すると共に、その時定数を決めてい
る。
イッチ１と第１抵抗４との接続点に接続され、他端が後
述のマイクロコンピュータ９の入力ポートＴ２に接続さ
れている。また第２抵抗５は、後述のコンデンサ８への
電荷の充電路を形成すると共に、その時定数を決めてい
る。
【０００４】６はツエナーダイオードで、前記第２抵抗
５からマイクロコンピュータ９への接続ラインＢとアー
スとの間に介挿されて、入力ポートを保護する。７は第
３抵抗で、後述のコンデンサ８に充電された電荷の放電
路を形成すると共に、その時定数を決めている。
５からマイクロコンピュータ９への接続ラインＢとアー
スとの間に介挿されて、入力ポートを保護する。７は第
３抵抗で、後述のコンデンサ８に充電された電荷の放電
路を形成すると共に、その時定数を決めている。
【０００５】９はマイクロコンピュータで、出力ポート
Ｔ１から一定周波数のクロックパルス（図４Ａ）をライ
ンＡを介してスイッチングトランジスタ３のベース端子
に供給し、また入力ポートＴ２を前記出力ポートＴ１の
クロックパルスに同期して（図４のサンプリング時間
で）、すなわちクロックパルスの発生しているときに一
致した時刻ｔ１〜ｔ５の各タイミングでラインＢの電圧
をサンプリング入力している。なお、前記マイクロコン
ピュータ９は通常の制御用のマイクロコンピュータで図
示された入出力ポート以外にも多数の入出力ポートを有
していることは言うまでもないことである。なお、図２
におけるスイッチングトランジスタ３は、ダーリントン
接続のものではなく単一のトランジスタで構成されるこ
ともある。
Ｔ１から一定周波数のクロックパルス（図４Ａ）をライ
ンＡを介してスイッチングトランジスタ３のベース端子
に供給し、また入力ポートＴ２を前記出力ポートＴ１の
クロックパルスに同期して（図４のサンプリング時間
で）、すなわちクロックパルスの発生しているときに一
致した時刻ｔ１〜ｔ５の各タイミングでラインＢの電圧
をサンプリング入力している。なお、前記マイクロコン
ピュータ９は通常の制御用のマイクロコンピュータで図
示された入出力ポート以外にも多数の入出力ポートを有
していることは言うまでもないことである。なお、図２
におけるスイッチングトランジスタ３は、ダーリントン
接続のものではなく単一のトランジスタで構成されるこ
ともある。
【０００６】上記構成において、図４（Ｃ）に示すよう
にスイッチ１がＯＦＦ状態（区間Ｔ1 〜Ｔ2 ）の時は、
スイッチングトランジスタ３がＯＦＦされ、かつスイッ
チングトランジスタ３がＯＮ状態にされているときに
は、ラインＢの入力ポートＴ２がハイインピーダンスに
なることにより、ハイレベルとローレベルとの中間値を
とる。またこのとき、スイッチングトランジスタ３がＯ
Ｎ状態にされると（時刻ｔ１，ｔ２）、ラインＢはハイ
レベルになり（図４（Ｃ）のハイレベル）、そのハイレ
ベル電圧が入力ポートＴ２によって読み取られ、マイク
ロコンピュータ９によってスイッチ１がＯＦＦ状態にあ
ることが判断される。
にスイッチ１がＯＦＦ状態（区間Ｔ1 〜Ｔ2 ）の時は、
スイッチングトランジスタ３がＯＦＦされ、かつスイッ
チングトランジスタ３がＯＮ状態にされているときに
は、ラインＢの入力ポートＴ２がハイインピーダンスに
なることにより、ハイレベルとローレベルとの中間値を
とる。またこのとき、スイッチングトランジスタ３がＯ
Ｎ状態にされると（時刻ｔ１，ｔ２）、ラインＢはハイ
レベルになり（図４（Ｃ）のハイレベル）、そのハイレ
ベル電圧が入力ポートＴ２によって読み取られ、マイク
ロコンピュータ９によってスイッチ１がＯＦＦ状態にあ
ることが判断される。
【０００７】一方、時刻Ｔ2 にスイッチ１がＯＮされ、
かつスイッチングトランジスタ３がＯＮされるとスイッ
チ１に、接点の酸化膜を除去するための大電流が供給さ
れると、ラインＢが接地電圧まで低下するので、時刻Ｔ
2 以降は図４（Ｃ）に示すように時刻ｔ３，ｔ４，ｔ５
において、マイクロコンピュータ９は入力ポートＴ２に
印加された接地電圧を読み取って、スイッチ１がＯＮさ
れたと判断する。なお、この時刻Ｔ2 以後で、時刻ｔ
３，ｔ４，ｔ５以外の時はラインＢは接地電圧０Ｖにな
っていることは言うまでもないことである。
かつスイッチングトランジスタ３がＯＮされるとスイッ
チ１に、接点の酸化膜を除去するための大電流が供給さ
れると、ラインＢが接地電圧まで低下するので、時刻Ｔ
2 以降は図４（Ｃ）に示すように時刻ｔ３，ｔ４，ｔ５
において、マイクロコンピュータ９は入力ポートＴ２に
印加された接地電圧を読み取って、スイッチ１がＯＮさ
れたと判断する。なお、この時刻Ｔ2 以後で、時刻ｔ
３，ｔ４，ｔ５以外の時はラインＢは接地電圧０Ｖにな
っていることは言うまでもないことである。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うなスイッチ回路にあっては、マイクロコンピュータの
入力ポートの読み取りタイミングが出力ポートＴ１から
の出力パルスに同期して作動するようにマイクロコンピ
ュータのプログラムを作成しなくてはならないために、
そのための工数を必要としていた。また最近ではハード
ウエアで構成できる回路構成も装置の小型化のためにプ
ログラム化して信号処理してしまう傾向があり、そのた
めに記憶容量を従来に比べて多く取り、場合によっては
同期用のプログラムを格納することができなくなってし
まうという恐れがあった。
うなスイッチ回路にあっては、マイクロコンピュータの
入力ポートの読み取りタイミングが出力ポートＴ１から
の出力パルスに同期して作動するようにマイクロコンピ
ュータのプログラムを作成しなくてはならないために、
そのための工数を必要としていた。また最近ではハード
ウエアで構成できる回路構成も装置の小型化のためにプ
ログラム化して信号処理してしまう傾向があり、そのた
めに記憶容量を従来に比べて多く取り、場合によっては
同期用のプログラムを格納することができなくなってし
まうという恐れがあった。
【０００９】この発明は、このような問題点に着目して
なされたもので、同期用のプログラムを必要としないス
イッチ回路を提供することを目的とする。
なされたもので、同期用のプログラムを必要としないス
イッチ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るスイッチ
回路は、電源ラインとアース間に接続された第１抵抗と
機械式スイッチとからなる直列回路と、該第１抵抗より
も小さな抵抗値を有して該第１抵抗に並列接続された第
２抵抗と、該第２抵抗と前記第１抵抗との間に介挿され
スイッチング回路と、該スイッチング回路に接続されて
駆動パルスを供給する第１端子と該駆動パルスに非同期
状態を維持して駆動される第２端子とを少なくても有し
て、前記第２端子が前記第１抵抗と機械式スイッチとの
接続点に接続されたマイクロコンピュータとを備え、前
記第２端子がスイッチ入力ポートを形成する。
回路は、電源ラインとアース間に接続された第１抵抗と
機械式スイッチとからなる直列回路と、該第１抵抗より
も小さな抵抗値を有して該第１抵抗に並列接続された第
２抵抗と、該第２抵抗と前記第１抵抗との間に介挿され
スイッチング回路と、該スイッチング回路に接続されて
駆動パルスを供給する第１端子と該駆動パルスに非同期
状態を維持して駆動される第２端子とを少なくても有し
て、前記第２端子が前記第１抵抗と機械式スイッチとの
接続点に接続されたマイクロコンピュータとを備え、前
記第２端子がスイッチ入力ポートを形成する。
【００１１】
【作用】この発明におけるスイッチ回路は、スイッチン
グトランジスタ３を駆動するクロックパルスを出力する
マイクロコンピュータの出力ポートと、機械式スイッチ
のＯＮ，ＯＦＦを入力する入力ポートとが非同期駆動さ
れる。また、スイッチングトランジスタがＯＮされる
と、機械式スイッチに酸化膜破壊用の大電流が供給可能
な状態になり、またＯＦＦされると、プルアップ抵抗
（第４抵抗）、第２抵抗、第３抵抗によってマイクロコ
ンピュータの入力ポートの電圧が抵抗分割されて確定さ
れる。
グトランジスタ３を駆動するクロックパルスを出力する
マイクロコンピュータの出力ポートと、機械式スイッチ
のＯＮ，ＯＦＦを入力する入力ポートとが非同期駆動さ
れる。また、スイッチングトランジスタがＯＮされる
と、機械式スイッチに酸化膜破壊用の大電流が供給可能
な状態になり、またＯＦＦされると、プルアップ抵抗
（第４抵抗）、第２抵抗、第３抵抗によってマイクロコ
ンピュータの入力ポートの電圧が抵抗分割されて確定さ
れる。
【００１２】
【実施例】以下、この発明の構成を図１に基づいて説明
する。図１において図３で説明したものと同一構成のも
の、または均等なものには同一符号を付してその説明を
省略し、異なる構成についてのみ以下に説明する。
する。図１において図３で説明したものと同一構成のも
の、または均等なものには同一符号を付してその説明を
省略し、異なる構成についてのみ以下に説明する。
【００１３】すなわち、図１において、１０は第４抵抗
で、機械式スイッチ１と第１抵抗４との接続点に一端が
接続され、他端が電源ライン（スイッチングトランジス
タ３）のコレクタ端子に接続されている。また、この第
４抵抗１０の抵抗値は前記第１抵抗４の抵抗値の大きさ
の１０倍程度に設定されて、第２抵抗５、第３抵抗７と
共に、スイッチングトランジスタ３のＯＦＦ時のライン
Ｂの電圧値を確定している。
で、機械式スイッチ１と第１抵抗４との接続点に一端が
接続され、他端が電源ライン（スイッチングトランジス
タ３）のコレクタ端子に接続されている。また、この第
４抵抗１０の抵抗値は前記第１抵抗４の抵抗値の大きさ
の１０倍程度に設定されて、第２抵抗５、第３抵抗７と
共に、スイッチングトランジスタ３のＯＦＦ時のライン
Ｂの電圧値を確定している。
【００１４】次に上記構成の作用を説明する。図２に示
すようにスイッチ１がＯＦＦ状態（時刻Ｔ1 〜Ｔ2 の
間）の時には第４抵抗１０、第２抵抗５、第３抵抗７に
よって電源ラインの電圧が抵抗分割されたハイレベルな
電圧値が図２（Ｃ）の如くラインＢに発生している。そ
のハイレベルな電圧値がマイクロコンピュータ９の入力
ポートＴ２による読み取りタイミングｔ１，ｔ２で読み
取られて、マイクロコンピュータ９によってスイッチ１
がＯＦＦ状態にあると判断される。
すようにスイッチ１がＯＦＦ状態（時刻Ｔ1 〜Ｔ2 の
間）の時には第４抵抗１０、第２抵抗５、第３抵抗７に
よって電源ラインの電圧が抵抗分割されたハイレベルな
電圧値が図２（Ｃ）の如くラインＢに発生している。そ
のハイレベルな電圧値がマイクロコンピュータ９の入力
ポートＴ２による読み取りタイミングｔ１，ｔ２で読み
取られて、マイクロコンピュータ９によってスイッチ１
がＯＦＦ状態にあると判断される。
【００１５】次に、時刻Ｔ2 において機械式スイッチ１
がＯＮ状態にされ、スイッチングトランジスタ３がＯＦ
Ｆの時には、ラインＢの電圧値が図２（Ｃ）の如く接地
電圧０Ｖまで低下している。
がＯＮ状態にされ、スイッチングトランジスタ３がＯＦ
Ｆの時には、ラインＢの電圧値が図２（Ｃ）の如く接地
電圧０Ｖまで低下している。
【００１６】一方、機械式スイッチ１がＯＮされた時刻
Ｔ2 以降に、スイッチングトランジスタ３がＯＮされる
と、第１抵抗４の抵抗値が小さいためにラインＢの電圧
値が上昇して機械式スイッチ１に、接点の酸化膜を除去
するための大電流が供給され、かつラインＢが接地電圧
まで低下され続けるので、時刻Ｔ2 以降は図４（Ｃ）に
示すようにマイクロコンピュータ９の読み取りタイミン
グ（時刻ｔ３，ｔ４，ｔ５）で入力ポートＴ２によって
接地電圧がマイクロコンピュータ９によって読み取ら
れ、スイッチ１がＯＮされたと判断される。
Ｔ2 以降に、スイッチングトランジスタ３がＯＮされる
と、第１抵抗４の抵抗値が小さいためにラインＢの電圧
値が上昇して機械式スイッチ１に、接点の酸化膜を除去
するための大電流が供給され、かつラインＢが接地電圧
まで低下され続けるので、時刻Ｔ2 以降は図４（Ｃ）に
示すようにマイクロコンピュータ９の読み取りタイミン
グ（時刻ｔ３，ｔ４，ｔ５）で入力ポートＴ２によって
接地電圧がマイクロコンピュータ９によって読み取ら
れ、スイッチ１がＯＮされたと判断される。
【００１７】
【発明の効果】この発明によれば、マイクロコンピュー
タの入出力ポートが非同期駆動されるので、マイクロコ
ンピュータのプログラムがその分少なくなるという効果
が発揮される。
タの入出力ポートが非同期駆動されるので、マイクロコ
ンピュータのプログラムがその分少なくなるという効果
が発揮される。
【図１】この発明の実施例の示す回路ブロック説明図で
ある。
ある。
【図２】図１の動作を説明するためのタイミングチャー
トである。
トである。
【図３】従来の回路ブロック説明図である。
【図４】図３の動作を説明するためのタイミングチャー
トである。
トである。
１ スイッチ ３ スイッチングトランジスタ ９ マイクロコンピュータ １０ プルアップ抵抗
Claims (1)
- 【請求項１】 電源ラインとアース間に接続された第１
抵抗（４）と機械式スイッチ（１）とからなる直列回路
と、該第１抵抗（４）よりも小さな抵抗値を有して該第
１抵抗に並列接続された第２抵抗（５）と、該第２抵抗
と前記第１抵抗（４）との間に介挿されスイッチング回
路（３）と、該スイッチング回路に接続されて駆動パル
スを供給する第１端子（Ｔ１）と該駆動パルスに非同期
状態を維持して駆動される第２端子（Ｔ２）とを少なく
ても有して、前記第２端子（Ｔ２）が前記第１抵抗
（４）と機械式スイッチ（１）との接続点に接続された
マイクロコンピュータ（９）とを備え、前記第２端子
（Ｔ２）がスイッチ入力端子を形成することを特徴とす
るスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142894A JPH08106834A (ja) | 1994-10-05 | 1994-10-05 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142894A JPH08106834A (ja) | 1994-10-05 | 1994-10-05 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08106834A true JPH08106834A (ja) | 1996-04-23 |
Family
ID=17074159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24142894A Pending JPH08106834A (ja) | 1994-10-05 | 1994-10-05 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08106834A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1166994A (ja) * | 1997-08-12 | 1999-03-09 | Kansei Corp | スイッチ用インターフェイス回路 |
| US7385431B2 (en) | 2004-09-24 | 2008-06-10 | Sumitomo Wiring Systems, Ltd. | Input circuit and an electronic control unit provided with such an input circuit |
| FR3063569A1 (fr) * | 2017-03-03 | 2018-09-07 | Leroy Automation | Circuit d'interface d'entree logique d'un automate ou d'un calculateur industriel |
| WO2019145309A1 (de) * | 2018-01-24 | 2019-08-01 | Ebm-Papst Mulfingen Gmbh & Co. Kg | Kontaktschutzbestromung |
| JP2019185873A (ja) * | 2018-04-03 | 2019-10-24 | 三菱電機株式会社 | 電子制御装置 |
| CN111556411A (zh) * | 2015-05-27 | 2020-08-18 | Qsc公司 | 具有双向输入/输出端口的音频处理器 |
-
1994
- 1994-10-05 JP JP24142894A patent/JPH08106834A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1166994A (ja) * | 1997-08-12 | 1999-03-09 | Kansei Corp | スイッチ用インターフェイス回路 |
| US7385431B2 (en) | 2004-09-24 | 2008-06-10 | Sumitomo Wiring Systems, Ltd. | Input circuit and an electronic control unit provided with such an input circuit |
| CN111556411A (zh) * | 2015-05-27 | 2020-08-18 | Qsc公司 | 具有双向输入/输出端口的音频处理器 |
| CN111556411B (zh) * | 2015-05-27 | 2021-09-17 | Qsc公司 | 具有双向输入/输出端口的音频处理器 |
| FR3063569A1 (fr) * | 2017-03-03 | 2018-09-07 | Leroy Automation | Circuit d'interface d'entree logique d'un automate ou d'un calculateur industriel |
| WO2019145309A1 (de) * | 2018-01-24 | 2019-08-01 | Ebm-Papst Mulfingen Gmbh & Co. Kg | Kontaktschutzbestromung |
| JP2019185873A (ja) * | 2018-04-03 | 2019-10-24 | 三菱電機株式会社 | 電子制御装置 |
| US11018665B2 (en) | 2018-04-03 | 2021-05-25 | Mitsubishi Electric Corporation | Electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324579B1 (ko) | 반도체장치 | |
| EP1094606B1 (en) | Driver circuit for P-channel MOS switches | |
| US5216289A (en) | Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit | |
| KR960018903A (ko) | 연상 메모리의 제어 회로 및 연상 메모리 장치 | |
| JPH08106834A (ja) | スイッチ回路 | |
| KR880008671A (ko) | 소자 회로 | |
| JPH10290146A (ja) | グリッチ信号を除去するための回路 | |
| US3727188A (en) | Fast selection unit for stores | |
| EP0381241A2 (en) | High speed output circuit suitable for wired-or structure | |
| US5798915A (en) | Progressive start-up charge pump and method therefor | |
| CN1201264C (zh) | 内置在集成电路中的供电电路 | |
| JP3717233B2 (ja) | 入力信号のエッジに応答してパルスを発生する回路及び方法 | |
| EP0075129A2 (en) | Voltage dropping or voltage increasing electronic circuit | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| KR910006456Y1 (ko) | 터치 스위칭 동작에 따른 트리거 입력에러 방지회로 | |
| JPS61107623A (ja) | 遅延動作型圧電リレ−の入力回路 | |
| JPH0323715A (ja) | 出力回路 | |
| JPS595999B2 (ja) | メモリ保護回路 | |
| JP2640006B2 (ja) | タイマー回路 | |
| JP2598902Y2 (ja) | センサ回路装置 | |
| JPH063460Y2 (ja) | キ−入力装置 | |
| KR0133393Y1 (ko) | 복수계전기의 순차제어회로 | |
| JP2003303042A (ja) | キースキャン回路 | |
| JPH0689580A (ja) | スタティックｒａｍ |