JP2596729B2 - 水平偏向回路 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、水平偏向回路に関するものであり、特に
フライバック変成器の負荷の変動が偏向リトレース共振
回路によって生成されるリトレース・パルス電圧に影響
をおよぼすのを防止すると共に、水平偏向巻線で生じた
エネルギ損失を水平リトレース期間中に補充するように
した水平偏向回路に関するものである。

＜発明の背景＞ 左右ピンクッション・ラスタ歪修正回路を具えた水平
偏向回路の一例が「左右ピンクッション修正を行うこと
のできる可変水平偏向回路（Variable Horizontal Defl
ection Circuit Capable of Providing East−West Pin
cushion Correction）」という名称の米国特許第442925
7号明細書中に示されている。同明細書に示されている
回路では、フライバック変成器の巻線および水平偏向巻
線は各々互いに分離された別々のリトレース共振回路を
形成している。この構成によれば、フライバック変成器
のリトレース負荷共振回路と水平偏向巻線のリトレース
共振回路との間の好ましくない相互作用を避けることが
できる。この回路ではピンクッション修正電流源はチョ
ーク・インピーダンスを経て水平偏向巻線に結合されて
いる。

上述の米国特許明細書に示されている回路では、フラ
イバック変成器リトレース共振回路および偏向リトレー
ス共振回路の一方のみがアースされており、他方の共振
回路はリトレース期間中アースから浮いている。リトレ
ース・パルス電圧は水平発振器に同期情報を供給するた
めに使用される。もし偏向リトレース共振回路がアース
されていると、このようなリトレース・パルス同期情報
は偏向リトレース・キャパシタンス回路網から容易に得
られる。しかしながらフライバック変成器リトレース共
振回路はリトレース期間中フローティング状態にあり、
リトレース期間中フライバック変成器をB⁺電源から切離
すための別の回路を必要とする。

別の構成では、フライバック変成器リトレース共振回
路はアースされており、偏向リトレース共振回路はフロ
ーティングの状態にある。このような構成では、リトレ
ース・パルス同期情報は、偏向リトレース共振回路より
もフライバック変成器の２次巻線からの方がより容易に
得られる。しかしながら２個のリトレース共振回路は互
いに切離されているから、フライバック変成器リトレー
ス・パルス電圧中に含まれる同期情報は、偏向リトレー
ス・パルス電圧中に含まれる所望の同期情報に正確には
対応しない可能性がある。

＜発明が解決しようとする課題＞ 解決しようとする問題点は、従来の水平偏向回路で
は、リトレース期間中フライバック変成器をB⁺電源から
切離すための別の回路を必要とするか、あるいはフライ
バック変成器リトレース・パルス電圧中に含まれる同期
情報が偏向リトレース・パルス電圧中に含まれる所望の
同期情報に正確に対応しない可能性があるという点であ
る。

＜課題を解決するための手段＞ 本発明は、偏向リトレース共振回路とフライバック変
成器リトレース共振回路をそれぞれアースに結合すると
共に、リトレース期間中はダイオードによって上記２個
のリトレース共振回路を互いに完全に分離して、リトレ
ース期間中、フライバック変成器をB⁺電源から切離すた
めの何らの特別な付加回路をも使用することなく同期情
報を偏向リトレース共振回路から容易に取出すことがで
きるラスタ歪修正装置を備えた水平偏向回路を得ること
を目的とする。

本発明のラスタ歪修正装置を備えた水平偏向回路は、
参考として各構成素子毎に後程説明する図示の実施例で
使用されている参考番号を付して示すと、直流電圧源
（例えばB⁺）と、上記直流電圧源に直流的に結合された
第１の巻線（例えばW₁）と負荷回路（例えば30）に結合
された第２の巻線（例えばW₄）とを有するフライバック
変成器（例えばT₁）と、水平偏向巻線（L_H）と、この水
平偏向巻線に結合された第１のリトレース・キャパシタ
ンス（例えばC₁、C₂、C₃）と、上記第１の巻線に結合され
た第２のリトレース・キャパシタンス（例えばC_RT）
と、上記水平偏向巻線および上記第１の巻線に結合され
ていて水平偏向周波数で動作し、水平偏向巻線中に水平
走査電流を発生させると共に、上記第１の巻線中にエネ
ルギを蓄積するために該第１の巻線に上記直流電源電圧
を供給するスイッチング手段（例えばQ₁、D₁;Q′₁、Ｄ′
₁）と、上記フライバック変成器および第１の共振回路
（例えば33）から磁気的に分離されており且つこれらフ
ライバック変成器および偏向リトレース共振回路（第１
の共振回路に結合された供給源インダクタンス（例えば
T₂）とを具備している。

＜作用＞ 本発明の水平偏向回路では、上記スイッチング手段
（Q₁、D₁;Q′₁、Ｄ′₁）の動作によりリトレース期間
中、上記水平偏向巻線（L_H）と上記第１のリトレース・
キャパシタンス（C₁、C₂、C₃）とにより偏向リトレース共
振回路（第１のリトレース共振回路33）を形成して第１
のパルス電圧（V₅）を発生し、また上記第１の巻線
（W₁）と上記第２のリトレース・キャパシタンス
（C_RT）とによりフライバック変成器リトレース共振回
路（第２のリトレース共振回路32）を形成して上記第１
の巻線中（W₁）に蓄積されたエネルギを上記負荷回路に
転送する第２のパルス電圧（V₄）を発生するように、水
平トレース期間および水平リトレース期間を特定する。
また、上記スイッチング手段は、上記負荷回路による負
荷期間中、上記２つのリトレース共振回路（32）と（3
3）との間に相互作用が最少になるようにこれら２つの
リトレース共振回路を互いに分離するように作用する。
さらに、上記供給源インダクタンス（T₂）は、水平トレ
ース期間中はフライバック変成器（T₁）からのエネルギ
を蓄積し、水平リトレース期間中は上記水平偏向巻線
（L_R）で生ずる損失を補充するために上記偏向リトレー
ス共振回路中に供給電源電流（i₂）を発生させるように
動作する。

＜詳細な説明＞ 第１図はラスタ歪修正回路を具えた水平偏向回路20を
示し、B⁺電源電圧およびエネルギ源は端子21と、基準電
位にあるアース端子22の点との間に結合されている。端
子21は入力インダクタンスとして作用するフライバック
変成器T₁の１次巻線W₁に結合されている。１次巻線W₁の
下側の端子は、水平出力トランジスタQ₁、直列接続され
たダンパ・ダイオードD₂およびD₃、および分離用ダイオ
ードD₁からなる水平スイッチング手段の上記水平出力ト
ランジスタQ₁のコレクタに結合されている。

ダンパ・ダイオードD₂のカソードとアースとの間に
は、Ｓ字整形キャパシタC_S、磁気的にバイアスされた直
線性修正コイル23および水平偏向巻線L_Hが直列に接続さ
れている。またダンパ・ダイオードD₂のカソードとアー
スとの間には、リトレース・キャパシタC₁、C₂およびC₃
の直列接続からなるリトレース・キャパシタンス回路網
が結合されている。

水平発振器および駆動回路31は水平出力トランジスタ
Q₁のベースに水平周波数のスイッチング信号を供給す
る。水平出力トランジスタQ₁の動作により、１次巻線W₁
中に電流を流通させ、また水平偏向巻線L_H中に水平走査
電流i₃を流通させる。水平リトレース期間の初期の間で
は、ダンパ・ダイオードD₂、D₃は水平走査電流i₃を流通
させ、フライバック変成器の巻線W₁中にダイオードD₁を
経て電流を流通させる。水平トレース期間の後半では、
水平出力トランジスタQ₁はフライバック変成器の巻線W₁
から電流を流通させ、またダイオードD₁を経て水平走査
電流を流通させる。

水平リトレース期間を開始するために水平出力トラン
ジスタQ₁が非導通になると、２個のリトレース共振回路
が形成される。第１のリトレース共振回路である偏向リ
トレース共振回路33は水平偏向巻線L_Hとリトレース・キ
ャパシタンス回路網C₁−C₃とによって形成される。この
偏向リトレース共振回路33は偏向巻線L_Hの両端間にリト
レース・パルス電圧を発生し、またダイオードD₁のアノ
ードにリトレース・キャパシタンス回路網C₁−C₃の両端
間のリトレース・パルス電圧V₁を発生する。

第２のリトレース共振回路であるフライバック変成器
リトレース共振回路32はフライバック変成器の１次巻線
W₁の入力インダクタンスと、巻線W₁とアースとの間に結
合されたフライバック変成器リトレース・キャパシタン
スC_RTとによって形成される。リトレース・パルス電圧V
₄は、ダイオードD₁のカソードに、従ってリトレース・
キャパシタンスC_RTの両端間に上記フライバック変成器
リトレース共振回路32によって発生される。

フライバック変成器リトレース・パルス電圧V₄の振幅
は偏向リトレース・パルス電圧V₁の振幅よりも大であ
り、それによってダイオードD₁は逆バイアスされる。こ
れによって、リトレース期間中、ダイオードD₁は２個の
リトレース共振回路32、33を互いに分離または減結合
い、フライバック変成器の巻線W₁から偏向リトレース共
振回路33へ電流は流れない。

水平トレース期間中、B⁺電源からのエネルギはフライ
バック変成器の１次巻線W₁の入力インダクタンスに蓄積
される、このエネルギはフライバック変成器リトレース
共振回路32に転送される。このエネルギは、高電圧巻線
W₄に結合された高電圧回路30のようなフライバック変成
器の２次巻線のそれぞれのものに結合されたリトレース
駆動負荷回路を駆動するに当たって生ずる損失を補充す
る。

高電圧回路30によるフライバック変成器リトレース共
振回路32のビーム電流負荷は、高調波歪を受けたリトレ
ース・パルス電圧V₄を発生する。偏向リトレース共振回
路33は分離用ダイオードD₁によってフライバック変成器
リトレース共振回路32から切離されているので、ビーム
電流負荷の変動やフライバック変成器T₁の他の負荷、例
えば音声負荷の変動によって偏向リトレース・パルス電
圧V₁や水平偏向巻線L_Hの両端間のリトレース・パルス電
圧に重大な歪を与えることはない。

ラスタ歪修正回路34は、ダイオードD₆を経て偏向巻線
L_Hに修正電流i₂を供給する供給源となっている。電流i₂
は、左右ピンクッション歪のようなラスタ歪修正を与え
ることに加えて、この発明の１つの目的である水平偏向
損失を補充する駆動電力を与えている。

ラスタ歪修正回路34では、垂直偏向回路（図示せず）
から得られた垂直またはフィールド周波数パラボラ波形
修正信号27が通常のパルス幅変調左右制御回路29に供給
される。フィールド周波数の鋸歯状波信号28は制御回路
29に台形歪修正用信号を供給する。パルス幅変調は、偏
向リトレース・キャパシタC₂とC₃との接続点に結合され
た偏向リトレース・パルス電圧26によって水平偏向と同
期した水平周波数信号で行われる。左右制御回路29によ
って発生され、駆動トランジスタQ₂に供給されるパルス
幅変調されたベース駆動電圧が電圧波形V_R1として第１
図に示されている。

電流i₂を得るために、左右ピンクッション駆動トラン
ジスタQ₂の導通期間中、変成器の巻線W_aを流れる電流i₁
によって左右ピンクッション修正用変成器T₂のインダク
タンス中にエネルギが蓄積される。

フライバック変成器T₁の２次巻線W₃は、供給源インダ
クタンスとして作用する上記変成器T₂に対するエネルギ
源または電圧源として作用し、各水平トレース期間の後
半の期間中、トランジスタQ₂は導通し、第１図を示す波
形V₁、i₁、V_R1から判るように巻線W_a中に上向きの傾斜電
流i₁を発生させる。各水平リトレース期間の開始時に
は、トランジスタQ₂はベース駆動電圧V_R1によって非導
通状態にされる。

フライバック変成器T₁の巻線W₃によってダイオードD₅
のアノード側に負のリトレース・パルス電圧25が発生
し、このパルス電圧25によって該ダイオードD₅は逆バイ
アスされる。

変成器T₂の巻線W_a中の電流がリトレースの開始時に急
激に遮断することにより、巻線W_bの点の付された端子は
正になり、第１図の時間t₃における電流i₂に示すよう
に、巻線W_aとW_bとの間のエネルギの転送によって巻線W_b
中に電流i₂が発生する。電流i₂は偏向リトレース・キャ
パシタC₁とC₂との接続点で偏向リトレース共振回路（第
１のリトレース共振回路）33に流れ込み、水平偏向巻線
におけるエネルギ損失を補充すると共に水平走査電流i₃
の左右ピンクッション修正変調を行う。

修正電流i₂の水平リトレースの開始時における振幅
を、垂直トレースの上部（開始時）および底部（終了
時）におけるよりも垂直トレースの中央部でより大きく
なるように変化させることにより、垂直トレースの中央
部における水平偏向を大きくして、水平走査電流i₃およ
び偏向リトレース・パルス電圧を同様に変化させて、左
右ピンクッション修正を行うことができる。

第１図の波形の時間t₂は、頂部および底部のラスタ線
が走査されつつあるときにトレースQ₂が導通する各水平
トレース期間内の瞬間を示し、時間t₁は中心ラスタ線が
走査されつつあるときの時間を示す。期間t₁−t₂全体の
位置を水平リトレース期間内の初めの方に進めることに
より、修正電源i₂のピーク値を大きくすることができ
る。それによって走査電流i₃の振幅は増大あれ、ラスタ
幅は大きくなる。時間t₁−t₂の位置が遅らされると、走
査電流の振幅は小さくなる。

各水平トレース期間中に左右ピンクッション歪修正用
変成器T₂に蓄積されるエネルギの量が多くなればなる
程、修正電流i₂の振幅、リトレース・キャパシタC₁とC₂
との接続点に発生する偏向リトレース・パルス電圧V₅、
偏向リトレース・パルス電圧V₁および走査電流i₃の各振
幅は大きくなる。修正電流i₂は水平リトレース期間の終
了時の時間t₄で０に減少しないことに注意する必要があ
る。従って、時間t₄の後、駆動トランジスタQ₂が導通に
なるまで、電流i₂はダンパ・ダイオードD₂およびD₃の適
当な一方または双方の導通によって与えられるアース接
続を経て巻線W_b中を循環する。修正電流i₂は水平リトレ
ース期間中に０に減少しないので、偏向リトレース・パ
ルス電圧のリトレース時間変調を避けることができる。
このような変調は、水平リトレース期間中にダイオード
D₆が非導通になると生ずる。

回路動作の始動期間中は、水平発振器および駆動回路
31、および左右制御回路29のような回路に対するB⁺電源
線路電圧は第１図には示されていない通常の形態で供給
される。水平発振器および駆動回路31の始動時に、水平
出力トランジスタQ₁はそのスイッチング動作を開始し、
フライバック変成器T₁の巻線中にフライバック変成器リ
トレース・パルス電圧を発生させる。

ダイオードD₁は、フライバック変成器リトレース共振
回路（第２のリトレース共振回路）32から偏向リトレー
ス共振回路33への電力の転送を阻止するので、水平出力
トランジスタQ₁のスイッチング動作は、それ自身によっ
ては偏向リトレース・パルス電圧および水平走査電流の
発生を開始させることができない。電圧26のような偏向
リトレース・パルス電圧の発生がなければ、自走発振器
を具えていない代表的な左右制御回路29は、駆動トラン
ジスタQ₂に必要な水平周波数スイッチング電圧V_R1を発
生させることができない。駆動トランジスタQ₂のスイッ
チングが存在しなければ、偏向リトレース・パルス電圧
および水平走査電流の発生を開始させるためのエネルギ
は偏向リトレース共振回路33に流れることは出来ない。
このような状態を解消するために従来は、主整流電源の
ような電圧源からの始動電流源を設け、Ｓ字整形キャパ
シタC₃の電流路に電流を注入していた。このような構成
は「トランジスタ偏向用の線分離を具えた整流切換安定
器（Commutated Switched Regulator With Line Isolat
ion For Transistor Deflection）」という名称の米国
特許第4362974号明細書中に示されている。

この発明によれば、第１図の水平偏向回路20は、偏向
リトレース共振回路33にエネルギを転送するための別の
始動用電源を必要としない。フライバック変成器T₁は定
常動作期間中は偏向巻線L_Hに電力を転送しなくても、こ
の変成器T₁は始動期間中は都合よく電力を転送すること
ができる。フライバック変成器T₁の巻線W₂によって発生
されるリトレース・パルス電圧24はダイオードD₄によっ
て整流され、偏向リトレース・キャパシタC₁とC₂との接
続点に供給される。巻線W₂は初期偏向電力を供給して偏
向リトレース・パルス電圧26を発生させ、左右制御回路
29を始動させると共に水平発振器および駆動回路31に初
期同期情報を供給する。定常動作状態の期間中は偏向リ
トレース・パルス電圧V₅の振幅はフライバック変成器の
リトレース電圧24の振幅よりも大で、ダイオードD₄は遮
断し、巻線W₂を偏向リトレース共振回路33から切離す。

第１図に示すラスタ歪修正回路を具えたこの発明によ
る水平偏向回路20は幾つかの利点をもっている。例え
ば、水平走査電流i₃の振幅は端子21におけるB⁺電圧の変
化には概して無関係になる。水平偏向巻線L_Hのインピー
ダンスは端子21における選ばれたB⁺電圧の値に整合して
いる必要はない。フライバック変成器T₁のビーム電流負
荷は、従来は白色のクロスハッチ線パターンを表示させ
たときに見られるようなぴくぴくと小さく振動する走査
電流の乱れ（所謂鼠の歯形歪と称される）を生じさせる
ことはない。また走査電流の振幅はB⁺電圧には比較的無
関係であるので、非常に大きな範囲にわたってラスタの
幅を調整することができる。

第１図の回路の種々の変形も可能である。例えば、ダ
イオードD₆とD₄との接続点をダイオードD₂とD₃との接続
点に接続する代わりにダイオードD₁とD₂との接続点に接
続することもできる。またダイオードD₃とキャパシタC₂
を省略し、ダイオードD₂のアノードを直接接地し、キャ
パシタC₁の下側の極板をキャパシタC₃の上側の極板に直
接接続してもよい。そして、ダイオードD₄とD₆との接続
点をダイオードD₁とD₂との接続点に接続する。

第２図は第１図の回路と同様なラスタ歪修正回路を具
えた水平偏向回路120を示している。この回路120は、利
用できるB⁺電圧が水平偏向巻線L_Hに供給される平均トレ
ース電圧よりも低いとき、およびヨークの交換が好まし
くないときに使用して効果がある。第１図および第２図
中の各符号、数値は同じ機能を有しているか、あるいは
同様な量を表わしている。

第２図において、水平出力トレースQ₁は直接Ｓ字整形
キャパシタC_Sおよび水平偏向巻線L_Hに接続されている。
フライバック変成器T₁の巻線W₁は分離用ダイオードＤ′
₁を経て水平出力トランジスタQ₁に結合されている。第
２図のダイオードＤ′₁は第１図の対応するダイオードD
₁の極性と反対方向の極性にされている。

リトレース期間中ダイオードＤ′₁の作用によってフ
ライバック変成器リトレース共振回路（第２のリトレー
ス共振回路）32を偏向リトレース共振回路（第１のリト
レース共振回路）33から切離すために、水平偏向回路12
0は、フライバック変成器リトレース・パルス電圧V₄の
振幅よりも大きな振幅の偏向リトレース・パルス電圧V₁
を発生するように設計されている。これによってリトレ
ース期間中ダイオードＤ′₁は遮断状態になる。

フライバック変成器リトレース共振回路のリトレース
・キャパシタC_RTがダイオードＤ′₁のアノードに接続さ
れており、ダンパ・ダイオードD₂およびD₃がダイオード
Ｄ′₁のカソードに接続されていることにより、ダンパ
動作はダイオードD₂およびD₃によってフライバック変成
器リトレース共振回路32に利用することができない。キ
ャパシタC_RTの両端間に別のダンパ・ダイオードD₇が接
続されていて、リトレースの終了時にフライバック変成
器リトレース共振回路32に必要なダンパ動作を与えてい
る。さらにダイオードD₇は、各リトレース期間の終了近
くで２個のリトレース共振回路32と33を互いに分離して
いる。

第２図のダイオードＤ′₁は水平トレース期間中、第
１図の対応するダイオードD₁よりも低い振幅のフライバ
ック変成器の電流を流通させる。

ダイオードＤ′₁は、フライバック変成器T₁の巻線W₁
から偏向リトレース共振回路33に電流を導通させるよう
に極性が定められているので、端子21におけるB⁺電源
は、始動期間中ダイオードＤ′₁を経て偏向リトレース
共振回路33を充電する始動電流を供給する。従って、第
１図のフライバック変成器T₁の巻線W₂およびダイオード
D₄は第２図の回路では必要でない。定常導通状態では、
B⁺電源から偏向リトレース共振回路33への始動電流路
は、ダイオードＤ′₁による切離し動作により開路され
る。

ダイオードD₁またはＤ′₁のような阻止または分離用
素子を含む水平スイッチング回路を設けることにより、
フライバック変成器リトレース・キャパシタC_RTおよび
偏向リトレース・キャパシタンス回路網C₁−C₃はアース
に接続され、それらのリトレース・パルス電圧はアース
が基準となる。アースを基準とする偏向同期リトレース
・パルスは、リトレース期間中フライバック変成器回路
をアース上にAC的に浮かせる必要なしに偏向回路から容
易に得ることができる。

フライバック変成器リトレース共振回路32と偏向リト
レース共振回路33の共振周波数またはリトレース時間
は、リトレース期間中、２個の回路間の分離を維持し、
且つ第１図のダイオードD₁または第２図のダイオード
Ｄ′₁が確実に非導通状態にあるように選定されてい
る。第１図において、フライバック変成器リトレース共
振回路32のリトレース周波数は偏向リトレース共振回路
33のそれよりも低く選定されており、その結果、リトレ
ース・パルス電圧V₄に対するリトレース時間はリトレー
ス・パルス電圧のV₁の時間よりも長くなる。第２図にお
いて、リトレース共振回路32のリトレース周波数をリト
レース共振回路33のリトレース周波数よりも高く選定す
ることができ、それによってリトレース・パルス電圧V₄
に対するリトレース時間はリトレース・パルス電圧V₁の
リトレース時間よりも短くなる。

フライバック変成器リトレース共振回路および偏向リ
トレース共振回路はダイオードD₁またはＤ′₁によって
互いに分離され、フライバック変成器リトレース共振回
路のみが高電圧負荷30にエネルギを供給することができ
る。従って、ピーク負荷状態のもとで充分に低い等価高
電圧源インピーダンスを得るために、トレースの終了時
に充分のエネルギが変成器T₂に蓄積されるように、フラ
イバック変成器T₁の１次インダクタンスは充分に低くな
ければならない。

＜発明の効果＞ 以上のように、本発明の水平偏向回路は、偏向リトレ
ース共振回路33およびフライバック変成器リトレース共
振回路32が共にアースに結合されているから、修正およ
びエネルギ供給電流i₂をフライバック変成器共振回路を
経由することなく直接偏向リトレース共振回路33に供給
して水平トレース期間中に水平偏向巻線で生じたエネル
ギ損失を補充することができ、またリトレース期間中は
ダイオードD₁によって偏向リトレース共振回路33はフラ
イバック変成器リトレース共振回路32から切離されるか
ら、負荷の変動の影響を受けることなく上記偏向リトレ
ース共振回路から正確な同期情報を確実に取出すことが
できるという効果を奏することができる。

【図面の簡単な説明】

第１図はこの発明による水平偏向回路の第１の実施例を
示す図、第２図はこの発明による水平偏向回路の第２の
実施例を示す図である。 L_H……水平偏向巻線、W₁……入力インダクタンス、C₁、C
₂、C₃……第１のリトレース・キャパシタンス、C_RT……
第２のリトレース・キャパシタンス、Q₁、D₁……スイッ
チング手段、Q₂……ラスタ歪修正電流源、32……フライ
バック変成器リトレース共振回路（第２のリトレース共
振回路）、33……偏向リトレース共振回路（第１のリト
レース共振回路）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】直流電圧源と、 上記直流電圧源に直流的に結合された第１の巻線と負荷
   回路に結合された第２の巻線とを有するフライバック変
   成器と、 水平偏向巻線と、 上記水平偏向巻線に結合された第１のリトレース・キャ
   パシタンスと、 上記第１の巻線に結合された第２のリトレース・キャパ
   シタンスと、 上記水平偏向巻線および上記第１の巻線に接合されてい
   て水平偏向周波数で動作し、上記水平偏向巻線中に水平
   走査電流を発生させると共に、上記第１の巻線中にエネ
   ルギを蓄積するために該第１の巻線に上記直流電源電圧
   を供給するスイッチング手段と、を有し 上記スイッチング手段の動作により、上記リトレース期
   間中上記水平偏向巻線と上記第１のリトレース・キャパ
   シタンスとが第１のリトレース共振回路を形成して第１
   のパルス電圧を発生し、また上記第１の巻線と上記第２
   のリトレース・キャパシタンスとが第２のリトレース共
   振回路を形成して上記第１の巻線中に蓄積されたエネル
   ギを上記負荷回路に転送する第２のパルス電圧を発生す
   るように、水平トレース期間および水平リトレース期間
   を特定し、また、上記スイッチング手段は、上記負荷回
   路による負荷期間中、上記２個のリトレース共振回路間
   の相互作用が最少になるようにこれら２個のリトレース
   共振回路を互いに分離し、さらに、上記フライバック変
   成器および上記第１のリトレース共振回路から磁気的に
   分離されており、且つこれらフライバック変成器および
   第１のリトレース共振回路に電気的に結合された供給源
   インダクタンスを有し、 上記供給源インダクタンスは、上記水平トレース期間中
   は上記フライバック変成器からのエネルギを蓄積し、上
   記水平リトレース期間中は上記水平偏向巻線で生ずる損
   失を補充するために上記第１の共振回路中に電流を生じ
   させる、 水平偏向回路。