JPS60229576A - 水平偏向回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ラスク歪修正装置を備えた線偏向回路に関
するものである。

〈発明の背景〉 左右ビンクッション・ラスク歪修正水平偏向回路は「左
右ビンクッション修正を行なうことのできる可変水平偏
向回路（Ｖａｒｉａｂｌｅ　１４ｏｒｉｚｏｎｔａｌＤ
ｅｆｌｅｃｔｉｏｎ　Ｃ１ｒｃｕｉｔ　Ｃａｐａｂｌｅ
　ｏｆ　ＰｒｏｖｉｄｉｎｇＥａｓｔ−Ｗｅｓｔ　’Ｐ
ｉｎｃｕｓｈｉｏｎ　Ｃｏｒｒｅｃｔｉｏｎ　）　Ｊ　
という名称の米国特許第４４２９２５７号明細書中に示
さ九ている。同明細書に示さ九ている回路では、フライ
バック変成器の巻線および水平偏向巻線は各々互いに分
離された別々のりトレース共振回路を形成している。こ
の構成によれば、フライバック変成器のりトレース負荷
共振回路と偏向巻線のりトレース共振回路との間の好ま
しくない相互作用を避けることができる。この回路では
ビンクッション修正電流源はチョーク拳インピーダンス
全経て偏向巻線に結合されている。

上述の米国特許明細書に示されている回路では、フライ
バック変成器共振回路および偏向リトレース共振回路の
一方のみがアーされており、他方の共振回路けりトレー
ス期間中アースから浮いている。リトレース・パルス電
圧は水平発振器に同期情報を供給するために使用される
。もし偏向リトレース共振回路がアースさ九ていると、
このようなりトレース・パルス同期情報は偏向リトレー
ス・キャパシタンス回路網から容易に得られる。しかし
ながらフライバンク変成器リトレース共振回路はりトレ
ース期間中フローティング状態にあり、リトレース期間
中フライバック変成器共振回路を源から切離すための別
の回路を必要とする。

別の構成では、フライバック変成器リトレース共振回路
はアースされておシ、偏向リトレース共振回路はフロー
ティングの状態にある。このような構成では、リトレー
ス・パルス同期情報は、偏向リトレース共振回路よりも
フライバック変成器の２次巻線からの方がより容易に得
られる。しかしながら２個のリトレ・−ス共娠回路は互
いに開離さハているから、フライバック変成器りｌ・し
・−ス・パルス電圧中に含ま八る同期情報は、偏向ＩＪ
　）レース・パルス電圧中に含まれる所望の同期情報に
正確には対応しない可能性がある。

１９８４年９月１７日付けで「左右修正回路（ＥａｓＬ
−Ｗｅｓｔ　Ｃｏｒｒｅｃｔｉｏｎ　Ｃ１ｒｃｕｉｔ）
　Ｊという名称で出願された米国特許出願第６５１３０
１号明細書中には、フライバック変成器および偏向リト
レース共振回路の双方か設けられており、リトレース期
間中偏向リトレース共振回路がフローティング状態にあ
る回路が示されている。水平発振器に対する同期情報は
フライバック変成器の２次巻線から供給される。フライ
バック変成器の入力巻線と偏向リトレース共振回路はＩ
Ｊ　）レース期間中比較的小さな値のりトレース・キャ
パシタによって互いに結合されて、フライバック変成器
リトレース・パルス電圧から比較的正確な偏向同期情報
が得られるようにしている。このリトレース・キャパシ
タの値は、急激な高電圧負荷の変化によって生ずる可能
性のある偏向リトレース・パルス電圧の過渡画歪が最小
になるように選定されている。

〈発明の概要〉 この発明の特徴によれば、ラスク歪修正水平偏向回路に
は別々のフライバンク変成器および偏向リトレース共振
回路が設けられており、水平発振器に対する同期情報は
、２つの共振回路を再結合する必要なしに容易に得るこ
とができる。水平偏向巻線は第１のりトレース−キャパ
シタンスに結合されてお）、入力インダクタンスｌ−１
ｉ２の！Ｊ）レース・キャパシタンスに結合されてｈる
。水平スイッチング手段が偏向巻線と入力インダクタン
スとに結合されており、水平偏向周波数で動作して、イ
ンダクタンス中に電流を発生させ、また偏向巻線中に水
平走査電流を発生させる。リトレース期間中、水平偏向
巻線およびリトレース・キャパシタンスは第１の共振回
路を形成し、入力インダクタンスおよび第２のりトレー
ス・キャパシタシスｔま第２の共振回路全形成する。水
平スイッチング手段は２個の共振回路を互いに切離して
、それらの間の相互作用全最小にする。ラスク歪修正電
流源は偏向巻線に結合されている。この発明を実施する
有利な方法では、２個の共振回路はいずれもリトレース
期間中フローティング状態に置かれている。

〈詳細な説明〉 第１図のラスク歪修正水モ偏向回路２０において、Ｂ＋
電源電圧およびエネルギ源は端子２１と、基準電位にあ
るアース端子２２の点との間に結合されている。端子２
１は入力インダクタンスとして作用するフライバンク変
成器Ｔ工の１次巻線−に結合されている。１次巻ｌ＃Ａ
ｗ１の下側の端子は、水平出力トランジスタＱ工、直列
接続さｈたダンパ・ダイオードＤ２およびＤ３、および
切断ダイオードＤ工から々る水平スイッチング手段の上
記水平出力トランジスタＱ工のコレクタに結合されてい
る。

ダンパ・ダイオードＤ２のカソードとアースとの間Ｋ　
Ｈ１Ｓ字キャパシタＣ８、磁気的にバイアスされた直線
性修正コイル２３．および水平偏向巻線Ｉ、Ｈの直列接
続体が結合されている。またダンパ・ダイオードＤ２の
カソードとアースとの間には、リトレース・キャパシタ
Ｃよ、Ｃ２およびＣ３の直列接続されたりトレース・キ
ャパシタンス回路網が結合さり、ている。

水平発振器および、駆動回路３１け水平出力トランジス
タロ工のベースに水平周波数スイッチング信号を供給す
る。水平出力トランジスタロ工の動作によシ、１次巻線
Ｗ工中に電流を流通させ、また水平偏向巻線ＬＨ中に水
平走査電流１３を流通させる。水平リトレース期間の初
期の部分の間は、ダンパ・ダイオードＤ２、Ｄ３は水平
走査電流１３を流通させ、フライバンク変成器巻線Ｗ中
にダイオードロ工を経て電流を流通させる。水平トレー
ス期間の後期の部分の間は、水平出力トランジスタＱ１
けフライバック変成器の巻線Ｗよから電流を流通させ、
またダイオードロ工を経て水平走査電流を流通させる。

水平リトレース期間を開始するために水平出力トランジ
スタＱよが非導通になると、２個のりトレース共振回路
が形成される。第１のりトレース共振回路３３ハ水平偏
向回路ＬＨとりトレース・キャパシタンス回路網Ｃｌ−
Ｃ５とによって形成される。このリトレース共振回路は
偏向巻線ＬＨの両端間にリトレース・パルス電圧を発生
し、またダイオードＤ１のアノードにリトレース・キャ
パシタンス回路網Ｃよ−Ｃ３の両端間のりトレース・パ
ルスを圧Ｖ工を発生する。

第２のりトレース共振回路３２はフライバック変成器の
１次巻線Ｗ□の人力インダクタンスと、巻線Ｗ工とアー
スとの間に結合さｈたフライバック変成器リトレース・
キャパシタンスＣＲＴトによって形成される。リトレー
ス・パルス電圧Ｖは、グイ第−ドＤのカソードに、従っ
てリトレース・キャバンタンスＣ１（Ｔの両端間にフラ
イバック変成器リトレース共振回路３２によって発生さ
り、る。

フライバック変成器リトレース・パルス電圧ｖ４の振幅
は偏向リトレース・パルス電圧Ｖよの振幅よりも大であ
シ、それによってダイオードＤ１は逆バイアスされる。

これによって、リトレース期間甲。

ダイオード１〕、け２個のりトレース共振回路を互いに
分離またけ減結合し、フライバック変成器の巻線Ｗよか
ら偏向リトレース共振回路３３へ電流は流れない。

水平リトレース期間中、Ｂ＋電源からのエネルギはフラ
イバンク変成器の１次巻線Ｗ工の入力インダクタンスに
蓄積される。このエネルギはフライバッタ変成器のＩＪ
　）レース共振回路３２に転送される。

このエネルギは、高電圧巻線Ｗに結合された高電圧回路
のようなフライバック変成器の２次巻線のそれぞれのも
のに結合されたりトレース駆動負荷回路を駆動するに当
って受ける損失を補充する。

高電圧回路３０によるフライバック変成器のリトレース
共振回路３２のビーム電流負荷は、高調波歪を受けたり
トレース・パルス電圧ｖ４を発生する。

偏向リトレース共振回路３３け分離用ダイオードロ工に
よってフライバック変成器リトレース共振回路３２から
切離さｈているので、ビーム電流負荷の変動やフライバ
ック変成器Ｔ工の他の負荷１例えば音声負荷の変動によ
って偏向リトレース・パルス電圧Ｖ工や水平偏向巻線Ｌ
■−Ｐ両端間のＩＪ　）レース・パルス電圧に重大な歪
を与えることはない。

ラスク歪修正回路３４は、ダイオードＤ該経て偏向巻線
硝に修正電流＋２を供給する供給源となっている。電流
＋２　ｈ、左右ビンクッション歪のようなラスク歪修正
を与えることに加えて、水平偏向損失を補充する駆動電
源を与えている。

修正回路３４では、垂直偏向回路（図示せず）から得ら
れた垂直またはフィールド周波数パラボラ波形修正信号
２７ハ通常のパルス幅変調左右制御回路２つに結合され
ている。フィールド周波数鋸歯状波信号２８は制御回路
２９に台形歪修正用信号を供給する。パルス幅変調は、
偏向リトレース・キャパシタＣ２と０３との接続点に結
合された偏向リトレース・パルス電圧２６によって水平
偏向と同期した水平周波数信号で行なわれる。左右制御
回路２９によって発生された駆動トランジスタＱ２に対
するパルス幅変調されたベース駆動電圧が電圧波形ＶＲ
よによって第１図に示されている。

電流Ｉ２を得るために、左右ビンクッション駆動トラン
ジスタＱの導通期間中、変成器の巻線Ｗ、を流れる電流
Ｉよによって左右ビンクッション変成器Ｔ２のインダク
タンス中にエネルギか蓄積される。

トランジスタＴ２に対するエネルギまたげ電源電圧源は
フライバック変成器Ｔ工の２次巻線）■３となる。

各水平リトレース期間の後期部分の期間中、トランジス
タＱ２は導通し、第１図に示す波形Ｖ工、ｌ工、ＶＩｕ
から判るように巻線Ｗａ中に上向きの傾斜電流１□を発
生させる。各水平リトレース期間の開始時には、トラン
ジスタＱ２けベース駆ｉ［ｉ！１電圧ＶＲ工によって非
導通状態にされる。ダイオードＤ５の逆バイアスは、フ
ライバック変成器の巻線Ｗ３によってダイオードのアノ
ードに発生される負のりトレース・パルス電圧２５によ
って付加される。

変成器Ｔ２の巻線Ｗａ中の電流が’Ｊ）レースの開始時
に急激に遮断することによシ１巻ｌｆＭＷ３の点の伺さ
れた端子は正になり、第１図の時間Ｔ３における電流１
２に示すように、巻線ＷａとＷｂとの間のエネルギの転
送によって巻線Ｗｂ中に電流１２が発生する。

電流＋２Ｈ偏向リトレース・キャパシタＣ１ト０２トの
接続点で第１の偏向リトレース共振回路３３に流れ込み
、偏向の損失を補充する古共に水ＩＩ／−走査電流１（
７）必要な左右ピンクツンヨン修正変調を行なう。

水平ＩＪ　）レースの開始時における修正電流１２の振
幅は、水平走査電流１３および偏向ＩＪ　）レース・パ
ルス電圧Ｖを変化させるのと同じように左右の修正形態
で変化する。

第１図の波形の時間Ｔ２は、須部および底部のラスク線
が走畳されつつあるときにトランジスタＱ２が導通する
各水平リトレース期間内の瞬間を九し。

時間Ｔは中心ラスク線が走督されつつあるときの時間を
示す。全期間ｔニー１２の位置を水平ＩＪ　）レース期
間内の初めの方に進めることにより、修正電流１のピー
ク値を大きくすることかできる。それにょって走食雷流
１３の振幅は増大さｈ、ラスタ幅は大きくなる。期間ｔ
ニー１２の位置か遅らされると、走査１に流の糸幅は小
さく々る。

各水平トレース期間中にピンクノンヨン変成器Ｔに蓄積
されるエネルギの量か多くなれはなる程、（１１） 修正電流！２の撮幅、リトレース・キャパシタＣよと０
２との接続点に発生する偏向リトレース・パルス電圧ｖ
５、偏向リトレース・パルス電圧ｖ１および走査電流１
３の各振幅は大きくなる。修正電流Ｉ２は水平リトレー
ス期間の終了時の時間Ｔ４で０に減少しないことに注意
する必要がある。従って、時間１４の後、駆動トランジ
スタＱ２が導通になるまで、電流＋２はダンパ・ダイオ
ードＤ２およびＤ３の適当な一方または双方の導通によ
って与えら九るアース接続を経て巻線Ｗｂ中を循環する
。修正電流１２は水平リトレース期間中に０に減少し々
いので、偏向リトレース・パルス電圧のりトレース時間
変調を避けることができる。このような変調は、水平リ
トレース期間中にダイオードＤ６が非導通になると生成
される。

回路動作の始動段階期間中は、水平発振器および駆動回
路３１．および左右制御回路２９のような回路に対する
Ｂ＋電源線路電圧は第１図には示されていない通常の形
態で供給される。水平発振器および駆動回路３１の始動
時に、水平出力トランジスタ（１２） Ｑ１ハそのスイッチング動作を開始し、フライバック変
成器Ｔ工の巻線中にフライバンク変成器′ｒ□の巻線中
にフライバンク変成器リトレース・パルス電圧を発生さ
せる。

ダイオードＤｌは、フライバンク変成器リトレース共振
回路３２から偏向ＩＪ　）レース共振回路３３への電力
の転送を阻止するので、水平出力トランジスタロ工のス
イッチング動作は、そ力２自身によっては偏向りトレー
ス・パルス電圧および水平走査電流の発生を開始させる
ことができない。電圧２６のような偏向リトレース・パ
ルス電圧の発生が々ければ、自走発振器を具えていない
代表的な左右制御回路は、駆動トランジスタＱ２に必要
な水平周波数スイッチング電圧ＶＲよを発生させること
ができない。駆動トランジスタＱ２のスイッチングが存
在しなければ、偏向リトレース・パルス電圧およｒＪ　
水平走査電流の連続的発生を開始させるだめのエネルギ
は偏向リトレース共振回路３３に流れることｔま出来々
い。このような状態を解消するために従来は、主整流電
源のような電圧源からの始動電流源を設け、Ｓ整形キャ
パシタＣ３の電流路に電流を注入していた。このような
構成は「トランジスタ偏向用の線分離を具えた整流切換
安定器（ｃｏｍｍｕｔａｔｅｄＳｗｉｔｃｈｅｄ　Ｒｅ
ｇｕＩａｔｏｒ　ｗｉｔｈ　Ｌｉｎｅ　ｌ５ｏｌａｔｉ
ｏｎ　ＰａｒＴｒａｎｓｉｓｔｏｒ　Ｄｅｆｌｅｃｔｉ
ｏｎ）　Ｊという名称の米国特許第４３６２９７４号明
細書中に示されている。

この発明によれば、第１図の水平偏向回路２０ハ、偏向
リトレース共振回路３３にエネルギを転送するための別
の始電源を必要としない。フライバンク変成器Ｔ１は定
常動作期間中は偏向巻線ＬＨＶＣ電力を転送しなくても
、この変成器Ｔｌけ始動期間中は都合よく電力を転送す
ることができる。フライバック変成器Ｔ□の巻線Ａｖ２
によって発生されるリトレース・パルス電圧２４はダイ
オードＤによって整流され、偏向リトレース・キャパシ
タＣよト０２トの接続点に供給される。巻線Ｗ２は初期
偏向電力を供給して偏向ＩＪ）レース・パルス電圧２６
を発生させ、左右制御回路２６を始動させると共に水平
発振器および駆１回路３１に初期同期情報を供給する。

定常動作状態の期間中は偏向ＩＪ　）レース・パルス電
圧Ｖ、　５ の振幅はフライバック変成器のりトレース電圧２４の振
幅よリモ大で、ダイオードＤ４は遮断し、巻線Ｗ２を偏
向リトレース共振回路３３から切離す。

第１図に示すこの発明によるラスク歪修正水ＩＶ偏向回
路２０は幾つかの利点をもっている。例えば、水平走査
電流１３の振幅は端子２１におけるＢ＋電圧変化には概
して無関係になる。水平偏向巻線ＬＩＩのインピーダン
スは端子２１における選ばわ−たＢ＋電圧の値に整合し
ている必要はない。フライバック変成器Ｔよのビーム電
流負荷は、従来は白色のクロメノ・ソチ線パターンを表
示させたときに見られるようなびくびくと小さく振動す
る走査電流の乱れを生じさせることはない。また走査電
流の振幅は１３＋電圧には比較的無関係であるので、非
常に大きな範囲にわたってラスタの幅を調整することが
できる。

第１図の回路の種々の変形も可能である。例えば、ダイ
オードＤ６とＤ４との接続点をダイオードＤ２とＤ３と
の接続点に接続する代りにダイオードＤ□とＤ２との接
続点に接続することもできる。またダイオードＤ３とキ
ャパシタＣ２を省略し、ダイオードＤ２のアノードを直
接接地し、キャパシタＣよの下側の極板をキャパシタＣ
３の上側の極板に直接接続してもよい。そして、ダイオ
ードＤ４とＤ６との接続点をダイオードＤ工とＤ２との
接続点に接続する。

第２図は第１図の回路と同様々ラスタ歪修正水平偏向回
路１２０を示している。この回路１２０は、利用できる
Ｂ＋電圧か水平偏向巻線Ｌ１□に供給される平均トレー
ス電圧よシも低すとき、およびヨーク変成器か好ましく
ないときに使用して効果がある。

第１図および第２図中の各付号、数値は同じ機能を有し
ているか、あるいは同様な量を表わしているＯ 第２図において、水平出力トランジスタＱ１は直接８字
整形キャパシタＣ８および水平偏向巻”’Ｊ−ＪにりＱ
に結合されている。第２図のダイオードＤｌは第１図の
対応するダイオードＤ工の極性と反対方向の極性にされ
ている。

リトレース期間中ダイオードＤ工を動作させてフライバ
ック変成器リトレース共振回路３２を偏向リトレース共
振回路３３から切離すために、水平偏向回路１２０は、
フライバック変成器リトレース舎パルス電圧ｖ４の振幅
よりも大きな振幅の偏向ＩＪ　）レース・パルス電圧Ｖ
工を発生するように設計さｈている。これによってリト
レース期間中ダイオードＤｌｋは遮断状態になる。

フライバンク変成器のりトレース・キャパシタＣＲＴが
ダイオードＤ工のアノードに接続さり、でおり、ダンパ
、ダイオードＤ２およびＤ３がダイオードＤ工のカソー
ドに接続されていることにより、ダンパ動作はダイオー
ドＤおよび馬によってフライバンク変成器リトレース共
振回路３２に利用することかできない。キャパシタＣＲ
Ｔの両端間に別のダンパ・ダイオードＤヮが接続されて
いて、リトレースの終了時にフライバンク変成器リトレ
ース共振回路に必要なダンパ動作を与えている。さらに
ダイオードＤＨ１各リトレース期間の終了近くでリトレ
ーワ ス共振回路３２と３３を互いに分離している。

第２図のダイオードＤ工は水平トレース期間中、第１図
の対応するダイオードＤ１１．ｌＩ′友も低い振幅のフ
ライバンク変成器の電流を流通させる。

ダイオードＤｌは、フライバック変成器の巻線Ｗ工から
偏向リトレース共振回路３３に電流を導通させるように
極性が定められているので、端子２１におけるＢ＋ｉ源
は、始動期間中ダイオードを経てリトレース共振回路３
３を充電する始動電流を供給する。

従って、第１図のフライバック変成器の巻線Ｗおよびダ
イオードＤｌｄ第２図の回路では必要で々い。

定常動作状態では、Ｂ＋電源から偏向リトレース共振回
路３３への始動電流路は、ダイオづＢ＋による切離し動
作によシ開路される。

ダイオードＤよまたはＤよのような阻止または切離し素
子を含む水平スイッチング回路を設けることによシ、フ
ライバック変成器リトレース・キャパシタＣＲＴおよび
偏向リトレース・キャバンタンス回路網ＣニーＣ３＃′
１′アースに接続され、それらのりトレース・パルス電
圧はアースが基準となる。アースを基準とする偏向同期
リトレース・パルスは、リトレース期間中フライバック
変成器回路をアース上にＡＣ的に浮かせる必要なしに偏
向１１］路から容易に得ることができる。

フライバック変成器リトレース回路３２と偏向リトレー
ス回路３３の共振周波数またはりトレース時間は、リト
レース期間中、２個の回路間の分離を維持し、且つ第１
図のダイオードＤｌまたは第２図のダイオードＤ工が確
実に非導通状態にあるように選定されている。第１図に
おいて、回路３２のリトレース周波数は回路３３のそｈ
よりも低く選定さｈており、その結果、リトレース・パ
ルス電圧Ｖに対するリトレース時間はりトレース・パル
ス電圧の時間よりも長くなる。第２図において、回路３
２のリトレース周波数を回路３３の周波数よりも高く選
定することができ、それによってリトレース−パルス電
圧ｖ４に対するＩＪ　ｌ−レース時間はりトレース・パ
ルス電圧Ｖ工のリトレース時間よりも短かくなる。

フライバック変成器および偏向リトレース共振回路はダ
イオードＤまたけＤによって互いに分離１ され、フライバック変成器リトレース共振回路の（１９
） みが高電圧負荷３０にエネルギを供給することができる
。従って、ピーク負荷状態のもとて充分に低い等測高電
圧源インピーダンスを得るために、トレースの終了時に
充分のエネルギが変成器に蓄積されるように、フライバ
ック変成器Ｔ工の１次インダクタンスは充分に低くなけ
ればならない。

リトレース回路３２および３４か共にアースを基準さし
ていることによシ、修正およびエネルギ供給電流Ｉ２　
ｔｄ共にフライバンク変成器回路を経由することなく直
接偏向リトレース回路３３に注入されるという効果があ
る。また変成器Ｔ２の巻線Ｗｂの両端間にフライバンク
変成器の電流の発振の高調波が生ずるこさばないので、
２個の’Ｊ）レース共振回路間の分離を強めることがで
きる。

【図面の簡単な説明】

第１図はこの発明を実施したラスク歪修正水平偏向回路
を示す図、第２図はこの発明の他の実施例によるラスク
歪修正水平偏向回路を示す図である。 ＬＨ・・・線偏向巻線、Ｗ工・・・入力インダクタンス
、（２０） Ｃ１、Ｃ２、Ｃ３１ＩＩ第１のりトレース・キャバシタ
ン、Ｘ、Ｃｅ、、ｉ２のりトレース−キャパシタンス、
Ｔ Ｑよ、Ｄ□・１スイッチング手段、Ｑ２・・・ラスク歪
修正電流源、３３・・・共振回路。 特り出願人　アールシーニー　コーポレーション化　理
　人　清　水　哲　はが２名 手続補１１：書（自発） 昭和６０年５月１目 特許庁長官　志　賀　学　殿 ２、発明の名称 ラスク歪修正装置を具えた水平偏向回路３、補正をする
者 事件との関係　特許出願人 住　所　アメリカ合衆国　ニューヨーク州　１００２０
ニユーヨーク　ロックフェラーフラサ３０５　補正の対
象 明細書の１特許請求の範囲」および「図面の簡単な説明
」の各欄。 ６　補正の内容 （１）特許請求の範囲を別紙の通りに訂正します。 （２）明細書の第２２頁第４行を下記の】ｍりに訂正し
ます。 記 正電流源、３２・・・第２の共振回路、３３・・・第１
の共振回路。 添付書類 特許請求の範囲 以　上 （２、 特許請求の範囲 （１）線偏向巻線と、 入力インダクタンスと、 上記線偏向巻線に結合された第１のＩＪ　）レース・キ
ャパシタンスと、 上記入力インダクタンスに結合された第２のりトレース
・キャパシタンスと、 上記線偏向巻線および上記入力インダクタンスンダクタ
ンス中の電流および上記偏向巻線中の線走査電流を発生
させるためのスイッチング手段とからなり、該スイッチ
ング手段の動作は、線リトレース期間中、上記線偏向巻
線および上記第１のりトレース・キャパシタンスが第１
の共振回路を形成し、上記入力インダクタンスおよび上
記第２のりトレース・キャパシタンスが第２の共振回路
を形成するように線トレース期間とりトレース期間とを
特定し、またラスク歪修正電流源は上記線偏向巻線に結
合され、上記スイッチング手段は上記２つの共振回路間
での相互作用を最小にするようにこれら２つの共振回路
を互いに減結合する、ラスク歪修正装置を具えた水平偏
向回路。

Claims (1)

【特許請求の範囲】
1. （１）線偏向巻線と。 入力インダクタンスと、 上記線偏向巻線に結合された第１のりトレース・キャパ
   シタンスと、 上記人力インダクタンスに結合された第２のりトレース
   ・キャパシタンスと、 上記線偏向巻線および上記入力インダクタンスに結合さ
   れていて、上記インダクタンス中の′電流および上記偏
   向巻線中の線走査電流を発生させるためのスイッチング
   手段とから々シ、該スイッチング手段の動作は、上記リ
   トレース期間中、上記線偏向巻線および上記第１のりト
   レース・キャパシタンスが第１の共振回路を形成し、上
   記人力インダクタンスおよび上記第２のりトレース・キ
   ャパシタンスが第２の共振回路を形成するように線トレ
   ース期間とりトレース期間とを特定し、またラスク歪修
   正電流源は」二記線偏向巻線に結合され。 上記スイッチング手段は上記２つの共振回路間での相互
   作用を最小にするようにこれら２つの共振回路を互いに
   減結合する、ラスタ歪修正装置ｔヲ具えた水平偏向回路
   。