JP2590326Y2 - トランジスタ試験装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案はトランジスタの動作試験
を行うトランジスタ試験装置に係わり、特に、トランジ
スタの制御端子および出力端子にそれぞれバイアス電圧
を印加し、所定出力電流を通流させた状態で制御端子と
出力端子との間における信号の伝送特性を調べるトラン
ジスタ試験装置に関する。

【０００２】

【従来の技術】トランジスタの動作特性には直流動作特
性と交流動作特性とがある。例えば高周波回路に組込ま
れるトランジスタにおいては、交流動作試験を実施する
必要がある。ＦＥＴ等のトランジスタを一つの伝送回路
素子とすると、ゲート端子とドレイン端子とをそれぞれ
入力端子と出力端子とみなして、入出力端子相互間の信
号伝送特性を調べる。このような伝送特性を調べるトラ
ンジスタ試験装置は例えば図４に示すように構成されて
いる。

【０００３】試験信号発生器１から出力された例えば高
周波の試験信号ａは直流遮断コンデンサ２およびソケッ
ト４の端子４ａを介して被試験トランジスタ３のゲート
端子へ印加される。ゲート端子には可変電圧源５からコ
イル６を介してバイアス電圧Ｅ1 が印加される。被試験
トランジスタ３のソースは端子４ｂを介して接地されて
いる。被試験トランジスタ３のドレイン端子から出力さ
れる出力信号ｂはソケット４の端子４ｃおよび直流遮断
用コンデンサ７を介して受信回路８へ入力される。受信
回路８で受信された出力信号は次の信号解析部９でもっ
て解析される。

【０００４】また、可変電圧源１０からコイル１１を介
して被試験トランジスタ３のドレイン端子にバイアス電
圧Ｅ2 が印加されている。また、可変電圧源１０とコイ
ル１１との間にドレイン端子に流入するドレイン電流Ｉ
d を検出する電流検出回路１２が介挿されている。検出
された電流値は例えばマイクロコンピュータからなる制
御部１３へ送出される。各可変電圧源５，１０から出力
される各バイアス電圧Ｅ1 ，Ｅ2 の値、および試験信号
発生器１，信号解析部９の起動，停止指令は前記制御部
１３から与えられる。

【０００５】例えば工場の製品検査等において多数のト
ランジスタの動作特性を調べる場合は、測定条件を一定
にする必要がある。一般に、ＦＥＴにおいては、ドレイ
ン電流Ｉd およびドレイン端子に対するバイアス電圧Ｅ
2 を一定値に制御する。すなわち、ドレイン端子に所定
のバイアス電圧Ｅs を印加した状態で、ドレイン電流Ｉ
d がトランジスタの仕様等を参照して定められる所定値
Ｉdsになるように、ゲート端子に印加するバイアス電圧
Ｅ1 を制御する。

【０００６】なお、ＦＥＴの特性として、ゲート電圧Ｖ
g （バイアス電圧）がドレイン電圧Ｖd より高くなると
過大なドレイン電流Ｉd が流れる。これを未然に防止す
には、バイアス電圧Ｅ1 を調整してドレイン電流Ｉd を
所定電流値Ｉdsに制御する過程で、ゲート電圧Ｖg がド
レイン電圧Ｖd 以上にならないために、バイアス電圧Ｅ
1 を一旦−２Ｖまで低下させた後に、徐々に増加させる
必要がある。

【０００７】このような条件を満足させるために、制御
部１３は、ソケット４に被試験トランジスタ３が装着さ
れた状態で、図５の流れ図に従って、被試験トランジス
タ３に対する測定処理を実行する。流れ図が開始される
と、Ｐ（プログラムステップ）１にて、可変電圧源５，
１０から出力される各バイアス電圧Ｅ1 ，Ｅ2 を０Ｖ
（ボルト）に設定する。次に、可変電圧源５を制御して
ゲート端子に対するバイアス電圧Ｅ1 を−２Ｖに変更す
る。次の段階で、可変電圧源１０を制御してドレイン端
子に対するバイアス電圧Ｅ1 を予め定められた所定電圧
Ｅs に変更する。

【０００８】Ｐ２にて、電流検出回路１２から出力され
ているドレイン電流Ｉd を読取る。そして、読取ったド
レイン電流Ｉd と予め定められている所定電流値Ｉdsと
の差が規定範囲に入っていなければ（Ｐ３）、Ｐ４へ進
み、可変電圧源５を制御して、バイアス電圧Ｅ1 を微小
値ΔＥ1 だけ変化させる。具体的には、検出されたドレ
イン電流Ｉd が所定電流値Ｉdsより小さい場合バイアス
電圧Ｅ1 を上昇させ、検出されたドレイン電流Ｉd が所
定電流値Ｉdsより大きい場合バイアス電圧Ｅ1を低下さ
せる。そして、Ｐ２にて再度ドレイン電流Ｉd を読取
る。

【０００９】Ｐ３にて、ドレイン電流Ｉd と所定電流値
Ｉdsとの差が規定範囲に入ると、各バイアス電圧Ｅ1 ，
Ｅ2 の値を固定する（Ｐ５）。そして、Ｐ５にて、実際
の試験処理を実行する。すなわち、試験信号発生器１を
起動して、この試験信号発生器１から例えば高周波の試
験信号ａを被試験トランジスタ３のゲート端子へ送出さ
せる。同時に、信号解析部９を起動して、受信回路８で
受信した被試験トランジスタ３のドレイン端子からの出
力信号ｂに対する各種データ解析を実施して、伝送特性
等を測定する。

【００１０】一連の試験処理が終了すると、ゲート端子
に対するバイアス電圧Ｅ1 を−２Ｖに戻し（Ｐ７）、次
に、ドレイン端子に対するバイアス電圧Ｅ2 を０Ｖに戻
す。そして、最後にゲート端子に対するバイアス電圧Ｅ
1 を０Ｖに戻す。すなわち、各バイアス電圧Ｅ1 ．Ｅ2
を初期状態に戻す。このように印加順序と全く逆順序で
もって各バイアス電圧Ｅ1 ，Ｅ2 を元の初期状態へ戻し
て、１個の被試験トランジスタ３に対する測定処理を終
了する。

【００１１】図６は被試験トランジスタ３をソケット４
に装着した状態で、測定開始から測定終了までにおける
被試験トランジスタ３のゲート電圧Ｖg とドレイン電圧
Ｖdおよびドレイン電流Ｉd 相互の関係を示すタイムチ
ャートである。

【００１２】

【考案が解決しようとする課題】しかしながら、図４に
示すトランジスタ試験装置においてもまだ次のような問
題があった。

【００１３】ゲート端子に印加するバイアス電圧Ｅ1 を
−２Ｖからドレイン電流Ｉd が所定電流値Ｉds一定にな
るまで変化させる手段として、図５に示すソフト的手段
を用いている。すなわち、可変電圧源５に対して新たな
バイアス電圧Ｅ1 を算出するまでに要する図５における
Ｐ２からＰ３，Ｐ４を経てＰ２に戻る１サイクルの所用
時間Ｔs は、この１サイクルの内に多数のプログラムス
テップが含まれるので、かなりの時間を消費する。その
結果、−２Ｖのバイアス電圧Ｅ1 をドレイン電流Ｉd が
所定電流値Ｉdsになるまでに要する電圧設定所要時間Ｔ
d が非常に長くなる。ちなみに、図４の試験装置におい
ては、約１分であった。

【００１４】その結果、１個の被試験トランジスタ３に
対するソケット４への装着，取外し時間を除いた測定所
要時間Ｔ0 が１．５分近くになり、測定作業能率が大幅
に低下する。

【００１５】また、一般に、ドレイン電流Ｉd は一旦所
定電流値Ｉdsに制御されたとしても、温度変化等の種々
の要因にて、変化したり、変動する場合がある。しか
し、図４の試験装置においては、図５の流れ図にも示す
ように、一旦バイアス電圧Ｅ1が最適値に設定される
と、それ以降その電圧値Ｅ1 に固定されるので、ドレイ
ン電流Ｉd が変化したり、変動したりしても、全く対処
できない。したがって、試験期間Ｔm 中にドレイン電流
Ｉd が所定電流値Ｉdsから変化したり、または変動する
ので、測定された伝送特性の精度が低下する。

【００１６】本考案はこのような事情に鑑みてなされた
ものであり、制御端子に対するバイアス電圧を出力電流
が所定電流値になるまで上昇させる制御を被試験トラン
ジスタを負帰還回路とする演算増幅回路でもって実現す
ることによって、出力電流が所定電流値になるまでに要
する電圧設定所要時間を大幅に短縮でき、全体の測定処
理能率を大幅に向上でき、かつ実際の試験期間中におい
ても出力電流値を制御でき、試験精度を向上できるトラ
ンジスタ試験装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記課題を解消するため
に本考案は、被測定トランジスタの出力端子に所定の出
力バイアス電圧を印加し、被測定トランジスタの制御端
子に一旦負極性の制御バイアス電圧を印加して、その後
出力端子からの出力電流が所定電流値になるまで制御バ
イアス電圧を上昇させて、所定出力電流値が得られた状
態で制御端子と出力端子との間における信号の伝送特性
を調べるトランジスタ試験装置において、出力端子に印
加する所定の出力バイアス電圧を発生する第１の電圧源
と、第１の電圧源から出力端子に対する出力バイアス電
圧供給路に介挿され、出力電流を検出して検出電流値に
比例した検出電圧を出力する電流検出回路と、所定出力
電流が通流した場合に電流検出回路から出力される検出
電圧の逆極性の設定電圧を出力する第２の電圧源と、入
力端子に第２の電圧源の設定電圧と電流検出回路の検出
電圧とが入力され、出力端子から被測定トランジスタの
制御端子へ制御バイアス電圧を出力する演算増幅回路
と、この演算増幅回路の出力端子から被測定トランジス
タと電流検出回路とを経由して演算増幅回路の入力端子
へ帰還する負帰還回路とを備えたものである。

【００１８】

【作用】このように構成されたトランジスタ試験装置で
あれば、第１の電圧源から被測定トランジスタの出力端
子に所定の出力バイアス電圧が印加される。そして、電
流検出回路にて被試験トランジスタの出力電流値が検出
され、検出電圧が出力される。第２の電圧源は所定出力
電流が通流した場合に電流検出回路から出力される検出
電圧の逆極性の設定電圧を出力する。したがって、演算
増幅回路には、設定電圧と検出電圧との加算電圧が入力
される。そして、この演算増幅回路の入出力端子間には
被試験トランジスタと電流検出回路とを含む負帰還回路
が接続されている。

【００１９】したがって、この演算増幅回路は入力され
ている前記加算電圧が零になるように出力電圧が変化す
る。この出力電圧は被試験トランジスタの制御端子に対
する制御バイアス電圧であるので、結果的に、出力電流
が所定電流値になるように制御バイアス電圧が変化す
る。よって、被試験トランジスタの出力電流が所定電流
値に制御され、被試験トランジスタに対する実際の試験
が実行される。なお、この出力電流に対する制御は実際
の試験期間中においても継続している。

【００２０】

【実施例】以下本考案の一実施例を図面を用いて説明す
る。

【００２１】図１は実施例のトランジスタ試験装置の概
略構成を示す模式図である。図４に示す従来の試験装置
と同一部分には同一符号が付してある。

【００２２】試験信号発生器１から出力された例えば高
周波の試験信号ａは直流遮断コンデンサ２およびソケッ
ト４の端子４ａを介して例えばＦＥＴからなる被試験ト
ランジスタ３のゲート端子へ印加される。ゲート端子に
は演算増幅回路１５から切換スイッチＳＷ2 の常開端子
ａおよびコイル６を介してバイアス電圧Ｅ1 （制御バイ
アス電圧）が印加される。被試験トランジスタ３のソー
スは端子４ｂを介して接地されている。被試験トランジ
スタ３のドレイン端子から出力される出力信号ｂはソケ
ット４の端子４ｃおよび直流遮断用コンデンサ７を介し
て受信回路８へ入力される。受信回路８で受信された出
力信号は次の信号解析部９でもって解析される。

【００２３】また、第１の電圧源１６は被試験トランジ
スタ３に対する実際の試験を実施する場合にドレイン端
子に印加する所定のバイアス電圧Ｅs を出力する。出力
されたバイアス電圧Ｅs は演算増幅回路１７の（＋）側
入力端子に入力される。演算増幅回路１７の出力電圧は
電流検出回路１８の抵抗１８ａ，切換スイッチＳＷ1の
常開端子ａおよびコイル１１を介して被測定トランジス
タ３のドレイン端子へ印加される。

【００２４】前記抵抗１８ａと切換スイッチＳＷ1 との
接続点の電位は演算増幅回路１７の（−）側入力端子に
入力される。したがって、抵抗１８ａは演算増幅回路１
７に対する負帰還回路を構成するので、（−）側入力端
子の電位が（＋）側入力端子に印加されている電位、す
なわち、所定バイアス電圧Ｅs に一致するように出力電
圧が制御される。その結果、出力電圧は抵抗１８ａによ
る電圧降下分（Ｒ1 ・Ｉd ）を加算した値（Ｅs ＋Ｒ1
・Ｉd ）となる。ここで、Ｉd は被試験トランジスタ３
のドレイン端子に流入するドレイン電流である。よっ
て、被試験トランジスタ３のドレイン端子には第１の電
圧源１６から出力される所定のバイアス電圧（出力バイ
アス電圧）Ｅs が印加される。

【００２５】前記電流選出回路１８は図示するように抵
抗１８ａとこの抵抗１８ａの両端電圧（Ｒ1 ・Ｉd ）を
増幅する固定増幅率Ｇを有した増幅器１８ｂとで構成さ
れている。したがって、この電流検出回路１８はドレイ
ン電流Ｉd に比例した電圧を有する検出電圧（Ｇ・Ｒ1
・Ｉd ）を出力する。電流検出回路１８から出力された
検出電圧は抵抗１９を介して前記演算増幅回路１５の
（＋）側入力端子へ入力される。

【００２６】第２の電圧源２０は、前記ドレイン電流Ｉ
d が所定電流値Ｉds（所定出力電流値）になった場合
に、前記電流選出回路１８から出力される検出電圧（Ｇ
・Ｒ1・Ｉds）の逆極性の設定電圧Ｅb を出力する。

【００２７】Ｅb ＝−（Ｇ・Ｒ1 ・Ｉds） 第２の電圧源２０から出力された設定電圧Ｅb は切換ス
イッチＳＷ4 の常開端子ａおよび前記抵抗１９と同一抵
抗値を有した抵抗２１を介して前記演算増幅回路１５の
（＋）側入力端子へ入力される。

【００２８】演算増幅回路１５の（−）側入力端子は接
地されている。そして、各切換スイッチＳＷ1 ，ＳＷ2
が常開端子ａ側に接続され、スイッチＳＥ3 が閉成（Ｏ
Ｎ）された状態においては、演算増幅回路１５の出力端
子から切換スイッチＳＷ2 ，コイル６，被試験トランジ
スタ３，コイル１１，切換スイッチＳＷ1 ．電流検出回
路１８，スイッチＳＷ3 および抵抗１９を経て演算増幅
回路１５の入力端子へ帰還する負帰還回路が形成され
る。したがって、この演算増幅回路１５は図中Ａ点で示
される入力端子の電位が接地電位（０Ｖ）になるように
出力電圧、すなわち、ゲート端子に対するバイアス電圧
Ｅ1 が変化する。

【００２９】また、演算増幅回路１５の入出力間には図
示極性のツェナーダイオード２２が接続されている。こ
のツェナーダイオード２２のツェナー電圧は２Ｖより若
干低い値に設定されており、入力端子に−２Ｖの電圧が
印加されると、この−２Ｖの電圧が直接切換スイッチＳ
Ｗ2 の常開端子ａに印加される。

【００３０】さらに、各切換スイッチＳＷ1 ，ＳＷ2 の
各常閉端子ｂは接地されており、切換スイッチＳＷ4 の
常閉端子ｃには図示しない電源から−２Ｖの一定電圧が
印加されている。また、各切換スイッチＳＷ1 ，ＳＷ2
，ＳＷ4 およびスイッチＳＷ3 の動作は例えばマイク
ロコンピュータからなる制御部２３の切換指令にて実行
される。この制御部２３は、前記第１，第２の電圧源１
６，２０から出力される電圧Ｅs ，Ｅb を指定するとと
もに、試験信号発生器１および信号解析部９に対する起
動指令を送出する。

【００３１】そして、制御部２３は、ソケット４に被試
験トランジスタ３が装着された状態で、図２の流れ図に
従って被試験トランジスタ３に対する測定処理を実行す
る。

【００３２】流れ図が開始されると、Ｑ１にて、各切換
スイッチＳＷ1 ．ＳＷ2 ，ＳＷ4 およびスイッチＳＷ3
を初期設定する。すなわち、各切換スイッチＳＷ1 ．Ｓ
Ｗ2，ＳＷ4 を常閉端子ｂ側に接続する。またスイッチ
ＳＷ3 を解放状態（ＯＦＦ）とする。この状態において
は、切換スイッチＳＷ4 を介して出力され−２Ｖの電圧
はツェナーダイオード２２を介して切換スイッチＳＷ2
の常開端子ａに印加されている。しかし、切換スイッチ
ＳＷ2 は常閉端子ｂ側に接続されているので、試験トラ
ンジスタ３のゲート電圧Ｖg は０Ｖである。また、切換
スイッチＳＷ1も常閉端子ｂ側に接続されているので、
ドレイン電圧Ｖd も０Ｖ状態である。

【００３３】次に、Ｑ２にて、第１の電圧源１６に対し
て前述した所定バイアス電圧Ｅd を設定して、この第１
の電圧源１６から出力させる。さらに、第２の電圧源２
０に対して前述した設定電圧Ｅb （＝−Ｇ・Ｒ1 ・Ｉd
s）を設定して、この第２の電圧源２０から出力させ
る。すると、第１の電圧源１６から出力された所定バイ
アス電圧Ｅs が切換スイッチＳＷ1 の常開端子ａに印加
される。

【００３４】以上の準備処理が終了すると、Ｑ４にて、
切換スイッチＳＷ2 を常開接点ａ側に切換える。する
と、常開端子ａに印加されている−２Ｖの電圧がバイア
ス電圧Ｅ1 （＝−２Ｖ）として被試験トランジスタ３の
ゲート端子へ印加される。よってゲート電圧Ｖg は−２
Ｖとなる。なお、この時点では、ドレイン電圧Ｖd は０
Ｖのままである。

【００３５】次に、Ｑ５にて切換スイッチＳＷ1 を常開
設定ａ側へ切換える。すねと、常開端子ａに印加されて
いる所定バイアス電圧Ｅs が被試験トランジスタ３のド
レイン端子へ印加される。よってドレイン電圧Ｖd は所
定バイアス電圧となる（Ｖd＝Ｅb ）。

【００３６】次に、スイッチＳＷ3 を閉成（ＯＮ）する
とともに切換スイッチＳＷ4 を常開端子ａ側に接続す
る。すると、Ａ点の電位が電流検出回路１８からの検出
電圧（Ｇ・Ｒ1 ・Ｉd ）と第２の電圧源からの設定電圧
Ｅb （＝−Ｇ・Ｒ1 ・Ｉds）との加算電圧ΔＥとなる。

【００３７】 この加算電圧ΔＥが演算増幅回路１５の（＋）側入力端
子に印加され、かつこの時点では、前述した負帰還回路
が形成されてる。したがって、前記加算電圧ΔＥが０Ｖ
になるよう演算増幅回路１５から出力されているバイア
ス電圧Ｅ1 が変化する。

【００３８】加算電圧ΔＥが０Ｖになると、上式からも
明らかなように、ドレイン電流Ｉdが所定電流値Ｉdsと
なる。

【００３９】ドレイン電流Ｉd が所定電流値Ｉdsに一致
するまでの予め設定された規定時間、すなわち電圧設定
所要時間Ｔd が経過すると（Ｑ７）、Ｑ８にて、実際の
試験処理を実行する。すなわち、試験信号発生器１を起
動して、この試験信号発生器１から例えば高周波の試験
信号ａを被試験トランジスタ３のゲート端子へ送出させ
る。同時に、信号解析部９を起動して、受信回路８で受
信した被試験トランジスタ３のドレイン端子からの出力
信号ｂに対する各種データ解析を実施して、伝送特性等
を測定する。

【００４０】そして、一連の試験処理が終了すると、ス
イッチＳＷ3 を開放して（ＯＦＦ）、切換スイッチＳＷ
4 を常閉端子ｂ側に接続する（Ｑ９）。すると、負帰還
回路が解除され、ゲート端子に−２Ｖのバイアス電圧Ｅ
1 が印加される。次に、切換スイッチＳＷ1 を常閉端子
ｂ側に接続して、ドレイン電圧Ｖｄを０Ｖに戻す（Ｑ１
０）。そして、最後に切換スイッチＳＷ2 を常閉端子ｂ
側に接続して、ゲート電圧Ｖg を０Ｖに戻す。しかし
て、被試験トランジスタ３は試験する前の初期状態に戻
る。

【００４１】図３は図１に示す実施例トランジスタ試験
装置において、被試験トランジスタ３をソケット４に装
着した状態で、測定開始から測定終了までにおける被試
験トランジスタ３のゲート電圧Ｖg とドレイン電圧Ｖd
およびドレイン電流Ｉd 相互の関係を示すタイムチャー
トである。

【００４２】図示するように、測定開始時刻から測定終
了時刻までの測定所要時間Ｔ0 内に占める電圧設定所要
時間Ｔd が図６に示す従来装置のそれに比較して大幅に
短縮されることが理解できる。この電圧設定所要時間Ｔ
d は、電流検出回路１８内の増幅器１８ｂおよび各演算
増幅回路１５，１７の応答速度に対応して定まるが、図
４に示すプログラムを用いたソフト手法に比較して、格
段に短いことはいうまでもない。実施例装置において
は、この電圧設定所要時間Ｔd は約１００μｓである。
したがって、全体の測定所要時間Ｔ0 もせいぜい数１０
ｍｓである。

【００４３】その結果、各被試験トランジスタ３に対す
る試験処理能率が大幅に向上するので、たとえこのトラ
ンジスタ試験装置を例えば工場の検査ラインに組込んだ
としても、順次搬入されてくる試験トランジスタ３に対
する伝送特性試験をオンライン状態で実施できる。

【００４４】また、図３に示す試験トランジスタ３に対
する実際の試験期間Ｔm においても、前述た負帰還回路
が形成されており、演算増幅回路１５は正常に動作して
いる。したがって、たとえ温度変化等の何等かの要因に
て試験期間Ｔm 中にドレイン電流Ｉd が所定電流値ＩdS
より外れようとしても、ゲート端子に対するバイアス電
圧Ｅ1 が自動的に変化して、ドレイン電流Ｉd は所定電
流値ＩdSに補正される。したがって、試験期間Ｔm 中、
ドレイン電流Ｉd は常に所定電流値ＩdSに維持される。
よって、常に一定した高い測定精度を維持できる。

【００４５】なお、本考案は上述した実施例に限定され
るものではない。実施例においては、被試験トランジス
タをＦＥＴとしたが、例えば通常のトランジスタであっ
てもよい。

【００４６】また、電流検出回路１８を抵抗１８ａと増
幅器１８ｂとで構成したが、図４に示した通常の電流検
出回路を用いることも可能である。なお、この場合は、
演算増幅回路１７を除去して、第１の電圧源１６から直
接所定のバイアス電圧Ｅs を切換スイッチＳＷ1 の常開
端子ａへ印加し、この切換スイッチＳＷ1 と第１の電圧
源１６との間に前記通常の電流検出回路を介挿すればよ
い。

【００４７】

【考案の効果】以上説明したように本考案のトランジス
タ試験装置によれば、被試験トランジスタの制御端子に
対するバイアス電圧を出力電流が所定電流値になるまで
上昇させる制御を被試験トランジスタを負帰還回路とす
るアナログの演算増幅回路でもって実現している。した
がって、出力電流が所定電流値になるまでに要する電圧
設定所要時間をプログラムのソフト的手段を採用した従
来装置に比較して大幅に短縮でき、全体の測定処理能率
を大幅に向上できる。また、実際の試験期間中において
も出力電流値を制御できるので、全体の試験精度を大幅
に向上できる。

【図面の簡単な説明】

【図１】 本考案の一実施例に係わるトランジスタ試験
装置の概略構成を示す模式図。

【図２】 同実施例装置の動作を示す流れ図。

【図３】 同実施例装置の動作を示すタイムチャート。

【図４】 従来のトランジスタ試験装置の概略構成を示
す模式図。

【図５】 同従来装置の動作を示す流れ図。

【図６】 同従来装置の動作を示すタイムチャート。

【符号の説明】

１…試験信号発生器、３…被試験トランジスタ、８…受
信回路、９…信号解析部、１５，１７…演算増幅回路、
１６…第１の電圧源、１８…電流検出回路、２０…第２
の電圧源、２３…制御部。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 被測定トランジスタ(3) の出力端子に所
   定の出力バイアス電圧（Ｅs ）を印加し、前記被測定ト
   ランジスタの制御端子に一旦負極性の制御バイアス電圧
   （Ｅ1 ）を印加して、その後前記出力端子からの出力電
   流（Ｉd ）が所定電流値（Ｉds）になるまで前記制御バ
   イアス電圧を上昇させて、前記所定出力電流値が得られ
   た状態で前記制御端子と出力端子との間における信号の
   伝送特性を調べるトランジスタ試験装置において、 前記出力端子に印加する前記所定の出力バイアス電圧を
   発生する第１の電圧源(16)と、前記第１の電圧源から前
   記出力端子に対する出力バイアス電圧供給路に介挿さ
   れ、前記出力電流を検出して検出電流値に比例した検出
   電圧を出力する電流検出回路(18)と、前記所定出力電流
   が通流した場合に前記電流検出回路から出力される検出
   電圧の逆極性の設定電圧を出力する第２の電圧源(20)
   と、入力端子に前記第２の電圧源の設定電圧と前記電流
   検出回路の検出電圧とが入力され、出力端子から前記被
   測定トランジスタの制御端子へ制御バイアス電圧を出力
   する演算増幅回路(15)と、この演算増幅回路の出力端子
   から前記被測定トランジスタと前記電流検出回路とを経
   由して前記演算増幅回路の入力端子へ帰還する負帰還回
   路(3〜18) とを備えたトランジスタ試験装置。