JP2589890B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2589890B2 JP2589890B2 JP3061036A JP6103691A JP2589890B2 JP 2589890 B2 JP2589890 B2 JP 2589890B2 JP 3061036 A JP3061036 A JP 3061036A JP 6103691 A JP6103691 A JP 6103691A JP 2589890 B2 JP2589890 B2 JP 2589890B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- voltage
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に伝送線受信機に
関し、より詳しくは、入力信号電圧が高い環境で作動す
る高度の共通モード除去率を有する伝送線受信機に関す
る。
関し、より詳しくは、入力信号電圧が高い環境で作動す
る高度の共通モード除去率を有する伝送線受信機に関す
る。
【０００２】
【従来の技術】物理的に分離した２つのコンピュータ・
システムの間でデータを伝送する場合、システム間の接
地電位差を設定された範囲内に制御しなければならな
い。マシン間で転送される各信号は、駆動回路により差
動駆動される一対の電線からなる接続ケーブルを介して
送信される。接続ケーブルをある距離下ったところに受
信回路を設け、駆動回路によりもたらされる差分信号を
検知し、これを受信システム内の最低受諾レベルに合致
する単端信号に変換する。
システムの間でデータを伝送する場合、システム間の接
地電位差を設定された範囲内に制御しなければならな
い。マシン間で転送される各信号は、駆動回路により差
動駆動される一対の電線からなる接続ケーブルを介して
送信される。接続ケーブルをある距離下ったところに受
信回路を設け、駆動回路によりもたらされる差分信号を
検知し、これを受信システム内の最低受諾レベルに合致
する単端信号に変換する。
【０００３】駆動回路は自己の局所接地及び電源レベル
を基準とする信号を送り出すので、受信機の基準レベ
ル、すなわち受信機の局所接地及び電源レベルが異なる
レベルにある時は、駆動回路が受信機に送る信号は受信
機に現れた時共通モード・シフトを受ける。もちろん、
この見かけ上のシフトの大きさは、送信システムと受信
システムの間の接地電位差に等しい。たとえば、７ボル
トの最大接地電位シフトがあるということは、受信回路
電源電圧の範囲外の７ボルトにまでなり得る大きさの共
通モード信号上に乗っている数１００ミリボルトの範囲
の差動信号を、受信回路が検出できなければならないこ
とを意味する。受信回路には通常、局所接地に関して単
一の＋５ボルト電圧供給が与えられているので、受信回
路は自身の局所接地に関して−７ボルトから＋１２ボル
トまでの共通モード範囲にわたって機能できなければな
らない。
を基準とする信号を送り出すので、受信機の基準レベ
ル、すなわち受信機の局所接地及び電源レベルが異なる
レベルにある時は、駆動回路が受信機に送る信号は受信
機に現れた時共通モード・シフトを受ける。もちろん、
この見かけ上のシフトの大きさは、送信システムと受信
システムの間の接地電位差に等しい。たとえば、７ボル
トの最大接地電位シフトがあるということは、受信回路
電源電圧の範囲外の７ボルトにまでなり得る大きさの共
通モード信号上に乗っている数１００ミリボルトの範囲
の差動信号を、受信回路が検出できなければならないこ
とを意味する。受信回路には通常、局所接地に関して単
一の＋５ボルト電圧供給が与えられているので、受信回
路は自身の局所接地に関して−７ボルトから＋１２ボル
トまでの共通モード範囲にわたって機能できなければな
らない。
【０００４】
【発明が解決しようとする課題】したがって、高度の共
通モード除去作用を備えながら、それでも広い信号電圧
環境にわたって作動する受信回路が利用可能であること
が、どうしても必要である。
通モード除去作用を備えながら、それでも広い信号電圧
環境にわたって作動する受信回路が利用可能であること
が、どうしても必要である。
【０００５】
【課題を解決するための手段】本発明は、差動モード情
報と高度の共通モード除去作用を備えた出力を発生する
独特の回路を提供する。
報と高度の共通モード除去作用を備えた出力を発生する
独特の回路を提供する。
【０００６】本発明の受信回路は基本的に、共通モード
入力電圧には関係なく差動入力電圧に比例する出力電流
を生成する差動増幅器を含む。本発明では、これは共通
バイアス回路を有する同じ回路構成の第１及び第２電圧
回路網により実現されている。これらの電圧回路網は、
それぞれ差動電圧入力ノードに接続され、それぞれが共
通に同じ１次電流出力ノードに接続されている。本発明
の受信回路は２つの異なった機能を実行する。つまり与
えられた差動信号を検知するだけでなく、これを、情報
送信先のコンピュータ・システム内での最低許容論理レ
ベルに合致する、単端信号に変換する。したがって本発
明は、強度が検知回路への電源電圧レベルを越えること
があり、また受信回路を製造するのに用いられる構成部
品デバイスのブレークダウン電圧を越える共通モード信
号の存在する中で、微小な差動電圧信号を検知するとい
う問題を解決する。
入力電圧には関係なく差動入力電圧に比例する出力電流
を生成する差動増幅器を含む。本発明では、これは共通
バイアス回路を有する同じ回路構成の第１及び第２電圧
回路網により実現されている。これらの電圧回路網は、
それぞれ差動電圧入力ノードに接続され、それぞれが共
通に同じ１次電流出力ノードに接続されている。本発明
の受信回路は２つの異なった機能を実行する。つまり与
えられた差動信号を検知するだけでなく、これを、情報
送信先のコンピュータ・システム内での最低許容論理レ
ベルに合致する、単端信号に変換する。したがって本発
明は、強度が検知回路への電源電圧レベルを越えること
があり、また受信回路を製造するのに用いられる構成部
品デバイスのブレークダウン電圧を越える共通モード信
号の存在する中で、微小な差動電圧信号を検知するとい
う問題を解決する。
【０００７】
【実施例】図面を参照すると、特に図１には、差動電圧
入力ノード１１及び１２と２本の電流出力線１３及び１
４を有する本発明の受信機１０が略図の形で示されてい
る。本質的に本発明の受信機は、それぞれが差動電圧入
力の該当する一方に、そして２本の出力線１３及び１４
に共通に接続されている、２つの同じ回路網１５及び１
６と考えることができる。回路網１５は電圧線１１と、
電流出力線１３及び１４に接続されている。同様に回路
網１６は電圧線１２と、電流出力線１３及び１４に接続
されている。各回路網１５または１６は、入力ノード１
１及び１２にそれぞれ流れ込む電流Ｉｉ１及びＩｉ２が
これらの入力で受け取られた電圧に比例するように、そ
れぞれの抵抗性入力インピーダンス１７及び１８を持つ
ように設計されている。こうして、例えば、片方がＩｍ
＋Ｉｉに、もう一方がＩｍ−Ｉｉに等しい２つの出力電
流Ｉｏ１およびＩｏ２が生成される。ただしＩｍは、値
がその他の回路制約条件により設定されたある最低電流
バイアス・レベルである。図１に示すように、共通バイ
アス発生回路を用いて、両回路網に対する電流Ｉｍの値
を本質的に設定し制御する。これは、本発明の重要な特
徴である各出力電流の共通モード成分の値を設定し制御
するのに役立つ。図１に示すように、回路網１５及び１
６を共通に両出力ノード１３及び１４に接続して、差動
入力電圧に比例する値をもつ差動出力電流ＩｄｉｆｆＯ
ＵＴを生成する。この場合、 Ｉｏ１＝Ｉｍ１＋Ｉｉ１＋Ｉｍ２−Ｉｉ２ Ｉｏ２＝Ｉｍ２＋Ｉｉ２＋Ｉｍ１−Ｉｉ１ ＩｄｉｆｆＯＵＴ＝Ｉｏ２−Ｉｏ１ ＩｄｉｆｆＯＵＴ＝Ｉｍ２＋Ｉｉ２＋Ｉｍ１−Ｉｉ１−Ｉｍ１−Ｉｉ１−Ｉｍ２ ＋Ｉｉ２ ＩｄｉｆｆＯＵＴ＝２（Ｉｉ２−Ｉｉ１） したがってＩｄｉｆｆＯＵＴはＶｉ２−Ｖｉ１に比例す
る。
入力ノード１１及び１２と２本の電流出力線１３及び１
４を有する本発明の受信機１０が略図の形で示されてい
る。本質的に本発明の受信機は、それぞれが差動電圧入
力の該当する一方に、そして２本の出力線１３及び１４
に共通に接続されている、２つの同じ回路網１５及び１
６と考えることができる。回路網１５は電圧線１１と、
電流出力線１３及び１４に接続されている。同様に回路
網１６は電圧線１２と、電流出力線１３及び１４に接続
されている。各回路網１５または１６は、入力ノード１
１及び１２にそれぞれ流れ込む電流Ｉｉ１及びＩｉ２が
これらの入力で受け取られた電圧に比例するように、そ
れぞれの抵抗性入力インピーダンス１７及び１８を持つ
ように設計されている。こうして、例えば、片方がＩｍ
＋Ｉｉに、もう一方がＩｍ−Ｉｉに等しい２つの出力電
流Ｉｏ１およびＩｏ２が生成される。ただしＩｍは、値
がその他の回路制約条件により設定されたある最低電流
バイアス・レベルである。図１に示すように、共通バイ
アス発生回路を用いて、両回路網に対する電流Ｉｍの値
を本質的に設定し制御する。これは、本発明の重要な特
徴である各出力電流の共通モード成分の値を設定し制御
するのに役立つ。図１に示すように、回路網１５及び１
６を共通に両出力ノード１３及び１４に接続して、差動
入力電圧に比例する値をもつ差動出力電流ＩｄｉｆｆＯ
ＵＴを生成する。この場合、 Ｉｏ１＝Ｉｍ１＋Ｉｉ１＋Ｉｍ２−Ｉｉ２ Ｉｏ２＝Ｉｍ２＋Ｉｉ２＋Ｉｍ１−Ｉｉ１ ＩｄｉｆｆＯＵＴ＝Ｉｏ２−Ｉｏ１ ＩｄｉｆｆＯＵＴ＝Ｉｍ２＋Ｉｉ２＋Ｉｍ１−Ｉｉ１−Ｉｍ１−Ｉｉ１−Ｉｍ２ ＋Ｉｉ２ ＩｄｉｆｆＯＵＴ＝２（Ｉｉ２−Ｉｉ１） したがってＩｄｉｆｆＯＵＴはＶｉ２−Ｖｉ１に比例す
る。
【０００８】図２は本発明の１実施例の詳細構成図であ
る。この図には、交差結合された２つの回路網１５及び
１６の各々が、ＮＰＮトランジスタ対、ＰＮＰトランジ
スタ、ダイオードを具備するものとしてより詳しく示さ
れている。回路網１５は、ＮＰＮトランジスタ２１及び
２２、ＰＮＰトランジスタ２３、ダイオード２４を具備
し、回路網１６は、ＮＰＮトランジスタ２５及び２６、
ＰＮＰトランジスタ２７、ダイオード２８を具備する。
共通のバイアス回路１９は、電源電圧３２と接地点３３
の間に結合されたＮＰＮトランジスタ２９、ＰＮＰトラ
ンジスタ３０及び基準電源３１を具備する。ダイオード
接続されたトランジスタ２９及び３０は、回路の接地に
関する低インピーダンスの電圧基準点となっている。
る。この図には、交差結合された２つの回路網１５及び
１６の各々が、ＮＰＮトランジスタ対、ＰＮＰトランジ
スタ、ダイオードを具備するものとしてより詳しく示さ
れている。回路網１５は、ＮＰＮトランジスタ２１及び
２２、ＰＮＰトランジスタ２３、ダイオード２４を具備
し、回路網１６は、ＮＰＮトランジスタ２５及び２６、
ＰＮＰトランジスタ２７、ダイオード２８を具備する。
共通のバイアス回路１９は、電源電圧３２と接地点３３
の間に結合されたＮＰＮトランジスタ２９、ＰＮＰトラ
ンジスタ３０及び基準電源３１を具備する。ダイオード
接続されたトランジスタ２９及び３０は、回路の接地に
関する低インピーダンスの電圧基準点となっている。
【０００９】各回路網１５または１６の実際の回路及び
制限にとって重要な補足的特徴は、入力電圧に比例する
入力電流を生成する回路網の部分である。回路網は入力
に印加される共通モード電圧の全範囲を見ていて、した
がって、そのトランジスタにおける接合部がブレークダ
ウンすることなくその全範囲にわたって機能できなけれ
ばならない。これは、入力と、値が接地と受信回路電源
の間のどこかにあるように選ばれたある低インピーダン
ス電圧基準点との間に、抵抗を接続すれば、容易に達成
される。
制限にとって重要な補足的特徴は、入力電圧に比例する
入力電流を生成する回路網の部分である。回路網は入力
に印加される共通モード電圧の全範囲を見ていて、した
がって、そのトランジスタにおける接合部がブレークダ
ウンすることなくその全範囲にわたって機能できなけれ
ばならない。これは、入力と、値が接地と受信回路電源
の間のどこかにあるように選ばれたある低インピーダン
ス電圧基準点との間に、抵抗を接続すれば、容易に達成
される。
【００１０】回路全体を単一の半導体チップ中に作成し
ようとする集積回路技術では、この抵抗を接地に関して
浮動する隔離ウエル中に拡散抵抗器として製作できる。
この拡散抵抗器の破壊値が入力電圧レベルを制限する。
抵抗器は、入力と低インピーダンスの内部基準点の間に
接続されるので、回路網の残りの部分を高い共通モード
電位の入力から効果的に分離する。抵抗中の入力電流は
Ｉｉ＝（Ｖｉ−Ｖｒ）／Ｒである。ここでＲは事実上比
例定数である。Ｖｒ項は符号が負なので、差動出力電流
に対する結果を変えずに上記方程式から相殺される。
ようとする集積回路技術では、この抵抗を接地に関して
浮動する隔離ウエル中に拡散抵抗器として製作できる。
この拡散抵抗器の破壊値が入力電圧レベルを制限する。
抵抗器は、入力と低インピーダンスの内部基準点の間に
接続されるので、回路網の残りの部分を高い共通モード
電位の入力から効果的に分離する。抵抗中の入力電流は
Ｉｉ＝（Ｖｉ−Ｖｒ）／Ｒである。ここでＲは事実上比
例定数である。Ｖｒ項は符号が負なので、差動出力電流
に対する結果を変えずに上記方程式から相殺される。
【００１１】トランジスタ２１、２３、２５、２７はす
べて、入力抵抗器１７及び１８の各々に対して所要の低
インピーダンス基準電圧を生成するエミッタ・フォロワ
・トランジスタである。これらの入力抵抗器１７及び１
８は、それぞれ入力ノード１１及び１２に接続されるも
のとして示されている。ＰＮＰトランジスタ２３中の電
流を反映する電流ミラーとして機能するように、ダイオ
ード２４とＮＰＮトランジスタ２２が接続されている。
ダイオード２８及びＮＰＮトランジスタ２６もまた、電
流ミラーとして機能し、ＰＮＰトランジスタ２７中の電
流を反映する。
べて、入力抵抗器１７及び１８の各々に対して所要の低
インピーダンス基準電圧を生成するエミッタ・フォロワ
・トランジスタである。これらの入力抵抗器１７及び１
８は、それぞれ入力ノード１１及び１２に接続されるも
のとして示されている。ＰＮＰトランジスタ２３中の電
流を反映する電流ミラーとして機能するように、ダイオ
ード２４とＮＰＮトランジスタ２２が接続されている。
ダイオード２８及びＮＰＮトランジスタ２６もまた、電
流ミラーとして機能し、ＰＮＰトランジスタ２７中の電
流を反映する。
【００１２】上記回路は次のように動作する。まず、ノ
ード１１及び１２に差動電圧信号が印加されていない、
すなわち入力１１と１２の間の差分は０であり、共通モ
ード成分をダイオード３０のエミッタ電位に等しく設定
する。こうすると、入力１１での入力電流Ｉ1及び入力
１２での入力電流Ｉ2は０となり、各回路網、すなわち
トランジスタ２１、２２、２３、２５、２６、２７中の
電流は互いに等しい。たとえば、ノード１１及び１２に
おける電圧及び電流の値が等しいと仮定すれば、回路を
流れる唯一の電流はＩmである。入力信号が差動をと
る、すなわち入力１１及び１２に印加されたレベルに差
が生じ始めるとき、トランジスタ２１及び２５のコレク
タ電流は入力ノード１１及び１２に印加された電圧、す
なわちノード１１でのＶ1及びノード１２でのＶ2におけ
る差に比例して異なり始める。
ード１１及び１２に差動電圧信号が印加されていない、
すなわち入力１１と１２の間の差分は０であり、共通モ
ード成分をダイオード３０のエミッタ電位に等しく設定
する。こうすると、入力１１での入力電流Ｉ1及び入力
１２での入力電流Ｉ2は０となり、各回路網、すなわち
トランジスタ２１、２２、２３、２５、２６、２７中の
電流は互いに等しい。たとえば、ノード１１及び１２に
おける電圧及び電流の値が等しいと仮定すれば、回路を
流れる唯一の電流はＩmである。入力信号が差動をと
る、すなわち入力１１及び１２に印加されたレベルに差
が生じ始めるとき、トランジスタ２１及び２５のコレク
タ電流は入力ノード１１及び１２に印加された電圧、す
なわちノード１１でのＶ1及びノード１２でのＶ2におけ
る差に比例して異なり始める。
【００１３】たとえば入力１１が入力１２よりも正の場
合には、入力１１からトランジスタ２３及びダイオード
２４を介して接地へと電流が流れる。同時に、入力１２
は入力１１より正でないから、電流がトランジスタ２５
を通って引っ張られ、入力１２から出る。したがってト
ランジスタ２７及びダイオード２８を通過して流れる電
流は少なくなる。これらの活動の結果ノード１３がトラ
ンジスタ２５のコレクタに出す電流の増加と、ノード１
４がトランジスタ２１のコレクタに出す電流の減少をも
たらす。トランジスタ２３及びダイオード２４を通過す
る電流が増大し、トランジスタ２２及びダイオード２４
が電流ミラーとして機能するので、トランジスタ２５も
より多くの電流をノード１３から引き出す。同じよう
に、トランジスタ２６はダイオード２８を通過する電流
を映し、ノード１４からより少ない電流を引き出す。こ
うして、ノード１３はノード１１に印加された電圧増加
を反映し、ノード１４はノード１２に印加された電圧減
少を反映する。
合には、入力１１からトランジスタ２３及びダイオード
２４を介して接地へと電流が流れる。同時に、入力１２
は入力１１より正でないから、電流がトランジスタ２５
を通って引っ張られ、入力１２から出る。したがってト
ランジスタ２７及びダイオード２８を通過して流れる電
流は少なくなる。これらの活動の結果ノード１３がトラ
ンジスタ２５のコレクタに出す電流の増加と、ノード１
４がトランジスタ２１のコレクタに出す電流の減少をも
たらす。トランジスタ２３及びダイオード２４を通過す
る電流が増大し、トランジスタ２２及びダイオード２４
が電流ミラーとして機能するので、トランジスタ２５も
より多くの電流をノード１３から引き出す。同じよう
に、トランジスタ２６はダイオード２８を通過する電流
を映し、ノード１４からより少ない電流を引き出す。こ
うして、ノード１３はノード１１に印加された電圧増加
を反映し、ノード１４はノード１２に印加された電圧減
少を反映する。
【００１４】したがって、回路は、共通モード入力電圧
を除去する一方、異なるモードの入力電圧にだけ比例す
る出力電流を生じる。同時に、入力抵抗器１７及び１８
により、入力部における共通モードの電圧スイングから
回路素子が分離される。
を除去する一方、異なるモードの入力電圧にだけ比例す
る出力電流を生じる。同時に、入力抵抗器１７及び１８
により、入力部における共通モードの電圧スイングから
回路素子が分離される。
【００１５】図３では本発明の好ましい実施例を説明す
る。この実施例は、より有効に動作することを別とし
て、図２で明らかにしたのとまったく同じ機能を発揮す
る。好ましい実施例では、電流ミラーにおけるＰＮＰト
ランジスタがＮＰＮデバイスで置き換えられ、これらの
トランジスタにおける不整合の効果を最小にするため抵
抗器が加えられている。この回路では、回路網１５及び
１６がそれぞれ３つのトランジスタと１つのダイオード
から構成されている。図２のＰＮＰエミッタ・フォロワ
は緩衝ＮＰＮ電流ミラーにより置き換えられている。こ
うして、たとえば、回路網１５はトランジスタ４０、４
１、４２とダイオード４３から構成され、回路網１６は
トランジスタ４４、４５、４６とダイオード４７から構
成され、バイアス回路はバイアス・ダイオード４８、４
９、５０から構成されている。この場合、トランジスタ
４０でのエミッタ・フォロワと、緩衝電流ミラー・トラ
ンジスタ４１及び４２を含む負帰還ループの作用によ
り、入力抵抗器１７及び１８の見るインピーダンスが低
いままになっている。回路網１５で、ＮＰＮミラー・ト
ランジスタ４１及び４２におけるＶｂｅ不整合の効果を
最小にするため、抵抗器５１及び５２が加えられてい
る。抵抗器５２の両端での電圧降下Ｖｘが充分小さく回
路中のどのトランジスタでも飽和を許さないように、こ
れらの抵抗器５１及び５２の値が選ばれる。３個のバイ
アス・ダイオード４８、４９、５０によりエミッタ・フ
ォロワ・トランジスタ４０に対する電圧バイアスが実現
される。このバイアス回路網で、抵抗器５１及び５２の
両端での電圧降下に整合するように、抵抗器５３が加え
られている。したがって、入力抵抗器１７の一端での基
準電圧Ｖｒの公称値は２Ｖｂｅ＋Ｖｘである。
る。この実施例は、より有効に動作することを別とし
て、図２で明らかにしたのとまったく同じ機能を発揮す
る。好ましい実施例では、電流ミラーにおけるＰＮＰト
ランジスタがＮＰＮデバイスで置き換えられ、これらの
トランジスタにおける不整合の効果を最小にするため抵
抗器が加えられている。この回路では、回路網１５及び
１６がそれぞれ３つのトランジスタと１つのダイオード
から構成されている。図２のＰＮＰエミッタ・フォロワ
は緩衝ＮＰＮ電流ミラーにより置き換えられている。こ
うして、たとえば、回路網１５はトランジスタ４０、４
１、４２とダイオード４３から構成され、回路網１６は
トランジスタ４４、４５、４６とダイオード４７から構
成され、バイアス回路はバイアス・ダイオード４８、４
９、５０から構成されている。この場合、トランジスタ
４０でのエミッタ・フォロワと、緩衝電流ミラー・トラ
ンジスタ４１及び４２を含む負帰還ループの作用によ
り、入力抵抗器１７及び１８の見るインピーダンスが低
いままになっている。回路網１５で、ＮＰＮミラー・ト
ランジスタ４１及び４２におけるＶｂｅ不整合の効果を
最小にするため、抵抗器５１及び５２が加えられてい
る。抵抗器５２の両端での電圧降下Ｖｘが充分小さく回
路中のどのトランジスタでも飽和を許さないように、こ
れらの抵抗器５１及び５２の値が選ばれる。３個のバイ
アス・ダイオード４８、４９、５０によりエミッタ・フ
ォロワ・トランジスタ４０に対する電圧バイアスが実現
される。このバイアス回路網で、抵抗器５１及び５２の
両端での電圧降下に整合するように、抵抗器５３が加え
られている。したがって、入力抵抗器１７の一端での基
準電圧Ｖｒの公称値は２Ｖｂｅ＋Ｖｘである。
【００１６】図２及び図３に示されている両回路は差動
入力電圧に比例する差動出力電流を生成する。もちろ
ん、それ自体では不十分である。それは、通常差動出力
電圧も必要とされるからである。さらに出力電流も、共
通モード入力電圧に依存し、適応させなければならない
共通モード成分 Ｉｏｃｍ＝（Ｉｏ１＋Ｉｏ２）／２ をもつ。これらの問題両方を解決するいくつかの方法を
識別できる。こうする簡明な一方法は、標準的なＰＮＰ
電流ミラー、すなわち能動負荷としてトランジスタ６
０、６１、６２、６３、６４とダイオード６５から構成
されている電流ミラーを接続することである。このと
き、出力電圧は単端式でたとえば出力ノード１４からあ
るいは差分としてノード１３と１４からとることができ
る。しかし、差動出力電圧は純粋に差分の負荷で達成で
きるものの半分にすぎない。
入力電圧に比例する差動出力電流を生成する。もちろ
ん、それ自体では不十分である。それは、通常差動出力
電圧も必要とされるからである。さらに出力電流も、共
通モード入力電圧に依存し、適応させなければならない
共通モード成分 Ｉｏｃｍ＝（Ｉｏ１＋Ｉｏ２）／２ をもつ。これらの問題両方を解決するいくつかの方法を
識別できる。こうする簡明な一方法は、標準的なＰＮＰ
電流ミラー、すなわち能動負荷としてトランジスタ６
０、６１、６２、６３、６４とダイオード６５から構成
されている電流ミラーを接続することである。このと
き、出力電圧は単端式でたとえば出力ノード１４からあ
るいは差分としてノード１３と１４からとることができ
る。しかし、差動出力電圧は純粋に差分の負荷で達成で
きるものの半分にすぎない。
【００１７】このような回路を負荷とする図３の検知回
路網の構成図を第４図に示すが、これはトランジスタ６
０、６１、６２、６３、６４とダイオード６５から成る
ＰＮＰ電流ミラーから構成されている。第４図に示され
ているＰＮＰミラーの出力インピーダンスは大きいの
で、差動入力から単端出力への電圧利得も大きい。検知
回路網または電流ミラー自体における飽和を防止するた
め、回路に示されているように、クランプ・ダイオード
６６及び６７をＰＮＰミラーに加えることができる。ま
た、典型的な集積ＰＮＰトランジスタの順電流利得が低
いので、ＰＮＰ緩衝トランジスタ６１にベース電流補償
回路網、トランジスタ６４、を加えることができる。こ
の補償回路網なしでも、検知回路網の出力の片方に直接
現れる緩衝トランジスタ６１のベース電流は、直流電圧
転送特性に有意なオフセットを生成するのに十分なはず
である。
路網の構成図を第４図に示すが、これはトランジスタ６
０、６１、６２、６３、６４とダイオード６５から成る
ＰＮＰ電流ミラーから構成されている。第４図に示され
ているＰＮＰミラーの出力インピーダンスは大きいの
で、差動入力から単端出力への電圧利得も大きい。検知
回路網または電流ミラー自体における飽和を防止するた
め、回路に示されているように、クランプ・ダイオード
６６及び６７をＰＮＰミラーに加えることができる。ま
た、典型的な集積ＰＮＰトランジスタの順電流利得が低
いので、ＰＮＰ緩衝トランジスタ６１にベース電流補償
回路網、トランジスタ６４、を加えることができる。こ
の補償回路網なしでも、検知回路網の出力の片方に直接
現れる緩衝トランジスタ６１のベース電流は、直流電圧
転送特性に有意なオフセットを生成するのに十分なはず
である。
【００１８】本発明の回路、特に、能動負荷が加えられ
た図４に示すような回路を解析して、共通モード入力範
囲全体にわたって回路の直流転送機能を示す１組の曲線
が確定され、図５に示すようになる。この図から、回路
が最小の偏差で広い範囲にわたって動作することがわか
る。
た図４に示すような回路を解析して、共通モード入力範
囲全体にわたって回路の直流転送機能を示す１組の曲線
が確定され、図５に示すようになる。この図から、回路
が最小の偏差で広い範囲にわたって動作することがわか
る。
【００１９】単にＮＰＮトランジスタをＮ型ＦＥＴに、
そしてＰＮＰトランジスタをＰ型ＦＥＴに置き換えるこ
とにより、本発明の回路は電界効果トランジスタでもバ
イポーラ・トランジスタでも実施できることに留意され
たい。どのような場合でも、上記回路の構想と基礎的動
作は本質的には同一である。
そしてＰＮＰトランジスタをＰ型ＦＥＴに置き換えるこ
とにより、本発明の回路は電界効果トランジスタでもバ
イポーラ・トランジスタでも実施できることに留意され
たい。どのような場合でも、上記回路の構想と基礎的動
作は本質的には同一である。
【００２０】
【発明の効果】高度の共通モード除去作用を有するが、
それでも広い信号電圧環境にわたって動作する受信回路
が提供される。
それでも広い信号電圧環境にわたって動作する受信回路
が提供される。
【図１】図１は、本発明の回路の一般構成の概略図であ
る。
る。
【図２】図２は、本発明の一実施例の概略図である。
【図３】図３は、緩衝ＮＰＮ電流ミラーを用いた本発明
の好ましい実施例である。
の好ましい実施例である。
【図４】図４は、ＰＮＰ電流ミラー回路を負荷として含
む本発明の他の実施例である。
む本発明の他の実施例である。
【図５】図５は、図４の回路の電圧特性図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨン・エドウイン・ガースバツチ アメリカ合衆国バーモント州バーリント ン、サウス・ウイラード・ストリート 500番地 (56)参考文献 特開 平２−143602（ＪＰ，Ａ)
Claims (4)
- 【請求項１】共通モード入力電圧に関係なく、差動入力
電圧に比例する出力電流を生じる差動増幅回路であっ
て、 差動電圧入力ノードが入力抵抗を介して、エミッタ・フ
ォロワ・トランジスタのエミッタに接続され、かつ共通
の差動電流出力ノード及び共通のバイアス回路に接続さ
れた同じ回路構成の第１及び第２の電圧回路網と、 上記電流出力ノードに接続された負荷回路と、を具備
し、 上記エミッタ・フォロワ・トランジスタは、上記電圧回
路網の各々に包含され、上記電流出力ノードの一方に結
合されたコレクタと後記する上記エミッタ・フォロワ・
トランジスタと異なるエミッタ・フォロワ・トランジス
タのエミッタに結合されたエミッタを有し、 上記電圧回路網の各々が、電流ミラー用トランジスタ及
びダイオードからなる電流ミラー、ならびに該電流ミラ
ーのダイオードと直列配置されているエミッタ・フォロ
ワ・トランジスタ対を具備し、上記電流ミラー用トラン
ジスタが上記電流出力ノードの他方に接続され、さら
に、上記エミッタ・フォロワ・トランジスタ対が複数の
ダイオードを具備する上記バイアス回路と定電流源に結
合されている、差動増幅回路。 - 【請求項２】上記エミッタ・フォロワ・トランジスタ対
の一方がＮＰＮデバイスであり、もう一方がＰＮＰデバ
イスである、請求項１に記載の差動増幅回路。 - 【請求項３】共通モード入力電圧に関係なく、差動入力
電圧に比例する出力電流を生じる差動増幅回路であっ
て、第１及び第２の供給電圧、第１及び第２の差動電圧入
力、及び第１及び第２の差動電流出力とに結合された第
１及び第２の電圧回路網と、 上記第１及び第２の電圧回路網に接続された共通バイア
ス回路と、 上記電圧回路網の各々は、エミッタ・フォロワ・トラン
ジスタを包含し、そのコレクタは上記差動電流出力の一
方に結合され、そのエミッタは緩衝電流ミラー 及び抵抗
を介して上記差動電圧入力の一方に結合され、 上記緩衝電流ミラーは、第１電流ミラー・トランジスタ
と第２電流ミラー・トランジスタ、及びダイオードを備
え、 上記第１電流ミラー・トランジスタは、そのコレクタが
上記エミッタ・フォロワ・トランジスタのエミッタと上
記第２電流ミラー・トランジスタのベースとに結合され
ており、 上記第２電流ミラー・トランジスタは、そのコレクタが
上記差動電流出力の他方と、そのエミッタが上記ダイオ
ード及び上記第１電流ミラー・トランジスタとに結合さ
れており、 上記第１電流ミラー・トランジスタと上記ダイオードは
それぞれ、抵抗器を介して上記供給電圧の一つに結合さ
れ、上記共通バイアス回路は、上記エミッタ・フォロワ・ト
ランジスタのベースに結合され、上記１及び２の供給電
圧の間に複数の半導体ダイオードと抵抗器とを含むこと
を特徴とする 差動増幅回路。 - 【請求項４】検知回路網が設けられ、この回路網はそれ
に結合された能動負荷を有し、この能動負荷はクランプ
・ダイオード対及び上記出力のそれぞれに接続された副
次的電流ミラーを含む、請求項３の差動増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US516607 | 1990-04-30 | ||
| US07/516,607 US5043674A (en) | 1990-04-30 | 1990-04-30 | Differential receiver with high common-mode range |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229708A JPH04229708A (ja) | 1992-08-19 |
| JP2589890B2 true JP2589890B2 (ja) | 1997-03-12 |
Family
ID=24056329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061036A Expired - Lifetime JP2589890B2 (ja) | 1990-04-30 | 1991-03-04 | 差動増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5043674A (ja) |
| EP (1) | EP0454982A1 (ja) |
| JP (1) | JP2589890B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568561A (en) * | 1993-04-22 | 1996-10-22 | Whitlock; William E. | Differential line receiver with common-mode AC bootstrapping |
| US5666086A (en) * | 1993-12-17 | 1997-09-09 | Imp, Inc. | Filter circuit employing a current amplifier having a fully differential output without a D.C. bias |
| US5565815A (en) * | 1993-12-17 | 1996-10-15 | Imp, Inc. | Current amplifier having a fully differential output without a d.c. bias and applications thereof |
| US5691658A (en) * | 1994-05-24 | 1997-11-25 | Imp, Inc. | Current mode amplifier, rectifier and multi-function circuit |
| US5497123A (en) * | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
| US5826182A (en) * | 1995-01-25 | 1998-10-20 | Analog Devices, Inc. | Double balanced RF mixer with predetermined input impedance |
| US5793193A (en) * | 1996-02-15 | 1998-08-11 | Harris Corporation | DC-to-DC converter having enhanced control features and associated methods |
| US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
| US5821740A (en) * | 1996-02-15 | 1998-10-13 | Harris Corporation | DC-to-DC converter having fast over-current detection and associated methods |
| US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US6768352B1 (en) | 2002-11-13 | 2004-07-27 | Cypress Semiconductor Corp. | Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals |
| US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US10027341B2 (en) | 2016-08-19 | 2018-07-17 | Mediatek Inc. | Multiple sampling stage receiver and related methods |
| US11063561B1 (en) * | 2020-07-29 | 2021-07-13 | Amazing Microelectronic Corp. | Receiver circuit with input common mode voltage sensing |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1549175A (en) * | 1975-05-12 | 1979-08-01 | Texas Instruments Ltd | Ampifier |
| US4048577A (en) * | 1976-05-07 | 1977-09-13 | Hewlett-Packard Company | Resistor-controlled circuit for improving bandwidth of current gain cells |
| US4223275A (en) * | 1978-10-06 | 1980-09-16 | Texas Instruments Incorporated | Linear amplifiers |
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| US4468628A (en) * | 1983-01-17 | 1984-08-28 | Tektronix, Inc. | Differential amplifier with high common-mode rejection |
| US4667165A (en) * | 1986-02-19 | 1987-05-19 | Advanced Micro Devices, Inc. | High-speed full differential amplifier with common mode rejection |
| US4698599A (en) * | 1986-06-11 | 1987-10-06 | International Business Machines Corporation | Differential summing amplifier for inputs having large common mode signals |
| JPS6392109A (ja) * | 1986-10-07 | 1988-04-22 | Toshiba Corp | 差動増幅回路 |
| US4742309A (en) * | 1986-12-31 | 1988-05-03 | Dual-Lite Manufacturing Inc. | Line receiver |
| FR2610464A1 (fr) * | 1987-02-04 | 1988-08-05 | Cgv Comp Gen Videotech | Procede et dispositifs de transmission de signaux par conducteurs de petites sections |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| US4748420A (en) * | 1987-10-19 | 1988-05-31 | Tektronix, Inc. | Quadcomp amplifier |
| JPH0229010A (ja) * | 1988-07-18 | 1990-01-31 | Sony Corp | アンプ |
| US4887047A (en) * | 1988-09-30 | 1989-12-12 | Burr-Brown Corporation | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity |
-
1990
- 1990-04-30 US US07/516,607 patent/US5043674A/en not_active Expired - Fee Related
-
1991
- 1991-03-04 JP JP3061036A patent/JP2589890B2/ja not_active Expired - Lifetime
- 1991-03-20 EP EP91104279A patent/EP0454982A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04229708A (ja) | 1992-08-19 |
| EP0454982A1 (en) | 1991-11-06 |
| US5043674A (en) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2589890B2 (ja) | 差動増幅回路 | |
| US5424710A (en) | Power coupler for coupling power from a transmission line to a node thereon | |
| US6891357B2 (en) | Reference current generation system and method | |
| US6081133A (en) | Universal receiver device | |
| US6069523A (en) | Differential data driver | |
| US4247949A (en) | Signal strength detecting circuit | |
| GB2145890A (en) | Signal strength detector | |
| GB2196499A (en) | Data shaping circuit | |
| EP0273630A2 (en) | Improved line receiver | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| US4636654A (en) | GaAs differential line receiver with positive feedback | |
| US5910736A (en) | Differential-type data transmitter | |
| JP3159247B2 (ja) | 入力回路 | |
| US4835455A (en) | Reference voltage generator | |
| US5349287A (en) | Low power comparator having a non-saturating current mirror load | |
| JPS6152047A (ja) | データバスシステム | |
| US3983324A (en) | Full duplex driver/receiver | |
| US4004091A (en) | Bidirectional line driver | |
| JPH09501552A (ja) | ＢｉＣＭＯＳ電流モードドライバ及びレシーバ | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPH0438567Y2 (ja) | ||
| US20010013794A1 (en) | Buffer circuit | |
| WO2011047695A1 (en) | Transmission line transceiver for simultaneous bi-directional communication |