JP2588941B2 - 光同期パルス生成回路 - Google Patents
光同期パルス生成回路Info
- Publication number
- JP2588941B2 JP2588941B2 JP63192363A JP19236388A JP2588941B2 JP 2588941 B2 JP2588941 B2 JP 2588941B2 JP 63192363 A JP63192363 A JP 63192363A JP 19236388 A JP19236388 A JP 19236388A JP 2588941 B2 JP2588941 B2 JP 2588941B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- circuit
- signal
- output
- branching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔概要〕 光レベルで入力信号の多重化・分離処理を行なう光信
号処理回路等に用いる光同期パルス生成回路に関し、 光の特徴である高速性、二次元処理の可能性、波長領
域処理の可能性等を活かして光レベルで直接信号処理を
行うことができる光同期パルス生成回路を実現すること
を目的とし、 入力光信号から光分岐回路及び光−電気変換回路によ
り帰還電流信号と帰還光信号とを生成し、帰還光信号は
入力光信号と合流し、帰還電流信号は光データラッチ回
路にバイアス信号として与え、このバイアス信号がその
閾値以上であるか以下であるかにより上記の入力光信号
と帰還光信号との合流信号をラッチし且つ帰還に要する
遅延時間を利用してラッチ状態をリセットするようにし
て入力光信号と同期した光パルスを発生するように構成
する。
号処理回路等に用いる光同期パルス生成回路に関し、 光の特徴である高速性、二次元処理の可能性、波長領
域処理の可能性等を活かして光レベルで直接信号処理を
行うことができる光同期パルス生成回路を実現すること
を目的とし、 入力光信号から光分岐回路及び光−電気変換回路によ
り帰還電流信号と帰還光信号とを生成し、帰還光信号は
入力光信号と合流し、帰還電流信号は光データラッチ回
路にバイアス信号として与え、このバイアス信号がその
閾値以上であるか以下であるかにより上記の入力光信号
と帰還光信号との合流信号をラッチし且つ帰還に要する
遅延時間を利用してラッチ状態をリセットするようにし
て入力光信号と同期した光パルスを発生するように構成
する。
本発明は、光同期パルス生成回路に関し、特に光レベ
ルで入力光信号の多重化・分離処理を行う光信号処理回
路等に用いる光同期パルス生成回路に関するものであ
る。
ルで入力光信号の多重化・分離処理を行う光信号処理回
路等に用いる光同期パルス生成回路に関するものであ
る。
伝送ビットレートの上昇に伴い、高速信号の多数処理
が必要となって来ている現在、光伝送装置における高速
信号の分岐・挿入処理の高速化・複雑化を緩和すること
が望まれている。
が必要となって来ている現在、光伝送装置における高速
信号の分岐・挿入処理の高速化・複雑化を緩和すること
が望まれている。
従来、光伝送装置では、信号処理を行う場合、伝送装
置に入力して来た光信号を一旦電気に変換してから電気
的な処理を行い、最後に光信号に変換して伝送路である
光ファイバに出力していた。
置に入力して来た光信号を一旦電気に変換してから電気
的な処理を行い、最後に光信号に変換して伝送路である
光ファイバに出力していた。
従って、このような光伝送装置においては、多重化さ
れた光データから所定のデータを読み出すための位相を
有するフレーム信号等も同様にして一旦電気に変換して
から生成している。
れた光データから所定のデータを読み出すための位相を
有するフレーム信号等も同様にして一旦電気に変換して
から生成している。
しかしながら、このような従来の装置では、広帯域IS
DNが成熟期を迎えた場合、所要処理数が大幅に増大する
ことから、このままでは回路規模の点から電気的な処理
だけでは対処し切れなくなることか予想される。
DNが成熟期を迎えた場合、所要処理数が大幅に増大する
ことから、このままでは回路規模の点から電気的な処理
だけでは対処し切れなくなることか予想される。
従って、本発明は、光の特徴である高速性、二次元処
理の可能性、波長領域処理の可能性等を活かして光レベ
ルで直接信号処理を行うことができる光同期パルス生成
回路を実現することを目的とする。
理の可能性、波長領域処理の可能性等を活かして光レベ
ルで直接信号処理を行うことができる光同期パルス生成
回路を実現することを目的とする。
上記の目的を達成するため、第１の本発明に係る光同
期パルス生成回路では、第１図に原理的に示すように、
入力光信号を帰還光信号と合流させる光合流回路１と、
帰還電流信号をバイアス信号とし、該帰還電流信号が閾
値以上のとき該光合流回路１からの光閾値以上の光出力
信号をラッチする光データラッチ回路２と、該光データ
ラッチ回路２の光出力を光同期パルスとして出力すると
ともに該光同期パルスを分岐させる第１の光分岐回路３
と、該分岐された光同期パルスを更に２分岐して一方を
該帰還光信号とする第２の光分岐回路４と、該第２の分
岐回路４の他方の光出力を電気信号に変換し該光出力と
逆極性で該光データラッチ回路２への該帰還電流信号を
該閾値以上又は以下にする電流バイアス回路５とを備
え、該光データラッチ回路２からの該帰還光信号の帰還
遅延時間を該帰還電流信号の２倍にしたものである。
期パルス生成回路では、第１図に原理的に示すように、
入力光信号を帰還光信号と合流させる光合流回路１と、
帰還電流信号をバイアス信号とし、該帰還電流信号が閾
値以上のとき該光合流回路１からの光閾値以上の光出力
信号をラッチする光データラッチ回路２と、該光データ
ラッチ回路２の光出力を光同期パルスとして出力すると
ともに該光同期パルスを分岐させる第１の光分岐回路３
と、該分岐された光同期パルスを更に２分岐して一方を
該帰還光信号とする第２の光分岐回路４と、該第２の分
岐回路４の他方の光出力を電気信号に変換し該光出力と
逆極性で該光データラッチ回路２への該帰還電流信号を
該閾値以上又は以下にする電流バイアス回路５とを備
え、該光データラッチ回路２からの該帰還光信号の帰還
遅延時間を該帰還電流信号の２倍にしたものである。
また、第２の本発明では、第２図に原理的に示すよう
に、入力光信号を帰還光信号と合流させる光合流回路１
と、帰還電流信号をバイアス信号とし、該帰還電流信号
が閾値以上のとき該光合流回路１からの光閾値以上の光
出力信号をラッチする光データラッチ回路２と、該光デ
ータラッチ回路２の光出力を光同期パルスとして出力す
るとともに該光同期パルスを分岐させる第１の光分岐回
路３と、該分岐された光同期パルスを更に２分岐する第
２の光分岐回路４と、該第２の光分岐回路４の一方の光
出力を更に２分岐して一方を該帰還光信号とする第３の
光分岐回路６と、該第２及び第３の光分岐回路４、６の
それぞれの他方の光出力を電気信号に変換する第１及び
第２の光−電気変換回路７、８と、両光−電気変換回路
７、８の出力を入力する双安定論理回路９と、該双安定
論理回路９の論理値に応じて該光データラッチ回路２へ
の該帰還電流信号を閾値以下又は以上にする電流バイア
ス回路10とを備えている。
に、入力光信号を帰還光信号と合流させる光合流回路１
と、帰還電流信号をバイアス信号とし、該帰還電流信号
が閾値以上のとき該光合流回路１からの光閾値以上の光
出力信号をラッチする光データラッチ回路２と、該光デ
ータラッチ回路２の光出力を光同期パルスとして出力す
るとともに該光同期パルスを分岐させる第１の光分岐回
路３と、該分岐された光同期パルスを更に２分岐する第
２の光分岐回路４と、該第２の光分岐回路４の一方の光
出力を更に２分岐して一方を該帰還光信号とする第３の
光分岐回路６と、該第２及び第３の光分岐回路４、６の
それぞれの他方の光出力を電気信号に変換する第１及び
第２の光−電気変換回路７、８と、両光−電気変換回路
７、８の出力を入力する双安定論理回路９と、該双安定
論理回路９の論理値に応じて該光データラッチ回路２へ
の該帰還電流信号を閾値以下又は以上にする電流バイア
ス回路10とを備えている。
更に、第３の本発明では、第３図に原理的に示すよう
に第２図の第２の本発明に加え、光合流回路１の代わり
に光合流・分波機能を有する光合流・分波回路１を用
い、この光合流・分波回路１で光分波されたフレーム信
号を第３の光−電気変換回路11を経て該第１の光−電気
変換回路７の出力に接続するとともに該第３の光−電気
変換回路11の出力を遅延回路12を介して該第２の光−電
気変換回路８に接続するように構成している。
に第２図の第２の本発明に加え、光合流回路１の代わり
に光合流・分波機能を有する光合流・分波回路１を用
い、この光合流・分波回路１で光分波されたフレーム信
号を第３の光−電気変換回路11を経て該第１の光−電気
変換回路７の出力に接続するとともに該第３の光−電気
変換回路11の出力を遅延回路12を介して該第２の光−電
気変換回路８に接続するように構成している。
第１図に示した第１の本発明の光同期パルス生成回路
では、第４図のタイムチャートに示すように、最初、帰
還光信号は“0"レベルであり、この帰還光信号と入
力光信号とを光合流回路１で合流して光データラッチ回
路２へ光入力信号を供給する。この時、電流バイアス
回路５から光データラッチ回路２へのバイアス用帰還電
流信号は所定の閾値（IOFF）を越えたレベルにあり、
従って光データラッチ回路２は光入力信号のレベルが
光閾値Pthを越えていれば“1"にラッチして光出力信号
を発生して第１の光分岐回路３に与える。第１の光分
岐回路３では、光信号を出力するとともにこれを分岐
させた光信号を第２の光分岐回路４に送る。第２の光
分岐回路４では、光信号を分岐させて一方を光合流回
路１への帰還光信号とし、他方を電流バイアス回路５
へ送る。電流バイアス回路５では第２の光分岐回路４か
らの光信号を受け、その光信号と逆極性で帰還電流信号
をその閾値以下又は以上にする電気信号に変換する。
では、第４図のタイムチャートに示すように、最初、帰
還光信号は“0"レベルであり、この帰還光信号と入
力光信号とを光合流回路１で合流して光データラッチ回
路２へ光入力信号を供給する。この時、電流バイアス
回路５から光データラッチ回路２へのバイアス用帰還電
流信号は所定の閾値（IOFF）を越えたレベルにあり、
従って光データラッチ回路２は光入力信号のレベルが
光閾値Pthを越えていれば“1"にラッチして光出力信号
を発生して第１の光分岐回路３に与える。第１の光分
岐回路３では、光信号を出力するとともにこれを分岐
させた光信号を第２の光分岐回路４に送る。第２の光
分岐回路４では、光信号を分岐させて一方を光合流回
路１への帰還光信号とし、他方を電流バイアス回路５
へ送る。電流バイアス回路５では第２の光分岐回路４か
らの光信号を受け、その光信号と逆極性で帰還電流信号
をその閾値以下又は以上にする電気信号に変換する。
従って、光信号の立ち上がりが、帰還電流信号と
して光データラッチ回路２にバイアス信号として与えら
れるまでの遅延時間τだけ経過して光データラッチ回路
２に与えられる時には、立ち下がりとなり光データラッ
チ回路２の入力信号レベルにかかわらずリセット状態と
なる。従って、光データラッチ回路２の光出力信号は
“0"レベルに立ち下がる。
して光データラッチ回路２にバイアス信号として与えら
れるまでの遅延時間τだけ経過して光データラッチ回路
２に与えられる時には、立ち下がりとなり光データラッ
チ回路２の入力信号レベルにかかわらずリセット状態と
なる。従って、光データラッチ回路２の光出力信号は
“0"レベルに立ち下がる。
また、帰還光信号が光合流回路１に与えられる時
は、光データラッチ回路２の光出力信号の立ち上がり
時点から２τの時間が経過しているので、帰還光信号
は２τ遅れて立ち上がり、入力光信号と合わされた信号
となる。
は、光データラッチ回路２の光出力信号の立ち上がり
時点から２τの時間が経過しているので、帰還光信号
は２τ遅れて立ち上がり、入力光信号と合わされた信号
となる。
この後は、２τの周期でτのパルス幅を有する光同期
パルスが出力されることとなる。
パルスが出力されることとなる。
上記のような光同期パルス生成回路では、その生成パ
ルス幅がτ及びその生成パルス間隔が２τに限定されて
しまい、例えば時分割多重化されたデータを読み出す場
合に、この光同期パルスでは２チャンネル多重化用に限
定されてしまう。
ルス幅がτ及びその生成パルス間隔が２τに限定されて
しまい、例えば時分割多重化されたデータを読み出す場
合に、この光同期パルスでは２チャンネル多重化用に限
定されてしまう。
そこで、第２図に示した第２の本発明に係る光同期パ
ルス生成回路では２チャネル以上にも適用できるように
したものであり、第１図の光同期パルス生成回路と比べ
て、第２の光分岐回路４から光合流回路１への帰還光信
号を与える前に第３の光分岐回路６によって更に光分岐
を行っているので、第５図のタイムチャートに示すよう
に、この第３の光分岐回路６の光分岐出力を第２の光−
電気変換回路８で電気信号に変換して双安定論理回路
９の一方の入力とする。この双安定論理回路９の他方の
入力は第１の光−電気変換回路７からの電気信号であ
り、これらの電気信号、によって双安定論理回路９
はセット／リセットされる。双安定論理回路９の出力は
電流バイアス回路10に送られて電圧−電流変換され、こ
の時、第１の光−電気変換回路７の電気出力の立ち上
がり（これは光出力より時間τ０＝光データの１タイ
ムスロット以下の時間＝だけ遅れる）により光データラ
ッチ回路２へのバイアス電流としての帰還電流信号を
逆に立ち下げて閾値以下にし以て光出力をリセット
し、第２の光−電気変換回路８の電気出力の立ち上が
り（これは光出力より時間τ１だけ遅れる）により該
帰還電流信号を立ち下げて閾値以上にすることにより
光入力に対応した出力を発生する。
ルス生成回路では２チャネル以上にも適用できるように
したものであり、第１図の光同期パルス生成回路と比べ
て、第２の光分岐回路４から光合流回路１への帰還光信
号を与える前に第３の光分岐回路６によって更に光分岐
を行っているので、第５図のタイムチャートに示すよう
に、この第３の光分岐回路６の光分岐出力を第２の光−
電気変換回路８で電気信号に変換して双安定論理回路
９の一方の入力とする。この双安定論理回路９の他方の
入力は第１の光−電気変換回路７からの電気信号であ
り、これらの電気信号、によって双安定論理回路９
はセット／リセットされる。双安定論理回路９の出力は
電流バイアス回路10に送られて電圧−電流変換され、こ
の時、第１の光−電気変換回路７の電気出力の立ち上
がり（これは光出力より時間τ０＝光データの１タイ
ムスロット以下の時間＝だけ遅れる）により光データラ
ッチ回路２へのバイアス電流としての帰還電流信号を
逆に立ち下げて閾値以下にし以て光出力をリセット
し、第２の光−電気変換回路８の電気出力の立ち上が
り（これは光出力より時間τ１だけ遅れる）により該
帰還電流信号を立ち下げて閾値以上にすることにより
光入力に対応した出力を発生する。
従って、この第２の本発明では、双安定電流バイアス
回路９への２入力が、τ０とτ１という遅延時間を有す
ることとなり、これらの遅延時間に応じた１タイムスロ
ット以下の任意のパルス幅で一定周期τ２の光同期パル
スが繰り返して生成される。
回路９への２入力が、τ０とτ１という遅延時間を有す
ることとなり、これらの遅延時間に応じた１タイムスロ
ット以下の任意のパルス幅で一定周期τ２の光同期パル
スが繰り返して生成される。
第３図に示す第３の本発明による光同期パルス生成回
路では、光合流・分波回路１が光合流機能及び光分波機
能を有しているため、この光合流・分波回路１で波長λ
１とλ２に分波した後、波長λ２の方の光分波されたフ
レーム信号を第３の光−電気変換回路11で電気信号に
変換して第１の光−電気変換回路７の出力と合流させる
とともに、第３の光−電気変換回路11の出力を遅延回路
12で一定時間遅延させて第２の光−電気変換回路８の出
力と合流する。これにより、第６図のタイムチャートに
示すように、双安定論理回路９の出力を受けて電流バイ
アス回路10は、まず最初に第３の光−電気変換回路11で
検出された同期チャネル信号の立ち上がりにより帰還電
流信号を立ち下げて閾値以下にし光データラッチ回路
２をリセットし、他方、遅延回路12で一定時間遅延され
た値ち上がりにより帰還電流信号を立ち上げて閾値以
上にし光データラッチ回路２の光入力が光閾値を越えて
立ち上がったときに光出力が立ち上がることとなる。
路では、光合流・分波回路１が光合流機能及び光分波機
能を有しているため、この光合流・分波回路１で波長λ
１とλ２に分波した後、波長λ２の方の光分波されたフ
レーム信号を第３の光−電気変換回路11で電気信号に
変換して第１の光−電気変換回路７の出力と合流させる
とともに、第３の光−電気変換回路11の出力を遅延回路
12で一定時間遅延させて第２の光−電気変換回路８の出
力と合流する。これにより、第６図のタイムチャートに
示すように、双安定論理回路９の出力を受けて電流バイ
アス回路10は、まず最初に第３の光−電気変換回路11で
検出された同期チャネル信号の立ち上がりにより帰還電
流信号を立ち下げて閾値以下にし光データラッチ回路
２をリセットし、他方、遅延回路12で一定時間遅延され
た値ち上がりにより帰還電流信号を立ち上げて閾値以
上にし光データラッチ回路２の光入力が光閾値を越えて
立ち上がったときに光出力が立ち上がることとなる。
この後の動作は第２の本発明と同じである。ここで、
第６図で示したτ３は第３図の遅延回路12の遅延時間
であり、光データラッチ回路２が所定のビット（チャネ
ル）で立ち上がるように決められる。即ち、フレーム信
号が入力された時、光データラッチ回路２をリセット
し（光入力が光閾値Pth以下になるため）、所定の立ち
上げ位置（所定のチャネル位置、所定の位相）が来る直
前に光データラッチ回路２の電流を閾値IOFF以上にする
ように設定される。
第６図で示したτ３は第３図の遅延回路12の遅延時間
であり、光データラッチ回路２が所定のビット（チャネ
ル）で立ち上がるように決められる。即ち、フレーム信
号が入力された時、光データラッチ回路２をリセット
し（光入力が光閾値Pth以下になるため）、所定の立ち
上げ位置（所定のチャネル位置、所定の位相）が来る直
前に光データラッチ回路２の電流を閾値IOFF以上にする
ように設定される。
従って、この第３の本発明では、入力光データに波長
多重でフレーム信号（チャネル又は位相信号）を１つ以
上重畳しておくことにより、この情報を検出することに
より、１タイムスロット以下の任意のパルス幅で一定周
期τ２の光フレーム信号が繰り返し生成されることにな
る。
多重でフレーム信号（チャネル又は位相信号）を１つ以
上重畳しておくことにより、この情報を検出することに
より、１タイムスロット以下の任意のパルス幅で一定周
期τ２の光フレーム信号が繰り返し生成されることにな
る。
〔実 施 例〕 第７図は、第１図乃至第３図に示した本発明の光信号
処理回路に用いられる光データラッチ回路２の一実施例
を示しており、この実施例では、タンデム電極を有する
光双安定レーザ（BS−LD）21と、電流バイアス回路22
と、光入力供給部23とで構成され、電流バイアス回路22
は光フレームを受けて電気信号に変換する光−電気変換
器221と、この電気信号によりバイアス電流をレベルス
イッチングする電流レベルスイッチ222と、光−電気変
換器221の出力を一定時間Ｄだけ遅延させて電流レベル
スイッチ222に与える遅延素子223とを含み、光入力供給
部23は、光フレームを透過・反射するハーフミラー（又
は光方向性結合器）231と、ハーフミラー231からの光フ
レーム及び入力光データを透過・反射するハーフミラー
231と、ハーフミラー232の光出力を減衰させる光可変減
衰器233とで構成されている。
処理回路に用いられる光データラッチ回路２の一実施例
を示しており、この実施例では、タンデム電極を有する
光双安定レーザ（BS−LD）21と、電流バイアス回路22
と、光入力供給部23とで構成され、電流バイアス回路22
は光フレームを受けて電気信号に変換する光−電気変換
器221と、この電気信号によりバイアス電流をレベルス
イッチングする電流レベルスイッチ222と、光−電気変
換器221の出力を一定時間Ｄだけ遅延させて電流レベル
スイッチ222に与える遅延素子223とを含み、光入力供給
部23は、光フレームを透過・反射するハーフミラー（又
は光方向性結合器）231と、ハーフミラー231からの光フ
レーム及び入力光データを透過・反射するハーフミラー
231と、ハーフミラー232の光出力を減衰させる光可変減
衰器233とで構成されている。
まず、この光データラッチ回路の光双安定レーザ21の
特性について説明する。
特性について説明する。
光双安定レーザ21は、第８図（ａ）に示すように、光
入力PIN＝０の状態において、電流バイアス回路11か
らの電流入力IINを増大させて行くと第１の閾値IONを越
えた時に急激に光出力POUTが大きくなって発光し、該
電流入力IINを低下させて行くと第２の閾値IOFF以下に
なる時に急激に光出力POUTが減少して発光を停止する特
性を有している。
入力PIN＝０の状態において、電流バイアス回路11か
らの電流入力IINを増大させて行くと第１の閾値IONを越
えた時に急激に光出力POUTが大きくなって発光し、該
電流入力IINを低下させて行くと第２の閾値IOFF以下に
なる時に急激に光出力POUTが減少して発光を停止する特
性を有している。
また、光双安定レーザ21は、第８図（ｂ）に示すよう
に、第１の閾値IONと第２の閾値IOFFとの中間に位置す
る値に相当する電流入力IBをバイアスとして供給した場
合には、光入力PINを増大させて行くと光閾値Pthを越
えた時に急激に光出力POUT増大して発光し、光入力P
INを低下させて行く時には光入力PINが“0"になっても
発光を続ける特性を持っている。
に、第１の閾値IONと第２の閾値IOFFとの中間に位置す
る値に相当する電流入力IBをバイアスとして供給した場
合には、光入力PINを増大させて行くと光閾値Pthを越
えた時に急激に光出力POUT増大して発光し、光入力P
INを低下させて行く時には光入力PINが“0"になっても
発光を続ける特性を持っている。
このような光双安定レーザ１の特性に着目して第７図
の構成においては、ハーフミラー232に入力された光デ
ータは、ハーフミラー231で反射された光フレームと結
合されて光可変減衰器233を通過する時、この光結合の
結果、光可変減衰器233によって２つの所定レベル、即
ち光閾値Pth以上と光閾値Pth以下とが得られるようにレ
ベル制御されて光双安定レーザ21に光入力PINとして印
加される。
の構成においては、ハーフミラー232に入力された光デ
ータは、ハーフミラー231で反射された光フレームと結
合されて光可変減衰器233を通過する時、この光結合の
結果、光可変減衰器233によって２つの所定レベル、即
ち光閾値Pth以上と光閾値Pth以下とが得られるようにレ
ベル制御されて光双安定レーザ21に光入力PINとして印
加される。
一方、ハーフミラー231を通過した光フレームは光−
電気変換器221に導かれる。光−電気変換器221は、光フ
レームに同期した電気信号を発生して電流レベルスイッ
チ222に与える。
電気変換器221に導かれる。光−電気変換器221は、光フ
レームに同期した電気信号を発生して電流レベルスイッ
チ222に与える。
電流レベルスイッチ222は、入力した電気信号に応答
して電流レベルIBと第２の閾値IOFF以下の２つのレベル
でオン／オフする電流入力IINを光双安定レーザ21に与
える。
して電流レベルIBと第２の閾値IOFF以下の２つのレベル
でオン／オフする電流入力IINを光双安定レーザ21に与
える。
これにより、光双安定レーザ21においては、電流入
力IINが光フレームに同期して電流レベルIBとIOFF以下
とに制御され、合わせて光入力PINのレベルが光フレ
ームに同期して光閾値Pth以上と光閾値Pth以下とに制御
されることとなる。
力IINが光フレームに同期して電流レベルIBとIOFF以下
とに制御され、合わせて光入力PINのレベルが光フレ
ームに同期して光閾値Pth以上と光閾値Pth以下とに制御
されることとなる。
従って、第９図のタイムチャートに示すように、光デ
ータが論理“1"のときは、この論理“1"と光フレーム
とが同期したとき光入力PINが光閾値Pth以上となり且つ
電流入力IINが電流レベルIBにあるとき（この時点では
遅延素子223による遅延時間Ｄのための電流レベルIBを
保っている）、光双安定レーザ21は光出力POUT＝“1"と
なって発光することにより例えばチャネルch1の光デー
タＡをラッチし、論理“1"と光フレームとが同期して
いないときに光入力PINが光閾値Pth以下となり且つ電流
入力IINがレベルIBから遅延素子223で一定時間Ｄだけ遅
延された後に第２の閾値IOFF以下になるとき、光双安定
レーザ21は光出力POUT＝“0"となって発光を停止するこ
とにより光ラッチを一旦解除する（そうでないとラッチ
状態をリセットできない）。
ータが論理“1"のときは、この論理“1"と光フレーム
とが同期したとき光入力PINが光閾値Pth以上となり且つ
電流入力IINが電流レベルIBにあるとき（この時点では
遅延素子223による遅延時間Ｄのための電流レベルIBを
保っている）、光双安定レーザ21は光出力POUT＝“1"と
なって発光することにより例えばチャネルch1の光デー
タＡをラッチし、論理“1"と光フレームとが同期して
いないときに光入力PINが光閾値Pth以下となり且つ電流
入力IINがレベルIBから遅延素子223で一定時間Ｄだけ遅
延された後に第２の閾値IOFF以下になるとき、光双安定
レーザ21は光出力POUT＝“0"となって発光を停止するこ
とにより光ラッチを一旦解除する（そうでないとラッチ
状態をリセットできない）。
一方、光データが論理“0"にあるときには、電流入力
IINは光フレームの論理値によって電流レベルIBと第２
の閾値IOFF以下とでオン／オフされるが、光入力PINは
常に光閾値Pth以下にあるので、光双安定レーザ21は発
光しないこととなる。
IINは光フレームの論理値によって電流レベルIBと第２
の閾値IOFF以下とでオン／オフされるが、光入力PINは
常に光閾値Pth以下にあるので、光双安定レーザ21は発
光しないこととなる。
従って、第９図に示すように、光フレームによって指
定されたチャネルと同期した光データのみがラッチされ
ることとなる。
定されたチャネルと同期した光データのみがラッチされ
ることとなる。
第１乃至第３の本発明に用いる光合流回路及び光分岐
回路としては、光カプラ又は光方向性結合器等を用いる
ことができ、光合流・分波回路としては、ファイバ融着
型のものでよい。
回路としては、光カプラ又は光方向性結合器等を用いる
ことができ、光合流・分波回路としては、ファイバ融着
型のものでよい。
また、双安定電流バイアス回路９としは、Ｒ−Ｓフリ
ップフロップを用いることができる。
ップフロップを用いることができる。
更に、光−電気変換回路７、11の出力の合流接続点及
び光−電気変換回路８と遅延回路12の出力の合流接続点
には論理和回路を用いることが好ましい。
び光−電気変換回路８と遅延回路12の出力の合流接続点
には論理和回路を用いることが好ましい。
このように、本発明の光同期パルス生成回路によれ
ば、入力光信号から光分岐回路及び光−電気変換回路に
より帰還電流信号と帰還光信号とを生成し、帰還光信号
は入力光信号と合流し、帰還電流信号は光データラッチ
回路にバイアス信号として与え、このバイアス信号がそ
の閾値以上であるか以下であるかにより上記の入力光信
号と帰還光信号との合流信号をラッチし且つ帰還に要す
る遅延時間を利用してラッチ状態をリセットするように
して入力光信号と同期した光パルスを発生するように構
成したので、このような光同期パルス生成回路を用いる
ことにより光分岐・挿入等を行う光信号処理回路を実現
することが可能となる。
ば、入力光信号から光分岐回路及び光−電気変換回路に
より帰還電流信号と帰還光信号とを生成し、帰還光信号
は入力光信号と合流し、帰還電流信号は光データラッチ
回路にバイアス信号として与え、このバイアス信号がそ
の閾値以上であるか以下であるかにより上記の入力光信
号と帰還光信号との合流信号をラッチし且つ帰還に要す
る遅延時間を利用してラッチ状態をリセットするように
して入力光信号と同期した光パルスを発生するように構
成したので、このような光同期パルス生成回路を用いる
ことにより光分岐・挿入等を行う光信号処理回路を実現
することが可能となる。
第１図は第１の本発明に係る光同期パルス生成回路を原
理的に示すブロック図、 第２図は第２の本発明に係る光同期パルス生成回路を原
理的に示すブロック図、 第３図は第３の本発明に係る光同期パルス生成回路を原
理的に示すブロック図、 第４図は第１の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第５図は第２の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第６図は第３の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第７図は本発明に係る光同期パルス生成回路に用いる光
データラッチ回路の一実施例を示すブロック図、 第８図は光データラッチ回路に用いる光双安定レーザの
特性図、 第９図は光データラッチ回路のタイムチャート図、であ
る。 第１図乃至第３図において、 １……光合流回路又は光合流・分波回路、 ２……光データラッチ回路、 ３、４、６……光分岐回路、 ５、10……電流バイアス回路、 ７、８、11……光−電気変換回路、 ９……双安定論理回路、 12……遅延回路、 図中、同一符号は同一又は相当部分を示す。
理的に示すブロック図、 第２図は第２の本発明に係る光同期パルス生成回路を原
理的に示すブロック図、 第３図は第３の本発明に係る光同期パルス生成回路を原
理的に示すブロック図、 第４図は第１の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第５図は第２の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第６図は第３の本発明に係る光同期パルス生成回路の動
作を説明するためのタイムチャート図、 第７図は本発明に係る光同期パルス生成回路に用いる光
データラッチ回路の一実施例を示すブロック図、 第８図は光データラッチ回路に用いる光双安定レーザの
特性図、 第９図は光データラッチ回路のタイムチャート図、であ
る。 第１図乃至第３図において、 １……光合流回路又は光合流・分波回路、 ２……光データラッチ回路、 ３、４、６……光分岐回路、 ５、10……電流バイアス回路、 ７、８、11……光−電気変換回路、 ９……双安定論理回路、 12……遅延回路、 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 (72)発明者 石原 智宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇坂 孝明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−48513（ＪＰ，Ａ) 特開 昭62−245751（ＪＰ，Ａ) 特開 平１−241232（ＪＰ，Ａ)
Claims (3)
- 【請求項１】入力光信号を帰還光信号と合流させる光合
流回路（１）と、 帰還電流信号をバイアス信号とし、該帰還電流信号が閾
値以上のとき該光合流回路（１）からの光閾値以上の光
出力信号をラッチする光データラッチ回路（２）と、 該光データラッチ回路（２）の光出力を光同期パルスと
して出力するとともに該光同期パルスを分岐させる第１
の光分岐回路（３）と、 該分岐された光同期パルスを更に２分岐して一方を該帰
還光信号とする第２の光分岐回路（４）と、 該第２の光分岐回路（４）の他方の光出力を電気信号に
変換し該光出力と逆極性で該光データラッチ回路（２）
への該帰還電流信号を該閾値以上又は以下にする電流バ
イアス回路（５）と、 を備え、該光データラッチ回路（２）からの該帰還光信
号の帰還遅延時間を該帰還電流信号の２倍にしたことを
特徴とする光同期パルス生成回路。 - 【請求項２】入力光信号を帰還光信号と合流させる光合
流回路（１）と、 帰還電流信号をバイアス信号とし、該帰還電流信号が閾
値以上のとき該光合流回路（１）からの光閾値以上の光
出力信号をラッチする光データラッチ回路（２）と、 該光データラッチ回路（２）の光出力を光同期パルスと
して出力するとともに該光同期パルスを分岐させる第１
の光分岐回路（３）と、 該分岐された光同期パルスを更に２分岐する第２の光分
岐回路（４）と、 該第２の光分岐回路（４）の一方の光出力を更に２分岐
して一方を該帰還光信号とする第３の光分岐回路（６）
と、 該第２及び第３の光分岐回路（４）（６）のそれぞれの
他方の光出力を電気信号に変換する第１及び第２の光−
電気変換回路（７）（８）と、 両光−電気変換回路（７）（８）の出力を入力する双安
定論理回路（９）と、 該双安定論理回路（９）の論理値に応じて該光データラ
ッチ回路（２）への該帰還電流信号を閾値以下又は以上
にする電流バイアス回路（10）と、 を備えたことを特徴とする光同期パルス生成回路。 - 【請求項３】該光合流回路（１）の代わりに、光合流・
分波機能を有する光合流・分波回路（１）を用い、該光
合流・分波回路（１）で光分波されたフレーム信号を第
３の光−電気変換回路（11）を経て該第１の光−電気変
換回路（７）の出力に接続するとともに該第３の光−電
気変換回路（11）の出力を遅延回路（12）を介して該第
２の光−電気変換回路（８）に接続したことを特徴とす
る請求項２記載の光同期パルス生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192363A JP2588941B2 (ja) | 1988-08-01 | 1988-08-01 | 光同期パルス生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192363A JP2588941B2 (ja) | 1988-08-01 | 1988-08-01 | 光同期パルス生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0241045A JPH0241045A (ja) | 1990-02-09 |
| JP2588941B2 true JP2588941B2 (ja) | 1997-03-12 |
Family
ID=16290036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63192363A Expired - Lifetime JP2588941B2 (ja) | 1988-08-01 | 1988-08-01 | 光同期パルス生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2588941B2 (ja) |
-
1988
- 1988-08-01 JP JP63192363A patent/JP2588941B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0241045A (ja) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959540A (en) | Optical clock system with optical time delay means | |
| US4834483A (en) | Fast optical cross-connect for parallel processing computers | |
| EP0637879A1 (en) | Hitless switching apparatus and method for optical network | |
| US7212705B2 (en) | All optical decoding systems for decoding optical encoded data symbols across multiple decoding layers | |
| JP2588941B2 (ja) | 光同期パルス生成回路 | |
| US7218862B2 (en) | All optical cross routing using decoding systems for optical encoded data symbols | |
| US7333727B2 (en) | Reconfigurable, multi-user communications network, with low latency time | |
| JP2588940B2 (ja) | 光信号処理回路 | |
| US5784185A (en) | Optical network | |
| Prucnal et al. | Time-division optical microarea networks | |
| KR900002586A (ko) | 광통신 통신망 | |
| JPH0252535A (ja) | 全光処理中継装置 | |
| JP3762997B2 (ja) | 光パルス分離装置及び方法 | |
| JP3496818B2 (ja) | 光クロック抽出回路及び光通信システム | |
| JP2954238B2 (ja) | 双方向光通信方式 | |
| US20010040712A1 (en) | Reconfigurable optical recognition of bit information in a digital data stream with different bit rates | |
| Schaffer | Influence of crosstalk in switchable optical time-delay networks for microwave array antennas | |
| JP2001358710A (ja) | 光カオス通信装置 | |
| JP2686451B2 (ja) | 光クロック信号抽出回路 | |
| US6577425B1 (en) | Optical device for processing a sequence of bits | |
| JPH02246633A (ja) | 光通信方式 | |
| JP4173251B2 (ja) | 高速デバイス用ｉｃ試験装置 | |
| JP2912122B2 (ja) | 光ネットワークのノード装置および無瞬断切り替え方法 | |
| JP2615735B2 (ja) | パルス多重光学系 | |
| JP2613405B2 (ja) | 二次元光時間スイッチ装置 |