JP2587611B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2587611B2 JP2587611B2 JP9689085A JP9689085A JP2587611B2 JP 2587611 B2 JP2587611 B2 JP 2587611B2 JP 9689085 A JP9689085 A JP 9689085A JP 9689085 A JP9689085 A JP 9689085A JP 2587611 B2 JP2587611 B2 JP 2587611B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- wirings
- wiring
- semiconductor device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置を複数個外部結線して構成する
電子装置に関する。
電子装置に関する。
本発明は、半導体記憶装置を複数個外部結線し大容量
記憶装置として構成する複合半導体記憶装置において、
個々の半導体記憶装置の入力端子のアドレス名、出力端
子名にこだわらず異なるものを結線することにより外部
配線の減少及び信頼性向上をねらったものである。
記憶装置として構成する複合半導体記憶装置において、
個々の半導体記憶装置の入力端子のアドレス名、出力端
子名にこだわらず異なるものを結線することにより外部
配線の減少及び信頼性向上をねらったものである。
従来、複合半導体記憶装置では、第２図に示すように
個々の入力端子及び出力端子をそれぞれ全く対応させて
結線し、それぞれ個々の半導体記憶装置を選択すること
により構成されていた。
個々の入力端子及び出力端子をそれぞれ全く対応させて
結線し、それぞれ個々の半導体記憶装置を選択すること
により構成されていた。
従来の複合半導体記憶装置は、個々の半導体記憶装置
の各入出力端子を対応させて結線しているため、個々の
半導体記憶装置の入出力端子の配置により結線方法が限
定された配線効率が悪く配線面積を多く必要とした。特
に二層配線を接続するいわゆるスルーホールは通常の配
線スペースより面積を必要とし、スルーホール自体の個
数が多くなるほど信頼性も悪くなっていた。
の各入出力端子を対応させて結線しているため、個々の
半導体記憶装置の入出力端子の配置により結線方法が限
定された配線効率が悪く配線面積を多く必要とした。特
に二層配線を接続するいわゆるスルーホールは通常の配
線スペースより面積を必要とし、スルーホール自体の個
数が多くなるほど信頼性も悪くなっていた。
そこで本発明は、この外部結線に必要な配線領域の面
積を減少し信頼性上も向上させることを目的とする。
積を減少し信頼性上も向上させることを目的とする。
本発明の電子装置は、第１の半導体装置と、前記第１
の半導体装置が設けられている基板と同一面上に設けら
れる第２の半導体装置と、前記第１の半導体装置の第１
の方向の側に設けられるｎ個の第１の端子と前記第２の
半導体装置の前記第１の方向の側に設けられるｎ個の第
２の端子とをそれぞれ接続するために、前記同一面内の
第１の配線層に設けられ、かつ前記第１及び第２の半導
体装置の前記第１の方向側に設けられるｎ個の第１の配
線と、前記第１の配線層と異なる第２の配線層に設けら
れるｎ個の第２の配線とを備える電子装置であって、前
記ｎ個の第１の端子と第２の端子とは、前記第１の端子
のうち前記第２の半導体装置にｋ（１≦ｋ≦ｎ）番目に
近い第１の端子と前記第２の端子のうち前記第１の半導
体装置にｋ番目に近い第２の端子とが、前記ｎ個の第１
の配線のうちの一つにより、他の前記第１の配線とは交
差することなく接続され、前記ｎ個の第１の配線と、該
ｎ個の第１の配線にそれぞれ対応する前記ｎ個の第２の
配線とを電気的にそれぞれ接続するコンタクトホールを
備えることを特徴とする。
の半導体装置が設けられている基板と同一面上に設けら
れる第２の半導体装置と、前記第１の半導体装置の第１
の方向の側に設けられるｎ個の第１の端子と前記第２の
半導体装置の前記第１の方向の側に設けられるｎ個の第
２の端子とをそれぞれ接続するために、前記同一面内の
第１の配線層に設けられ、かつ前記第１及び第２の半導
体装置の前記第１の方向側に設けられるｎ個の第１の配
線と、前記第１の配線層と異なる第２の配線層に設けら
れるｎ個の第２の配線とを備える電子装置であって、前
記ｎ個の第１の端子と第２の端子とは、前記第１の端子
のうち前記第２の半導体装置にｋ（１≦ｋ≦ｎ）番目に
近い第１の端子と前記第２の端子のうち前記第１の半導
体装置にｋ番目に近い第２の端子とが、前記ｎ個の第１
の配線のうちの一つにより、他の前記第１の配線とは交
差することなく接続され、前記ｎ個の第１の配線と、該
ｎ個の第１の配線にそれぞれ対応する前記ｎ個の第２の
配線とを電気的にそれぞれ接続するコンタクトホールを
備えることを特徴とする。
上記のように結線された複合半導体記憶装置は外部配
線優先で結線することが可能であるため配線領域の減少
及び信頼性を上げることが可能である。
線優先で結線することが可能であるため配線領域の減少
及び信頼性を上げることが可能である。
以下に本発明の実施例を図面にもとずいて説明する。
第１図において複合半導体記憶装置は２コの個々の半導
体記憶装置を使用したものである。11,12が個々の半導
体記憶装置、13が複合半導体記憶装置である。簡単に説
明するため入力アドレス端子、出力端子とも４端子づつ
であり、チツプ選択端子は各１端子もっている場合であ
る。入力端子名を１−A1x,2−A2x,3−A3x,4−A4x,1′−
A1Y,2′−A2Y,3′−A3Y,4′−A4Y,出力端子名を５−O
1x,6−O2x,7−O3x,8−O4x,5′−O1Y,6′−O2Y,7′−O
3Y,8′−O4Yチツプ選択端子を９−CS1,10−CS2とすると
本来は１−１′（A1x−A1Y）,2−２′（A2x−A2Y）,3−
３′（A3x−A3Y）,4−４′（A4x−A4Y）,5−５′（O1x
−O1Y）,6−６′（O2x−O2Y）,7−７′（O3x−O3Y）,8
−８′（O4x−O4Y）と接続しなければならないが本発明
のように個々の半導体記憶装置の入出力端子名にこだわ
らないで結線すれば、二層配線上のスルーホールを減少
でき配線効率をあげることができる。実施例では１−
４′,2−３′,3−２′,4−１′,5−８′,6−７′,7−
６′,8−５′と結線してある。14は11,12と同じ側の配
線層、13は裏側の配線層、15表，裏の配線14,13を接続
するスルーホール箇処である。１″,2″,3″,4″,5″,
6″,7″,8″は複合半導体装置としての入出力端子名で
個々の半導体記憶装置の方法の端子名称に同じにしても
良く、全く異なることも可能である。
第１図において複合半導体記憶装置は２コの個々の半導
体記憶装置を使用したものである。11,12が個々の半導
体記憶装置、13が複合半導体記憶装置である。簡単に説
明するため入力アドレス端子、出力端子とも４端子づつ
であり、チツプ選択端子は各１端子もっている場合であ
る。入力端子名を１−A1x,2−A2x,3−A3x,4−A4x,1′−
A1Y,2′−A2Y,3′−A3Y,4′−A4Y,出力端子名を５−O
1x,6−O2x,7−O3x,8−O4x,5′−O1Y,6′−O2Y,7′−O
3Y,8′−O4Yチツプ選択端子を９−CS1,10−CS2とすると
本来は１−１′（A1x−A1Y）,2−２′（A2x−A2Y）,3−
３′（A3x−A3Y）,4−４′（A4x−A4Y）,5−５′（O1x
−O1Y）,6−６′（O2x−O2Y）,7−７′（O3x−O3Y）,8
−８′（O4x−O4Y）と接続しなければならないが本発明
のように個々の半導体記憶装置の入出力端子名にこだわ
らないで結線すれば、二層配線上のスルーホールを減少
でき配線効率をあげることができる。実施例では１−
４′,2−３′,3−２′,4−１′,5−８′,6−７′,7−
６′,8−５′と結線してある。14は11,12と同じ側の配
線層、13は裏側の配線層、15表，裏の配線14,13を接続
するスルーホール箇処である。１″,2″,3″,4″,5″,
6″,7″,8″は複合半導体装置としての入出力端子名で
個々の半導体記憶装置の方法の端子名称に同じにしても
良く、全く異なることも可能である。
ランダムアクセスメモリ（RAM）の場合は指定された
入出力に対して、個々の半導体記憶装置の中で記憶され
る領域が異なるだけで入出力からみれば全く同等の動作
が可能であり、リードオンリーメモリ（ROM）の場合
は、個々のROMが持っていた入出力端子を複合半導体記
憶装置としての入出力端子に対応させて、ROMデータを
配置しなおしたものを使用すれば良く、この変換は容易
に行なうことができる。
入出力に対して、個々の半導体記憶装置の中で記憶され
る領域が異なるだけで入出力からみれば全く同等の動作
が可能であり、リードオンリーメモリ（ROM）の場合
は、個々のROMが持っていた入出力端子を複合半導体記
憶装置としての入出力端子に対応させて、ROMデータを
配置しなおしたものを使用すれば良く、この変換は容易
に行なうことができる。
上記のように構成された複合半導体記憶装置はRAM,RO
Mいずれも個々の半導体記憶装置の入出力端子配置にこ
だわらず結線していくことが可能であり、本実施例の
他、入出力端子を多ければ多いほどまた個々の半導体記
憶装置を多数使用するほど、配線の自由度が良くなり、
配線領域の面積が減少し、スルーホールの個数も減少し
信頼性も向上する。本実施例ではスルーホールが18コか
ら10コに減少している。又今回は二層配線で説明したが
複雑になるにつれ３層、４層と多層配線が必要となって
くるが、本発明の方法により配線層数も減少することが
できる。
Mいずれも個々の半導体記憶装置の入出力端子配置にこ
だわらず結線していくことが可能であり、本実施例の
他、入出力端子を多ければ多いほどまた個々の半導体記
憶装置を多数使用するほど、配線の自由度が良くなり、
配線領域の面積が減少し、スルーホールの個数も減少し
信頼性も向上する。本実施例ではスルーホールが18コか
ら10コに減少している。又今回は二層配線で説明したが
複雑になるにつれ３層、４層と多層配線が必要となって
くるが、本発明の方法により配線層数も減少することが
できる。
［発明の効果］ 以上のように、本発明によれば、コンタクトホールの
数を従来よりも減少させることができ、また配線の自由
度も高くなるという効果を有するものである。
数を従来よりも減少させることができ、また配線の自由
度も高くなるという効果を有するものである。
第１図は、本発明にかかる複合半導体記憶装置の配線
図、 第２図は、従来の複合半導体配線図 11,12:個々の半導体記憶装置 13:複合半導体記憶装置 １〜4,1′〜４′：個々の半導体記憶装置の入力端子 ５〜8,5′〜８′：個々の半導体記憶装置の出力端子
図、 第２図は、従来の複合半導体配線図 11,12:個々の半導体記憶装置 13:複合半導体記憶装置 １〜4,1′〜４′：個々の半導体記憶装置の入力端子 ５〜8,5′〜８′：個々の半導体記憶装置の出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉澤 正幸 諏訪市大和３丁目３番５号 株式会社諏 訪精工舎内 (56)参考文献 特開 昭59−171196（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１の半導体装置と、 前記第１の半導体装置が設けられている基板と同一面上
に設けられる第２の半導体装置と、 前記第１の半導体装置の第１の方向の側に設けられるｎ
個の第１の端子と前記第２の半導体装置の前記第１の方
向の側に設けられるｎ個の第２の端子とをそれぞれ接続
するために、前記同一面内の第１の配線層に設けられ、
かつ前記第１及び第２の半導体装置の前記第１の方向側
に設けられるｎ個の第１の配線と、 前記第１の配線層と異なる第２の配線層に設けられるｎ
個の第２の配線とを備える電子装置であって、 前記ｎ個の第１の端子と第２の端子とは、前記第１の端
子のうち前記第２の半導体装置にｋ（１≦ｋ≦ｎ）番目
に近い第１の端子と前記第２の端子のうち前記第１の半
導体装置にｋ番目に近い第２の端子とが、前記ｎ個の第
１の配線のうちの一つにより、他の前記第１の配線とは
交差することなく接続され、 前記ｎ個の第１の配線と、該ｎ個の第１の配線にそれぞ
れ対応する前記ｎ個の第２の配線とを電気的にそれぞれ
接続するコンタクトホールを備えることを特徴とする電
子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9689085A JP2587611B2 (ja) | 1985-05-08 | 1985-05-08 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9689085A JP2587611B2 (ja) | 1985-05-08 | 1985-05-08 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255058A JPS61255058A (ja) | 1986-11-12 |
| JP2587611B2 true JP2587611B2 (ja) | 1997-03-05 |
Family
ID=14176977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9689085A Expired - Lifetime JP2587611B2 (ja) | 1985-05-08 | 1985-05-08 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587611B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171196A (ja) * | 1983-03-17 | 1984-09-27 | 富士通株式会社 | 多層セラミツク基板 |
-
1985
- 1985-05-08 JP JP9689085A patent/JP2587611B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255058A (ja) | 1986-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605968B2 (ja) | 半導体集積回路およびその形成方法 | |
| US5426566A (en) | Multichip integrated circuit packages and systems | |
| JP2870530B1 (ja) | スタックモジュール用インターポーザとスタックモジュール | |
| JP2606845B2 (ja) | 半導体集積回路 | |
| US5986294A (en) | Semiconductor integrated circuit | |
| US6770980B2 (en) | Semiconductor device having semiconductor element packaged on interposer | |
| JPH07142673A (ja) | 集積回路装置 | |
| JPH1187640A (ja) | 半導体装置および電子装置 | |
| JP2587611B2 (ja) | 電子装置 | |
| JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01225137A (ja) | 半導体集積回路装置 | |
| JPH05243482A (ja) | 半導体集積回路 | |
| JPH025550A (ja) | 半導体装置 | |
| Terao et al. | Purposes of three-dimensional circuits | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| US7358549B2 (en) | Multi-layered metal routing technique | |
| JP2515755B2 (ja) | 半導体装置 | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP2000164696A (ja) | 多層配線構造 | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JPH0719778B2 (ja) | 半導体集積回路装置 | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| US6674176B2 (en) | Wire bond package with core ring formed over I/O cells | |
| JP2002100732A (ja) | 容量素子形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |