JP2584020Y2 - プローブユニット - Google Patents
プローブユニットInfo
- Publication number
- JP2584020Y2 JP2584020Y2 JP7519792U JP7519792U JP2584020Y2 JP 2584020 Y2 JP2584020 Y2 JP 2584020Y2 JP 7519792 U JP7519792 U JP 7519792U JP 7519792 U JP7519792 U JP 7519792U JP 2584020 Y2 JP2584020 Y2 JP 2584020Y2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- probe needle
- needle
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、薄膜集積回路、チップ
型電子部品（抵抗、コンデンサ、インダクタンス）等の
製造工程等において、基板上のデバイスの電極にプロー
ブ針を接触させ、その電気的特性を測定するプローブユ
ニットに関する。
型電子部品（抵抗、コンデンサ、インダクタンス）等の
製造工程等において、基板上のデバイスの電極にプロー
ブ針を接触させ、その電気的特性を測定するプローブユ
ニットに関する。
【０００２】
【従来の技術】例えばチップ型低抵抗器の製造において
は、アルミナ基板が多くの同一寸法のチップ基体に区分
され、各区分には金属の電極が形成され、電極間に厚膜
又は薄膜の抵抗体が形成される。
は、アルミナ基板が多くの同一寸法のチップ基体に区分
され、各区分には金属の電極が形成され、電極間に厚膜
又は薄膜の抵抗体が形成される。
【０００３】高精度の低抵抗器の製造に際しては、基板
上の電極にプローブ針を接触させ、電極間の抵抗膜の抵
抗値の測定を行いながら、抵抗膜のトリミングを行って
所定の抵抗値に調整する。その後、アルミナ基板上の各
区分は切断されて、各区分が一個ずつのチップとなる。
上の電極にプローブ針を接触させ、電極間の抵抗膜の抵
抗値の測定を行いながら、抵抗膜のトリミングを行って
所定の抵抗値に調整する。その後、アルミナ基板上の各
区分は切断されて、各区分が一個ずつのチップとなる。
【０００４】係る抵抗のトリミングに用いる従来のプロ
ーブユニットについて以下に説明する。例えば、図４，
図５に示すような１回に２個以上のチップ基体６ａ，６
ｂの抵抗膜の抵抗値を同時にテストするプローブユニッ
トの場合、プローブ２ａ，２ｂの形状は、該プローブ２
ａ，２ｂと前記チップ基体の電極部４，４との位置合わ
せ（微調整）が目視で行われるため、断面視略Ｌ字型の
折曲げられた構造を有しており、その先端が電極４と接
触する部分が他のチップ基体の抵抗膜３に形成した電極
４のすべてに対し接触することができるように、基板５
の面に対してほぼ平行な平面上にあるように配置されて
いる。又、プローブ針２ａ，２ｂはプローブカード１の
支台７に斜めに取り付けられており、先端部の目視によ
る位置合わせができるように、プローブカード１には窓
枠２４が設けられている。
ーブユニットについて以下に説明する。例えば、図４，
図５に示すような１回に２個以上のチップ基体６ａ，６
ｂの抵抗膜の抵抗値を同時にテストするプローブユニッ
トの場合、プローブ２ａ，２ｂの形状は、該プローブ２
ａ，２ｂと前記チップ基体の電極部４，４との位置合わ
せ（微調整）が目視で行われるため、断面視略Ｌ字型の
折曲げられた構造を有しており、その先端が電極４と接
触する部分が他のチップ基体の抵抗膜３に形成した電極
４のすべてに対し接触することができるように、基板５
の面に対してほぼ平行な平面上にあるように配置されて
いる。又、プローブ針２ａ，２ｂはプローブカード１の
支台７に斜めに取り付けられており、先端部の目視によ
る位置合わせができるように、プローブカード１には窓
枠２４が設けられている。
【０００５】同図の上下をＸ軸方向、左右をＹ軸方向と
すると、１組（ここでは２個）のチップ６ａ，６ｂのテ
ストが終わると、基板５を２チップ分だけＸ軸、あるい
は１チップ分だけＹ軸方向に移動させて、基板５上の各
チップ基体の電気的特性を次々にテストする。
すると、１組（ここでは２個）のチップ６ａ，６ｂのテ
ストが終わると、基板５を２チップ分だけＸ軸、あるい
は１チップ分だけＹ軸方向に移動させて、基板５上の各
チップ基体の電気的特性を次々にテストする。
【０００６】
【考案が解決しようとする課題】しかしながら、この従
来技術のプローブユニットの場合には、図５に示される
ようにチップ基体の測定の際に、Ｌ字型のプローブ針２
ａ，２ｂの支台７に押圧をかけるため、プローブ針の先
端部分８にスプリング効果が発生し、先端部分８の微移
動による測定誤差が発生する。例えば薄膜の低抵抗体の
抵抗値測定においては、２００ｍΩの抵抗値に対し測定
誤差が２ｍΩ〜３ｍΩ生じている。更には、近年の多ピ
ンデバイス化により１辺の電極数が１０ピン程度と多ピ
ン化すると、前記Ｌ字型のプローブ針の微移動によるプ
ローブ針どうしの接触が生じ、測定が困難になるという
問題がある。
来技術のプローブユニットの場合には、図５に示される
ようにチップ基体の測定の際に、Ｌ字型のプローブ針２
ａ，２ｂの支台７に押圧をかけるため、プローブ針の先
端部分８にスプリング効果が発生し、先端部分８の微移
動による測定誤差が発生する。例えば薄膜の低抵抗体の
抵抗値測定においては、２００ｍΩの抵抗値に対し測定
誤差が２ｍΩ〜３ｍΩ生じている。更には、近年の多ピ
ンデバイス化により１辺の電極数が１０ピン程度と多ピ
ン化すると、前記Ｌ字型のプローブ針の微移動によるプ
ローブ針どうしの接触が生じ、測定が困難になるという
問題がある。
【０００７】そこで、例えば図６に示すように、前記Ｌ
字型プローブ針２ａ，２ｂの形状をストレートタイプの
プローブ針９として、チップ測定時の押圧による微移動
を抑えることのできる構造が考えられる。しかしなが
ら、このストレートタイプのプローブ針９の構造では、
プローブ針９が窓枠２４の外側に位置するため、プロー
ブ針９の先端部分が目視できず、前記チップ基体の電極
部との位置合わせ（微調整）が困難になるという問題が
ある。
字型プローブ針２ａ，２ｂの形状をストレートタイプの
プローブ針９として、チップ測定時の押圧による微移動
を抑えることのできる構造が考えられる。しかしなが
ら、このストレートタイプのプローブ針９の構造では、
プローブ針９が窓枠２４の外側に位置するため、プロー
ブ針９の先端部分が目視できず、前記チップ基体の電極
部との位置合わせ（微調整）が困難になるという問題が
ある。
【０００８】本考案はこのような従来技術の問題点に鑑
みなされたもので、プローブ針と電極間の微移動の接触
によって生じる測定誤差の少ない、且つ測定されるべき
チップ基体の電極の数が多くなった場合でも、プローブ
針どうしの接触という問題点が生じることのない、プロ
ーブユニットを提供するものである。
みなされたもので、プローブ針と電極間の微移動の接触
によって生じる測定誤差の少ない、且つ測定されるべき
チップ基体の電極の数が多くなった場合でも、プローブ
針どうしの接触という問題点が生じることのない、プロ
ーブユニットを提供するものである。
【０００９】
【課題を解決するための手段】本考案に係るプローブユ
ニットは、測定対象の基板上に形成されたデバイスの電
極に、プローブカードに支台を有するプローブ針を接触
させて電気的特性を測定するプローブユニットにおい
て、前記プローブ針は前記プローブカードに対して垂直
方向に延伸するストレートタイプからなり、前記プロー
ブカードには該ストレートタイプのプローブ針から一定
距離だけ離隔した位置に位置合わせ用の電気的接続のな
いＬ字型タイプの疑似プローブ針を備え、該疑似プロー
ブ針の先端部を目視位置合わせするための窓枠が更に配
置されていることを特徴とするものである。
ニットは、測定対象の基板上に形成されたデバイスの電
極に、プローブカードに支台を有するプローブ針を接触
させて電気的特性を測定するプローブユニットにおい
て、前記プローブ針は前記プローブカードに対して垂直
方向に延伸するストレートタイプからなり、前記プロー
ブカードには該ストレートタイプのプローブ針から一定
距離だけ離隔した位置に位置合わせ用の電気的接続のな
いＬ字型タイプの疑似プローブ針を備え、該疑似プロー
ブ針の先端部を目視位置合わせするための窓枠が更に配
置されていることを特徴とするものである。
【００１０】
【作用】本考案のプローブユニットは、チップ電極に接
触するプローブ針がストレートタイプであるため、押圧
がプローブ針の先端部に直接かかる。このため、従来の
Ｌ字型のプローブ針で生じる微移動による測定誤差を小
さくすることができる。又、プローブ針どうしの接触も
なくなるので多ピンデバイス化も可能となり、測定能率
が向上する。更に、Ｌ字型疑似プローブ針と窓枠を備え
ているので、チップ基体の電極とプローブ針の目視位置
合わせに何ら支障をきたさない。
触するプローブ針がストレートタイプであるため、押圧
がプローブ針の先端部に直接かかる。このため、従来の
Ｌ字型のプローブ針で生じる微移動による測定誤差を小
さくすることができる。又、プローブ針どうしの接触も
なくなるので多ピンデバイス化も可能となり、測定能率
が向上する。更に、Ｌ字型疑似プローブ針と窓枠を備え
ているので、チップ基体の電極とプローブ針の目視位置
合わせに何ら支障をきたさない。
【００１１】
【実施例】以下に、本考案のプローブユニットの一実施
例を添付図面の図１から図３を参照して説明する。図１
は本考案のプローブカードの斜視図であり、図２は図１
のチップ測定時の側面図である。図３は図１のチップ測
定順序を示す側面図である。
例を添付図面の図１から図３を参照して説明する。図１
は本考案のプローブカードの斜視図であり、図２は図１
のチップ測定時の側面図である。図３は図１のチップ測
定順序を示す側面図である。
【００１２】本考案のプローブユニットは、図１の斜視
図に示すように、プリント配線１２を有するプローブカ
ードに垂直方向に延伸するストレートタイプのプローブ
針１３ａ，１３ｂをチップ基体の電極にあてることがで
きるように配置したものである。なお、図１において、
プローブ針１３ａ，１３ｂ、プリント配線１２、接点１
４等は図の簡明化のため実際のものの数よりも少なくし
て描画してある。
図に示すように、プリント配線１２を有するプローブカ
ードに垂直方向に延伸するストレートタイプのプローブ
針１３ａ，１３ｂをチップ基体の電極にあてることがで
きるように配置したものである。なお、図１において、
プローブ針１３ａ，１３ｂ、プリント配線１２、接点１
４等は図の簡明化のため実際のものの数よりも少なくし
て描画してある。
【００１３】図２に示す通り、チップ基体１５の抵抗膜
１６の両端に形成した各電極１７ａ，１７ｂに接触させ
るプローブ針１３ａ，１３ｂは、プローブカード１１の
下面に設けられた支台１８により設定位置にプローブカ
ード１１に対して垂直方向に延伸するように固定されて
いる。又プローブ針１３ａ，１３ｂの電極と接する先端
部は同図に見られる如く、ストレートタイプで、それぞ
れの電極に接触するようになっている。尚、プローブ針
１３ａ，１３ｂの後端部１９は、プローブカード１１の
下面に設置されたプリント配線１２にハンダ付けされて
いる。プリント配線１２は、チップ基体１５ａ，１５ｂ
の電極からプローブ針を通じてチップ基体上のデバイス
の電気的特性をテストするため、外部測定機器（テスタ
ー等）との導通を得るためのプローブカード１１上に設
けられたソケット電極２０との橋渡しをなしている。
１６の両端に形成した各電極１７ａ，１７ｂに接触させ
るプローブ針１３ａ，１３ｂは、プローブカード１１の
下面に設けられた支台１８により設定位置にプローブカ
ード１１に対して垂直方向に延伸するように固定されて
いる。又プローブ針１３ａ，１３ｂの電極と接する先端
部は同図に見られる如く、ストレートタイプで、それぞ
れの電極に接触するようになっている。尚、プローブ針
１３ａ，１３ｂの後端部１９は、プローブカード１１の
下面に設置されたプリント配線１２にハンダ付けされて
いる。プリント配線１２は、チップ基体１５ａ，１５ｂ
の電極からプローブ針を通じてチップ基体上のデバイス
の電気的特性をテストするため、外部測定機器（テスタ
ー等）との導通を得るためのプローブカード１１上に設
けられたソケット電極２０との橋渡しをなしている。
【００１４】疑似プローブ針２１は、前記プローブ針１
３ａ，１３ｂと同様にプローブカード１１の下面に、プ
ローブ針１３ａ，１３ｂと平行となるように設けられた
支台２２により一定間隔離隔した設定位置に固定されて
いる。更に、疑似プローブ針２１の電極と接触する先端
部２３は、図２に見られる如くＬ字型であり、目視によ
る電極との位置合わせが可能になるように折曲げられて
いる。更に、符号２４は前記疑似プローブ針２１と電極
の位置合わせを目視する窓枠である。
３ａ，１３ｂと同様にプローブカード１１の下面に、プ
ローブ針１３ａ，１３ｂと平行となるように設けられた
支台２２により一定間隔離隔した設定位置に固定されて
いる。更に、疑似プローブ針２１の電極と接触する先端
部２３は、図２に見られる如くＬ字型であり、目視によ
る電極との位置合わせが可能になるように折曲げられて
いる。更に、符号２４は前記疑似プローブ針２１と電極
の位置合わせを目視する窓枠である。
【００１５】次に、本考案のプローブユニットにおける
チップ基体上の抵抗膜の測定順序を、図３（ａ）〜
（ｃ）を参照して説明する。 （ａ）最初に、チップ基体１５の電極１７ａに疑似プロ
ーブ針２１の先端部２３を接触させ、窓枠２４から目視
による位置合わせを行った後、基板２５は矢印で示す如
くに降下せしめられる。 （ｂ）次いで横軸方向にプローブ針１３ａと疑似プロー
ブ針２１の距離間隔分移動し、次に矢印で示す如くに基
板２５は上昇し、そこでプローブ針１３ａ，１３ｂはチ
ップ基体１５の電極１７ａ，１７ｂと接触し所定の測定
をなすものである。 （ｃ）そして前記測定が終わると、基板２５は降下せし
められ、次いで横軸方向に１チップ分移動し、更に上昇
し、チップ基体２６の電極１７ｃに疑似プローブ針２１
の先端部で接触し、以後基板２５上の各チップ基体につ
いて同一工程を繰り返す。
チップ基体上の抵抗膜の測定順序を、図３（ａ）〜
（ｃ）を参照して説明する。 （ａ）最初に、チップ基体１５の電極１７ａに疑似プロ
ーブ針２１の先端部２３を接触させ、窓枠２４から目視
による位置合わせを行った後、基板２５は矢印で示す如
くに降下せしめられる。 （ｂ）次いで横軸方向にプローブ針１３ａと疑似プロー
ブ針２１の距離間隔分移動し、次に矢印で示す如くに基
板２５は上昇し、そこでプローブ針１３ａ，１３ｂはチ
ップ基体１５の電極１７ａ，１７ｂと接触し所定の測定
をなすものである。 （ｃ）そして前記測定が終わると、基板２５は降下せし
められ、次いで横軸方向に１チップ分移動し、更に上昇
し、チップ基体２６の電極１７ｃに疑似プローブ針２１
の先端部で接触し、以後基板２５上の各チップ基体につ
いて同一工程を繰り返す。
【００１６】以上のような構成のプローブユニットを使
用した測定により、従来のトリミング時の薄膜低抵抗体
の抵抗値測定における測定誤差（２００ｍΩに対し測定
誤差２ｍΩ〜３ｍΩ）を１／１０（０．２ｍΩ〜０．３
ｍΩ）に減少させることが可能となる。更には、多ピン
デバイス化により１辺の電極数が１０ピン程度になって
も、プローブ針どうしの接触が生じるという問題点が解
消される。
用した測定により、従来のトリミング時の薄膜低抵抗体
の抵抗値測定における測定誤差（２００ｍΩに対し測定
誤差２ｍΩ〜３ｍΩ）を１／１０（０．２ｍΩ〜０．３
ｍΩ）に減少させることが可能となる。更には、多ピン
デバイス化により１辺の電極数が１０ピン程度になって
も、プローブ針どうしの接触が生じるという問題点が解
消される。
【００１７】
【考案の効果】本考案のプローブユニットによれば、チ
ップ基体上の電極測定用のプローブ針の先端がストレー
トタイプであるため、従来のＬ字型のプローブ針で生じ
る微移動による測定誤差を小さくすることができ、又、
プローブ針どうしの接触もなくなるので多ピンデバイス
化も可能となり、測定能率が向上する。
ップ基体上の電極測定用のプローブ針の先端がストレー
トタイプであるため、従来のＬ字型のプローブ針で生じ
る微移動による測定誤差を小さくすることができ、又、
プローブ針どうしの接触もなくなるので多ピンデバイス
化も可能となり、測定能率が向上する。
【図１】本考案の一実施例を示すプローブユニットの斜
視図である。
視図である。
【図２】同図１のチップ測定時の側面図である。
【図３】（ａ），（ｂ），（ｃ）同図１のチップ測定順
序を示す側面図である。
序を示す側面図である。
【図４】従来のプローブユニットの平面図である。
【図５】同図４の側面図である。
【図６】同図４のプローブ針をストレートタイプに置き
換えた状態を示す側面図である。
換えた状態を示す側面図である。
１１ プローブカード １２ プリント配線 １３ａ，１３ｂ プローブ針 １４ 接点 １５，２６ チップ基体 １６ 抵抗膜 １７ａ，１７ｂ 電極 １８，２２ 支台 ２０ ソケット電極 ２１ 疑似プローブ針 ２３ 先端部 ２４ 窓枠 ２５ 基板
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 1/073 H01L 21/66
Claims (1)
- 【請求項１】 測定対象の基板上に形成されたデバイス
の電極に、プローブカードに支台を有するプローブ針を
接触させて電気的特性を測定するプローブユニットにお
いて、 前記プローブ針は前記プローブカードに対して垂直方向
に延伸するストレートタイプからなり、前記プローブカ
ードには該ストレートタイプのプローブ針から一定距離
だけ離隔した位置に位置合わせ用の電気的接続のないＬ
字型タイプの疑似プローブ針を備え、該疑似プローブ針
の先端部を目視位置合わせするための窓枠が更に配置さ
れていることを特徴とするプローブユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7519792U JP2584020Y2 (ja) | 1992-10-05 | 1992-10-05 | プローブユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7519792U JP2584020Y2 (ja) | 1992-10-05 | 1992-10-05 | プローブユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0633074U JPH0633074U (ja) | 1994-04-28 |
| JP2584020Y2 true JP2584020Y2 (ja) | 1998-10-30 |
Family
ID=13569235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7519792U Expired - Fee Related JP2584020Y2 (ja) | 1992-10-05 | 1992-10-05 | プローブユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584020Y2 (ja) |
-
1992
- 1992-10-05 JP JP7519792U patent/JP2584020Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0633074U (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918374A (en) | Method and apparatus for inspecting integrated circuit probe cards | |
| JP3616236B2 (ja) | プローブカードおよびそれを用いたウエハテスト方法 | |
| US5060371A (en) | Method of making probe cards | |
| JP2584020Y2 (ja) | プローブユニット | |
| JPS612338A (ja) | 検査装置 | |
| JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
| JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| CN217360171U (zh) | 一种pcb板 | |
| JPH0731185Y2 (ja) | プロービィング装置 | |
| JP3098791B2 (ja) | プローブボード | |
| JP2531042Y2 (ja) | プローブヘッド | |
| JP2606309Y2 (ja) | Ｉｃソケット | |
| JP2540157Y2 (ja) | 電子部品の測定装置 | |
| JP2759193B2 (ja) | プローブ測定方法 | |
| JPS6228782Y2 (ja) | ||
| JPH0649994U (ja) | 縦型プローブカード | |
| JPH05209897A (ja) | 検査ピン | |
| JPH04127581U (ja) | ポゴピン | |
| JPH06294815A (ja) | 実装部品の検査方法 | |
| JPH0621169A (ja) | ウェハのプローバ装置とそのプロービング方法及びｉｃパッケージのプローバ装置とそのプロービング方法 | |
| JPS58100439A (ja) | プロ−バ | |
| JP2575640Y2 (ja) | 半導体素子の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |