JP2583563B2 - きず検査装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、製造工程にある物品の被検査面における
きずを高精度で検出するきず検査装置に関する。

〔従来の技術〕

第４図は例えば実公昭47−6397号公報に示された従来
のきず検査装置の示すブロック接続図であり、図におい
て、１は撮像素子としてのラインセンサ、５はラインセ
ンサ１からの出力信号を適当スライスレベル（Ref）で
２値化する比較回路、７は比較回路５の出力信号からき
ずがあるか否かを判定する判定回路である。また、第５
図（ａ）において、14は被検査面、16はライン停止時に
おけるラインセンサ１の視野（図中、斜線で示す）であ
る。被検査面14が矢印15方向へ走行するとき、ラインセ
ンサ１の視野を被検査面換算すると、１走査時間に被検
査面14が移動する距離により、例えば第５図（ｂ）のよ
うに、幅W,長さＬの有効視野を形成する。以下、ライン
センサ１の有効視野は被検査表面換算した視野とする。

次に動作について説明する。いま、有効視野17内にき
ず18が存在すると、ラインセンサ１から出力される信号
波形は第５図（ｂ）に示すとおりとなる。この信号に対
して比較回路５において２値化処理を行うと、出力信号
“1"または“0"となり、さらに判定回路７においてその
出力信号からきずの有無を判別する。この検査方法は、
有効視野内にきずが存在した場合の反射光が正常な表面
からの反射光に比較して弱くなることを利用したもので
あり、きず検出の分解能は１つのラインセンサ１の有効
視野17の面積に占めるきず部分の面積率に依存する。

〔発明が決しようとする課題〕

従来のきず検査装置は以上のように構成されているの
で、有効視野17における一定以上の面積を持つきずしか
きずに決定できず、小さなきずを単発性のノイズと弁別
することが難しいなどの問題点があった。また、第５図
（ｃ）に示すようにきずがラインセンサ１の隣りあう２
有効視野17a,17bの双方に含まれるように走査された場
合には、１有効視野17aまたは17bに占めるきず部分ほ面
積率が下がり、その結果、本体検出されるべき面積をも
つきずの分離が困難になるなどの問題点があった。

この発明は上記のような問題点を解消するためになさ
れたもので、ラインセンサの持つ分解能により決定され
る最小の面積以下のきずパターンの変化を高信頼度をも
って検出できるとともに、ラインセンサの走査領域によ
らず被検査面上のきずを高精度で検出できるきず検査装
置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るきず検査装置は、３台のラインセンサ
が移動する被検査面上の少くとも１つの領域を重複して
その前後の領域とともに有効視野におき、これらのライ
ンセンサから出力される３系列の信号のうち２系列の信
号を各１の比較回路にて２値化し、論理和演算回路によ
ってこれら２系列の比較回路出力の論理和をとり、一
方、上記３系列の信号のうち２系列を１対として、２対
の２系列の信号の差を差分回路によって求め、この差分
回路と上記論理和検算回路の各出力信号にもとづいて、
判定回路が上記被検査面上のきずの有無を検出するよう
にしたものである。

また、この発明の別の発明に係るきず検査装置は、ラ
インセンサを２台とし、これの一方には差分回路を、他
方には加算回路をそれぞれ接続し、これらの各出力を論
理和演算回路の出力とともに、判定回路に入力するよう
に構成したものである。

〔作用〕

この発明における２台の比較回路は、被検査面にライ
ンセンサの分解能以上の大きさのきずが１つの有効視野
の２つの領域にまたがって存在するとき、そのいずれか
かからそのきずの全部を確実に検出し、これをきず信号
として判定回路に出力するので、きず検出の信頼性を高
めることができるとともに、一方、差分回路が３系統の
ラインセンサの出力のうち２系列を１対として、２対の
２系列の信号の差をとることにより、きず信号の分離
を、単発的なノイズ信号を相殺しながら、確実に行える
ようにする。

また、この発明の別の発明における加算回路は、２系
統のラインセンサの出力の和をとるため、２つの有効視
野内にあって互いね重なり合う領域ではきず信号を２倍
とするも、ノイズ信号は と小さく抑え、これによりきず信号の分離を高分解能に
て実現できるようにする。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第
１図において、1A,1B,1C,は有効視野が一部で重複する
ラインセンサ、2A,2B,2Cはバッファアンプ、3Aは２台の
ラインセンサ1A,1Bにより得られた２系列の信号の差を
とる差分回路、3Bは同じく２台のラインセンサ1B,1Cか
ら得た２系列の信号の差をとる差分回路、4A,4Bは差分
回路3A,3Bからの出力信号の波形整形を行う波形整形回
路、5A,5Bは２台のラインセンサ1A,1Bからの出力信号を
それぞれ２値化する比較回路、６はこの比較回路5A,5B
から出力される２値信号の論理和演算を行なう論理和演
算回路、７は波形整形回路4A,4Bおよび論理和演算回路
６から得られる信号を処理して、きずの有無を判別し、
出力モード設定部８によって設定された出力モードによ
って出力すべき判別結果を選択および出力する判定回路
である。

また、３台のラインセンサ1A,1B,1Cは、第２図（ａ）
に示すように、それぞれ、有効視野17A,17B,17Cが1/2ず
つオーバーラップするように並列設置されており、従っ
てラインセンサ1A,1B,1Cは領域（ａ＋ｂ）領域（ｂ＋
ｃ），領域（ｃ＋ｄ）をその有効視野17A,17B,17Cとす
る。また、第２図（ｂ）に示すように、３台のラインセ
ンサ1A,1B,1Cによって矢印15方向に移動する被検査面14
のきず18A,18B,18C,18Dが走査されると、バッファアン
プ2A,2B,2Cを介して得られる信号は第２図（ｃ）に示す
e₁,e₂,e₃となる。

次に動作について説明する。

まず、被検査面14に、ラインセンサ1A,1B,1Cのそれぞ
れの分解能以下の大きさをもつきず18A,18B,18C,18Dが
存在する場合について説明する。

ラインセンサ1A,1Bを介して得られる２系列の信号e₁,
e₂の差を差分回路3Aによりアナログ演算すると、その出
力信号は第２図（ｃ）に示すe₄のようになる。このと
き、信号e₄は領域（ａ＋ｂ）−領域（ｂ＋ｃ）によっ
て、領域（ａ＋ｃ）から得られる信号と等価であり、領
域ｂに相当する信号が消去される。また、地合等のノイ
ズ信号が（ａ−ｃ）の演算により相殺されるので、第２
図（ｂ）に示す領域ａあるいは領域ｃに存在するきず18
Aあるいはきず18Cに対応する信号が波形整形回路4Aにて
分離される。一方、ラインセンサ1B,1Cを介して得られ
る別の２系列の信号e₂,e₃の差を差分回路3Bによりアナ
ログ演算し、波形整形回路4Bにて検出処理を行うことに
よって、領域ｂあるいは領域２に存在するきず18Bある
いはきず18Dの分解が可能になる。すなわち、きず検出
の高分解能が実現できる。しかも、ラインセンサ1Aの次
回の走査領域は領域（ｃ＋ｄ）であることから、同一領
域を２回ずつ検査することになり、高信頼性が得られ
る。

次に、被検査面14にラインセンサ1A,1Bの分解能以上
の大きさを持つキズ18Eが、領域ｂおよび領域ｃにまた
がって存在する場合について説明する。このとき、第１
図のラインセンサ1Aはキズ18Eの一部分のみしかとらえ
ておらず、検出できる信号が小さいため、第１図の比較
回路5Aでは分離できない。しかし、ラインセンサ1Bはき
ず18Eの全面をその走査領域内に含むので、比較回路5B
てきず信号の分割が可能となる。そして、比較回路5A,5
Bからの出力信号について第１図の論理和演算回路６に
て論理和をとれば、走査領域にまたがって存在するきず
を見逃さず確実に分離できる。すなわち、きず検出の高
信頼性が実現できることになる。

さらに、第１図において、波形整形回路4A,4Bおよび
論理和演算回路６にて分離されたきず信号について、判
定回路７で判定を行い、その判定結果の信号を出力す
る。この場合において、出力モード設定部８において、
上記２種類のきずを検出分離する機能の機能選択を、モ
ード設定によって行う。

第３図はこの発明の他の実施例を示すものであり、図
において、９はバッファアンプ2A,2Bに接続した加算回
路である。また、第２図に比べてラインセンサ1C,バッ
ファアンプ2Cが省略された以外は、同一である。

この実施例では、バッファアンプ2A,2Bからの出力信
号を、差分回路3Aにて演算する一方、加算回路９におい
てもアナログ演算を行う。第２図（ｂ）に示すきず18A,
18Bが存在するとき、加算回路９からの出力信号は第２
図（ｃ）に示す信号e₅のようになる。これは領域（ａ＋
ｂ）＋領域（ｂ＋ｃ）として得られる領域（ａ＋2b＋
ｃ）分の信号であり、演算によって領域ｂに存在するき
ず18Bを示す信号は２倍となる。一方ノイズ信号は にしかならないので、結果としてS/N比が向上したこと
になり、高分解能を実現できることになる。また、差分
回路3Aの演算によって、領域ａに存在するきず18Aの分
離が可能であるから、結局一回の走査で領域ａおよびｂ
について高分解能をもって被検査面上のきずの検査を行
うことができる。

〔発明の効果〕

以上のように、この発明によれば被検査面上の少くと
も１つの領域を重複して、その前後の領域とともに有効
視野内におく３台のラインセンサと、このうち２台のラ
インセンサの信号に２値化処理を施す２台の比較回路
と、これらの比較回路の出力の論理和演算回路と、上記
３台のラインセンサのうち２台を１対として２対ずつの
各信号の差をとる２台の差分回路とを備えて、これらの
差分回路および上記論理和演算回路の各出力信号にもと
づいて、判定回路により上記被検査面上のきずを検出す
るようにしたので、等価的に検査領域を小さくして、き
ず検出の分解能を向上できるとともに、有効視野の重複
により複数の領域にわたるきず信号の分断による検出不
能を回避でき、検出精度の信頼性を向上できるものが得
られる効果がある。

また、この発明の別の発明によれば、ラインセンサを
２台とし、このうち１台に加算回路を接続したので、き
ず信号とノイズ信号とのレベルの違いが明確となり、き
ず信号をノイズ信号とは分離して高分解能で検出できる
ほか、回路構成の簡素化並びにローコスト化を図れるも
のが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるきず検査装置を示す
ブロック接続図、第２図はラインセンサの有効視野、被
検査面上のきずパターンおよびブロック接続図各部の信
号波形を示す説明図、第３図はこの発明の他の実施例に
よるきず検査装置を示すブロック接続図、第４図は、従
来のきず検査装置を示すブロック接続図、第５図は従来
のラインセンサの視野、ブロック接続図各部の信号波形
および２つの領域にかかるきずを示す説明図である。 1A,1B,1Cはラインセンサ,3A,3Bは差分回路、5A,5Bは比
較回路、６は論理和演算回路、７は判定回路、９は加算
回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】移動する被検査面上の少くとも１つの領域
   を重複してその前後の領域とともに有効視野内におく３
   台のラインセンサと、これらのラインセンサのそれぞれ
   から出力される３系列の信号のうち２系列の信号に２値
   化を施す２台の比較回路と、これらの比較回路の出力信
   号の論理和をとる論理和演算回路と、上記３系列の信号
   のうち２系列を１対として、２対の２系列の信号の差を
   とる２台の差分回路と、これらの差分回路および上記論
   理和演算回路の各出力信号から上記被検査面上のきずの
   有無を判定する判定回路とを備えたきず検査装置。
2. 【請求項２】移動する被検査面上の少くとも１つの領域
   を重複してその前後の領域とともに有効視野内におく２
   台のラインセンサと、これらのラインセンサのそれぞれ
   から出力される２系列の信号に２値化を施す２台の比較
   回路と、これらの比較回路の論理和をとる論理和演算回
   路と、上記２系列の信号の差および和をとる差分回路お
   よび加算回路と、これらの差分回路，加算回路および上
   記論理割演算回路の各出力信号から上記被検査面上のき
   ずの有無を判定する判定回路とを備えたきず検査装置。