JP2581450B2 - マルチプロセッサシステム初期化制御装置およびその方法 - Google Patents
マルチプロセッサシステム初期化制御装置およびその方法Info
- Publication number
- JP2581450B2 JP2581450B2 JP6119780A JP11978094A JP2581450B2 JP 2581450 B2 JP2581450 B2 JP 2581450B2 JP 6119780 A JP6119780 A JP 6119780A JP 11978094 A JP11978094 A JP 11978094A JP 2581450 B2 JP2581450 B2 JP 2581450B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- initialization
- value
- phase
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数のプロセッサを有
するマルチプロセッサシステムにおける、プロセッサの
初期化制御装置およびその方法に関する。
するマルチプロセッサシステムにおける、プロセッサの
初期化制御装置およびその方法に関する。
【０００２】
【従来の技術】従来のマルチプロセッサシステムでは、
プロセッサの初期化をするにあたっては、１台づつ順番
に初期化を行う必要があった。たとえば、特開平２−２
６００８３号公報には、並列処理装置内のプロセッサを
順番に初期化する技術が記載されている。この従来の技
術では、第１番目のプロセッサを初期化した後、第２番
目のプロセッサを初期化し、その後順々に１台づつプロ
セッサの初期化を行っている。
プロセッサの初期化をするにあたっては、１台づつ順番
に初期化を行う必要があった。たとえば、特開平２−２
６００８３号公報には、並列処理装置内のプロセッサを
順番に初期化する技術が記載されている。この従来の技
術では、第１番目のプロセッサを初期化した後、第２番
目のプロセッサを初期化し、その後順々に１台づつプロ
セッサの初期化を行っている。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
マルチプロセッサシステム内のプロセッサを逐次的に初
期化していくため、初期化すべきプロセッサの台数が増
加するにつれて、初期化にかかる時間が比例して増加し
てしまうという問題がある。
マルチプロセッサシステム内のプロセッサを逐次的に初
期化していくため、初期化すべきプロセッサの台数が増
加するにつれて、初期化にかかる時間が比例して増加し
てしまうという問題がある。
【０００４】本発明の目的は、マルチプロセッサシステ
ム内の各プロセッサを高速に初期化することにある。
ム内の各プロセッサを高速に初期化することにある。
【０００５】
【課題を解決するための手段】本発明のマルチプロセッ
サ初期化制御装置は、サービスプロセッサと複数のプロ
セッサの各々をネットワークで結合するマルチプロセッ
サシステムにおけるマルチプロセッサシステム初期化制
御装置であって、前記プロセッサの各々は、自プロセッ
サの識別番号を保持する自プロセッサ番号レジスタと、
前記マルチプロセッサシステムが含むプロセッサ台数Ｎ
に対する値Ｍ（Ｎは２のＭ乗）を保持する構成レジスタ
と、プロセッサ初期化のためのフェーズを計数する初期
化フェーズ計数手段と、前記自プロセッサ番号レジスタ
の値と前記初期化フェーズ計数手段の値とからそのプロ
セッサが次に初期化すべきプロセッサのプロセッサ識別
番号を生成する行先プロセッサ番号生成手段と、前記初
期化フェーズ計数手段の値と前記構成レジスタの値とか
らプロセッサ初期化の終了を検出する初期化終了検出手
段とを含む。
サ初期化制御装置は、サービスプロセッサと複数のプロ
セッサの各々をネットワークで結合するマルチプロセッ
サシステムにおけるマルチプロセッサシステム初期化制
御装置であって、前記プロセッサの各々は、自プロセッ
サの識別番号を保持する自プロセッサ番号レジスタと、
前記マルチプロセッサシステムが含むプロセッサ台数Ｎ
に対する値Ｍ（Ｎは２のＭ乗）を保持する構成レジスタ
と、プロセッサ初期化のためのフェーズを計数する初期
化フェーズ計数手段と、前記自プロセッサ番号レジスタ
の値と前記初期化フェーズ計数手段の値とからそのプロ
セッサが次に初期化すべきプロセッサのプロセッサ識別
番号を生成する行先プロセッサ番号生成手段と、前記初
期化フェーズ計数手段の値と前記構成レジスタの値とか
らプロセッサ初期化の終了を検出する初期化終了検出手
段とを含む。
【０００６】また、前記プロセッサの各々は、自プロセ
ッサの識別番号を保持する自プロセッサ番号レジスタ
と、前記マルチプロセッサシステムが含むプロセッサ台
数Ｎに対する値Ｍ（Ｎは２のＭ乗）を保持する構成レジ
スタと、プロセッサ初期化のためのフェーズを計数する
初期化フェーズ計数手段と、前記自プロセッサ番号レジ
スタの値と前記初期化フェーズ計数手段の値とからその
プロセッサが次に初期化すべきプロセッサのプロセッサ
識別番号を生成する行先プロセッサ番号生成手段と、前
記初期化フェーズ計数手段の値と前記構成レジスタの値
とからプロセッサ初期化の終了を検出する初期化終了検
出手段とを含む。
ッサの識別番号を保持する自プロセッサ番号レジスタ
と、前記マルチプロセッサシステムが含むプロセッサ台
数Ｎに対する値Ｍ（Ｎは２のＭ乗）を保持する構成レジ
スタと、プロセッサ初期化のためのフェーズを計数する
初期化フェーズ計数手段と、前記自プロセッサ番号レジ
スタの値と前記初期化フェーズ計数手段の値とからその
プロセッサが次に初期化すべきプロセッサのプロセッサ
識別番号を生成する行先プロセッサ番号生成手段と、前
記初期化フェーズ計数手段の値と前記構成レジスタの値
とからプロセッサ初期化の終了を検出する初期化終了検
出手段とを含む。
【０００７】 また、前記行先プロセッサ番号生成手段
は、自プロセッサ番号レジスタの値を２進数表示した場
合の特定の桁であって、下から数えた桁数が前記初期化
フェーズ計数手段の示す値に１を足したものであるとこ
ろの桁を１にした値を生成する。
は、自プロセッサ番号レジスタの値を２進数表示した場
合の特定の桁であって、下から数えた桁数が前記初期化
フェーズ計数手段の示す値に１を足したものであるとこ
ろの桁を１にした値を生成する。
【０００８】また、前記初期化終了検出手段は、前記初
期化フェーズ計数手段の値と前記構成レジスタの値とが
等しくなった場合にはプロセッサの初期化を終了すべき
と判定する。
期化フェーズ計数手段の値と前記構成レジスタの値とが
等しくなった場合にはプロセッサの初期化を終了すべき
と判定する。
【０００９】さらに、本発明のマルチプロセッサシステ
ム初期化制御方法は、サービスプロセッサと、第０番目
から第Ｎ−１番目まで識別番号が付された複数のプロセ
ッサと、の各々をネットワークで結合するマルチプロセ
ッサシステムにおいて、前記サービスプロセッサが前記
第０番目のプロセッサを初期化するステップと、Ｋの初
期値を１として、前記マルチプロセッサシステムが含む
プロセッサ台数Ｎに対するＭ（Ｎは２のＭ乗）に等しく
なるまで、１つずつ加算しながら、前記第ｉ（ｉは０か
ら（２k-1−１）を表す整数）番目のプロセッサが前記
第（２k-1＋ｉ）のプロセッサを初期化するステップと
を含む。
ム初期化制御方法は、サービスプロセッサと、第０番目
から第Ｎ−１番目まで識別番号が付された複数のプロセ
ッサと、の各々をネットワークで結合するマルチプロセ
ッサシステムにおいて、前記サービスプロセッサが前記
第０番目のプロセッサを初期化するステップと、Ｋの初
期値を１として、前記マルチプロセッサシステムが含む
プロセッサ台数Ｎに対するＭ（Ｎは２のＭ乗）に等しく
なるまで、１つずつ加算しながら、前記第ｉ（ｉは０か
ら（２k-1−１）を表す整数）番目のプロセッサが前記
第（２k-1＋ｉ）のプロセッサを初期化するステップと
を含む。
【００１０】
【実施例】次に本願発明のマルチプロセッサシステム初
期化制御装置の一実施例について図面を参照して詳細に
説明する。
期化制御装置の一実施例について図面を参照して詳細に
説明する。
【００１１】図１を参照すると、本発明の対象であるマ
ルチプロセッサシステムの一例は、Ｎ台のプロセッサ１
０１〜１０Ｎとサービスプロセッサ２００の各々の相互
間をネットワーク３００で結合する構成を有している。
ルチプロセッサシステムの一例は、Ｎ台のプロセッサ１
０１〜１０Ｎとサービスプロセッサ２００の各々の相互
間をネットワーク３００で結合する構成を有している。
【００１２】プロセッサ１０１〜１０Ｎの各々は、演算
部、制御部および記憶部等を含んで構成される。図１に
示すように、プロセッサ１０１にはプロセッサ番号とし
て＃０が付されており、以下プロセッサ１０１をＰ＃０
と表すことがある。他のプロセッサ１０２〜１０Ｎにつ
いても同様に、Ｐ＃１〜Ｐ＃(N-1)と表すことがある。
また、プロセッサ数Ｎは２のＭ乗、すなわち、
部、制御部および記憶部等を含んで構成される。図１に
示すように、プロセッサ１０１にはプロセッサ番号とし
て＃０が付されており、以下プロセッサ１０１をＰ＃０
と表すことがある。他のプロセッサ１０２〜１０Ｎにつ
いても同様に、Ｐ＃１〜Ｐ＃(N-1)と表すことがある。
また、プロセッサ数Ｎは２のＭ乗、すなわち、
【００１３】
【数１】 Ｎ＝２Ｍ
【００１４】と表現されるものとする。
【００１５】サービスプロセッサ２００は、マルチプロ
セッサシステム内の保守ならびに診断を行うプロセッサ
であり、本発明の対象とする初期化を起動する役割を有
している。
セッサシステム内の保守ならびに診断を行うプロセッサ
であり、本発明の対象とする初期化を起動する役割を有
している。
【００１６】ネットワーク３００は、(N+1)×(N+1)の相
互結合網であり、たとえば、クロスバ結合網、多段接続
網またはトリー型網等により構成される。
互結合網であり、たとえば、クロスバ結合網、多段接続
網またはトリー型網等により構成される。
【００１７】図２を参照すると、本発明のプロセッサ１
０１〜１０Ｎおよびサービスプロセッサ２００間でやり
とりされる通信パケットの一例は、その通信パケットの
行先プロセッサの番号を示す行先プロセッサ番号１９１
と、その通信パケットを送り出したプロセッサの番号を
示す送元プロセッサ番号１９２と、送元プロセッサから
行先プロセッサへの命令を示す通信コマンド１９３と、
後述する初期化のためのカウントを示す初期化フェーズ
カウント１９４とを含んでいる。
０１〜１０Ｎおよびサービスプロセッサ２００間でやり
とりされる通信パケットの一例は、その通信パケットの
行先プロセッサの番号を示す行先プロセッサ番号１９１
と、その通信パケットを送り出したプロセッサの番号を
示す送元プロセッサ番号１９２と、送元プロセッサから
行先プロセッサへの命令を示す通信コマンド１９３と、
後述する初期化のためのカウントを示す初期化フェーズ
カウント１９４とを含んでいる。
【００１８】行先プロセッサ番号１９１は、ネットワー
ク３００において通信パケットをスイッチングするため
に使用される。
ク３００において通信パケットをスイッチングするため
に使用される。
【００１９】送元プロセッサ番号１９２は、送り元のプ
ロセッサにより付与される。
ロセッサにより付与される。
【００２０】通信コマンド１９３は、送元プロセッサか
ら行先プロセッサへの命令をコード化しており、そのコ
ードには本発明が対象とする「初期化コマンド」を含ん
でいる。
ら行先プロセッサへの命令をコード化しており、そのコ
ードには本発明が対象とする「初期化コマンド」を含ん
でいる。
【００２１】初期化フェーズカウント１９４は、プロセ
ッサの初期化を行うフェーズを示す。たとえば、サービ
スプロセッサがプロセッサ＃０を初期化するフェーズを
第０フェーズ、プロセッサ＃０がプロセッサ＃１を初期
化するフェーズを第１フェーズ、プロセッサ＃０がプロ
セッサ＃２を初期化し、プロセッサ＃１がプロセッサ＃
３を初期化するフェーズを第２フェーズという。このカ
ウント値をＫで表すことにすると、上記の例ではＫの値
が０→１→２のように遷移する。
ッサの初期化を行うフェーズを示す。たとえば、サービ
スプロセッサがプロセッサ＃０を初期化するフェーズを
第０フェーズ、プロセッサ＃０がプロセッサ＃１を初期
化するフェーズを第１フェーズ、プロセッサ＃０がプロ
セッサ＃２を初期化し、プロセッサ＃１がプロセッサ＃
３を初期化するフェーズを第２フェーズという。このカ
ウント値をＫで表すことにすると、上記の例ではＫの値
が０→１→２のように遷移する。
【００２２】図３を参照すると、プロセッサ内の初期化
制御回路は、そのプロセッサのプロセッサ番号を記憶す
る自プロセッサ番号レジスタ１２１と、システム構成を
記憶する構成レジスタ１２２と、プロセッサ初期化のフ
ェーズを計数する初期化フェーズカウンタ１３３と、受
信した通信パケットが有効か否かを保持するバリッドレ
ジスタ１３４と、受信した通信パケットのコマンド部分
を保持するコマンドレジスタ１３５と、自プロセッサ番
号と初期化フェーズカウントとからそのプロセッサが次
に初期化すべきプロセッサの番号を生成する行先プロセ
ッサ番号生成回路１４１と、初期化フェーズカウンタ１
３３の出力に１を加算する加算器１４２と、初期化フェ
ーズカウンタ１３３の値が所定数に達したかを判断する
比較器１４３と、受信した通信パケットが初期化コマン
ドを含んでいるか否かを解読するデコーダ１４４とを含
んでいる。
制御回路は、そのプロセッサのプロセッサ番号を記憶す
る自プロセッサ番号レジスタ１２１と、システム構成を
記憶する構成レジスタ１２２と、プロセッサ初期化のフ
ェーズを計数する初期化フェーズカウンタ１３３と、受
信した通信パケットが有効か否かを保持するバリッドレ
ジスタ１３４と、受信した通信パケットのコマンド部分
を保持するコマンドレジスタ１３５と、自プロセッサ番
号と初期化フェーズカウントとからそのプロセッサが次
に初期化すべきプロセッサの番号を生成する行先プロセ
ッサ番号生成回路１４１と、初期化フェーズカウンタ１
３３の出力に１を加算する加算器１４２と、初期化フェ
ーズカウンタ１３３の値が所定数に達したかを判断する
比較器１４３と、受信した通信パケットが初期化コマン
ドを含んでいるか否かを解読するデコーダ１４４とを含
んでいる。
【００２３】信号線１１０、１１３および１１４は、初
期化を指示する上位のプロセッサからの信号線であり、
信号線１５０、１５１、１５２、１５３および１５４
は、次に初期化を指示するプロセッサへの信号線であ
る。信号線１１０には、上位のプロセッサからのバリッ
ド信号、すなわち受け取った通信パケットが有効である
ことを示す信号が含まれる。信号線１１３には、通信パ
ケット中の通信コマンドが含まれる。信号線１１４に
は、通信パケット中の初期化フェーズカウントが含まれ
る。信号線１５０には、次に初期化を指示するプロセッ
サへのバリッド信号、すなわち送出すべき通信パケット
が有効であることを示す信号が含まれる。信号線１５１
には、送信すべき通信パケット中の行先プロセッサ番号
１９１が含まれる。信号線１５２には、送信すべき通信
パケット中の送元プロセッサ番号１９２が含まれる。信
号線１５３には、送信すべき通信パケット中の通信コマ
ンド１９３が含まれる。信号線１５４には、送信すべき
通信パケット中の初期化フェーズカウント１９４が含ま
れる。また、信号線１６０には、自プロセッサ内の（図
示しない）初期化回路への初期化すべき旨の信号が含ま
れる。
期化を指示する上位のプロセッサからの信号線であり、
信号線１５０、１５１、１５２、１５３および１５４
は、次に初期化を指示するプロセッサへの信号線であ
る。信号線１１０には、上位のプロセッサからのバリッ
ド信号、すなわち受け取った通信パケットが有効である
ことを示す信号が含まれる。信号線１１３には、通信パ
ケット中の通信コマンドが含まれる。信号線１１４に
は、通信パケット中の初期化フェーズカウントが含まれ
る。信号線１５０には、次に初期化を指示するプロセッ
サへのバリッド信号、すなわち送出すべき通信パケット
が有効であることを示す信号が含まれる。信号線１５１
には、送信すべき通信パケット中の行先プロセッサ番号
１９１が含まれる。信号線１５２には、送信すべき通信
パケット中の送元プロセッサ番号１９２が含まれる。信
号線１５３には、送信すべき通信パケット中の通信コマ
ンド１９３が含まれる。信号線１５４には、送信すべき
通信パケット中の初期化フェーズカウント１９４が含ま
れる。また、信号線１６０には、自プロセッサ内の（図
示しない）初期化回路への初期化すべき旨の信号が含ま
れる。
【００２４】自プロセッサ番号レジスタ１２１は、自分
のプロセッサ番号を記憶して、次のプロセッサを初期化
する際にその通信パケットにその番号を付与するために
使用される。この値は、初期化以前に、すべてのプロセ
ッサにおいて、シフトパスなどを使用して設定される。
なお、このプロセッサ番号は、一定時間内に送り先のプ
ロセッサからリプライを返すために使用される。これに
より、送り側プロセッサが一定時間内にリプライを受け
取らなかった場合には、送先プロセッサにおいて障害等
が発生したことを認識することができる。
のプロセッサ番号を記憶して、次のプロセッサを初期化
する際にその通信パケットにその番号を付与するために
使用される。この値は、初期化以前に、すべてのプロセ
ッサにおいて、シフトパスなどを使用して設定される。
なお、このプロセッサ番号は、一定時間内に送り先のプ
ロセッサからリプライを返すために使用される。これに
より、送り側プロセッサが一定時間内にリプライを受け
取らなかった場合には、送先プロセッサにおいて障害等
が発生したことを認識することができる。
【００２５】構成レジスタ１２２は、マルチプロセッサ
システムを構成するプロセッサの台数を記憶する。さら
に厳密にいえば、上述のようにプロセッサ台数が２のＭ
乗により表現される場合におけるＭを記憶する。この値
は、初期化以前に、すべてのプロセッサにおいて、シフ
トパスなどを使用して設定される。
システムを構成するプロセッサの台数を記憶する。さら
に厳密にいえば、上述のようにプロセッサ台数が２のＭ
乗により表現される場合におけるＭを記憶する。この値
は、初期化以前に、すべてのプロセッサにおいて、シフ
トパスなどを使用して設定される。
【００２６】バリッドレジスタ１３４は、有効な通信パ
ケットを受け取るとアクティブになる。このアクティブ
な状態は、比較器１４３の出力がＫ＜Ｍの関係を示さな
くなるまで、すなわちＫ＝Ｍとなるまで続く。
ケットを受け取るとアクティブになる。このアクティブ
な状態は、比較器１４３の出力がＫ＜Ｍの関係を示さな
くなるまで、すなわちＫ＝Ｍとなるまで続く。
【００２７】初期化フェーズカウンタ１３３は、上述の
プロセッサ初期化のフェーズを計数する。すなわち、有
効な通信パケットを受け取ると、セレクタ１３１により
通信パケットの初期化フェーズカウント１９４の値がセ
ットされ、それ以降プロセッサの初期化段階が進むにつ
れて加算器１４２によってカウントアップされる。
プロセッサ初期化のフェーズを計数する。すなわち、有
効な通信パケットを受け取ると、セレクタ１３１により
通信パケットの初期化フェーズカウント１９４の値がセ
ットされ、それ以降プロセッサの初期化段階が進むにつ
れて加算器１４２によってカウントアップされる。
【００２８】コマンドレジスタ１３５は、受信した通信
パケットのコマンド部分を保持する。この値は、デコー
ダ１４４により初期化コマンドであるか否かを解読され
るとともに、次のプロセッサを初期化するためにも使用
される。なお、このコマンド部分の保持は、比較器１４
３の出力がＫ＜Ｍの関係を示さなくなるまで、すなわち
Ｋ＝Ｍとなるまで続く。
パケットのコマンド部分を保持する。この値は、デコー
ダ１４４により初期化コマンドであるか否かを解読され
るとともに、次のプロセッサを初期化するためにも使用
される。なお、このコマンド部分の保持は、比較器１４
３の出力がＫ＜Ｍの関係を示さなくなるまで、すなわち
Ｋ＝Ｍとなるまで続く。
【００２９】比較器１４３は、次のプロセッサを初期す
べきか否かの判断として、所定数の初期化が既になされ
たか否かを判断する。具体的には、構成レジスタ１２２
の値Ｍと初期化フェーズカウンタ１３３の値Ｋとを比較
して、Ｋ＜Ｍの関係にあれば、次のプロセッサを初期化
すべきと判断する。
べきか否かの判断として、所定数の初期化が既になされ
たか否かを判断する。具体的には、構成レジスタ１２２
の値Ｍと初期化フェーズカウンタ１３３の値Ｋとを比較
して、Ｋ＜Ｍの関係にあれば、次のプロセッサを初期化
すべきと判断する。
【００３０】論理積回路１４５は、デコーダ１４４で初
期化コマンドを受信した際、バリッドレジスタ１３４が
有効状態であって、かつ、比較器１４３がＫ＜Ｍを示し
ている時に出力信号線１５０をアクティブにし、次段の
プロセッサに対して次の通信パケットが有効である旨を
知らせる。
期化コマンドを受信した際、バリッドレジスタ１３４が
有効状態であって、かつ、比較器１４３がＫ＜Ｍを示し
ている時に出力信号線１５０をアクティブにし、次段の
プロセッサに対して次の通信パケットが有効である旨を
知らせる。
【００３１】論理積回路１４６は、デコーダ１４４で初
期化コマンドを受信した際、バリッドレジスタ１３４が
有効状態である時に出力信号線１６０をアクティブに
し、本プロセッサを初期化すべき旨を（図示しない）初
期化回路に伝える。
期化コマンドを受信した際、バリッドレジスタ１３４が
有効状態である時に出力信号線１６０をアクティブに
し、本プロセッサを初期化すべき旨を（図示しない）初
期化回路に伝える。
【００３２】行先プロセッサ番号生成回路１４１は、自
プロセッサ番号レジスタ１２１の自プロセッサ番号Ｉと
初期化フェーズカウンタ１３３の初期化フェーズカウン
トＫに１加算した値ＫＫとから、次に初期化すべきプロ
セッサの番号を以下のようにして生成する。自プロセッ
サ番号Ｉを２進数で表現した場合、下から第ＫＫ桁目は
必ず０になっている。行先プロセッサ番号生成回路１４
１は、この下から第ＫＫ桁目を１にした値を出力する。
たとえば、フェーズ４において、プロセッサ＃３（001
1）はプロセッサ＃１１（1011）を初期化する。したが
って、フェーズ３においては、次のフェーズであるフェ
ーズ４の準備のために信号線１５１から１１（２進数10
11）を出力する。
プロセッサ番号レジスタ１２１の自プロセッサ番号Ｉと
初期化フェーズカウンタ１３３の初期化フェーズカウン
トＫに１加算した値ＫＫとから、次に初期化すべきプロ
セッサの番号を以下のようにして生成する。自プロセッ
サ番号Ｉを２進数で表現した場合、下から第ＫＫ桁目は
必ず０になっている。行先プロセッサ番号生成回路１４
１は、この下から第ＫＫ桁目を１にした値を出力する。
たとえば、フェーズ４において、プロセッサ＃３（001
1）はプロセッサ＃１１（1011）を初期化する。したが
って、フェーズ３においては、次のフェーズであるフェ
ーズ４の準備のために信号線１５１から１１（２進数10
11）を出力する。
【００３３】次に本発明のマルチプロセッサシステム初
期化制御装置における動作について説明する。
期化制御装置における動作について説明する。
【００３４】図４を参照すると、まず、サービスプロセ
ッサ２００がプロセッサ＃０を初期化する（ステップ４
０１）。この際、サービスプロセッサから出力される通
信パケットは、行先プロセッサ番号１９１として＃０
を、通信コマンドとして初期化コマンドの旨を、初期化
フェーズカウント１９４としてＫ＝０をそれぞれ示して
いる。そして、プロセッサ＃０では初期化が行われ、加
算器１４２により次の初期化フェーズカウントが１にな
る（ステップ４０２）。また、次に初期化されるべきプ
ロセッサとしてプロセッサ＃１が指定される。これによ
り、プロセッサ＃０から出力される通信パケットは、行
先プロセッサ番号１９１として＃１を、通信コマンドと
して初期化コマンドの旨を、初期化フェーズカウント１
９４としてＫ＝１をそれぞれ示すことになる。
ッサ２００がプロセッサ＃０を初期化する（ステップ４
０１）。この際、サービスプロセッサから出力される通
信パケットは、行先プロセッサ番号１９１として＃０
を、通信コマンドとして初期化コマンドの旨を、初期化
フェーズカウント１９４としてＫ＝０をそれぞれ示して
いる。そして、プロセッサ＃０では初期化が行われ、加
算器１４２により次の初期化フェーズカウントが１にな
る（ステップ４０２）。また、次に初期化されるべきプ
ロセッサとしてプロセッサ＃１が指定される。これによ
り、プロセッサ＃０から出力される通信パケットは、行
先プロセッサ番号１９１として＃１を、通信コマンドと
して初期化コマンドの旨を、初期化フェーズカウント１
９４としてＫ＝１をそれぞれ示すことになる。
【００３５】フェーズ１において、プロセッサ＃０から
の指示によりプロセッサ＃１が初期化される（ステップ
４０３）。そして、プロセッサ＃０とプロセッサ＃１の
各々において、初期化フェーズカウンタが加算器１４２
によりカウントアップして２になる（ステップ４０
４）。また、次に初期化されるべきプロセッサとして、
プロセッサ＃０においてはプロセッサ＃２が、プロセッ
サ＃１においてはプロセッサ＃３が、それぞれ指定され
る。これにより、プロセッサ＃０から出力される通信パ
ケットは、行先プロセッサ番号１９１として＃２を、初
期化フェーズカウント１９４としてＫ＝２をそれぞれ示
し、また、プロセッサ＃１から出力される通信パケット
は、行先プロセッサ番号１９１として＃３を、初期化フ
ェーズカウント１９４としてＫ＝２をそれぞれ示すこと
になる。このようにして、初期化フェーズを経ることに
より、プロセッサの初期化が行われていく。
の指示によりプロセッサ＃１が初期化される（ステップ
４０３）。そして、プロセッサ＃０とプロセッサ＃１の
各々において、初期化フェーズカウンタが加算器１４２
によりカウントアップして２になる（ステップ４０
４）。また、次に初期化されるべきプロセッサとして、
プロセッサ＃０においてはプロセッサ＃２が、プロセッ
サ＃１においてはプロセッサ＃３が、それぞれ指定され
る。これにより、プロセッサ＃０から出力される通信パ
ケットは、行先プロセッサ番号１９１として＃２を、初
期化フェーズカウント１９４としてＫ＝２をそれぞれ示
し、また、プロセッサ＃１から出力される通信パケット
は、行先プロセッサ番号１９１として＃３を、初期化フ
ェーズカウント１９４としてＫ＝２をそれぞれ示すこと
になる。このようにして、初期化フェーズを経ることに
より、プロセッサの初期化が行われていく。
【００３６】図５を参照すると、各フェーズにおけるプ
ロセッサ初期化の態様が示されている。すなわち、フェ
ーズ０でサービスプロセッサからの指示によりプロセッ
サ＃０が初期化され、フェーズ１でプロセッサ＃０から
の指示によりプロセッサ＃１が初期化される。また、フ
ェーズ２では、プロセッサ＃０からの指示によりプロセ
ッサ＃２が初期化され、プロセッサ＃１からの指示によ
りプロセッサ＃３が初期化される。また、フェーズ３で
は、プロセッサ＃０からの指示によりプロセッサ＃４が
初期化され、プロセッサ＃１からの指示によりプロセッ
サ＃５が初期化され、プロセッサ＃２からの指示により
プロセッサ＃６が初期化され、プロセッサ＃３からの指
示によりプロセッサ＃７が初期化される。このようにし
て、フェーズＫにおいては、
ロセッサ初期化の態様が示されている。すなわち、フェ
ーズ０でサービスプロセッサからの指示によりプロセッ
サ＃０が初期化され、フェーズ１でプロセッサ＃０から
の指示によりプロセッサ＃１が初期化される。また、フ
ェーズ２では、プロセッサ＃０からの指示によりプロセ
ッサ＃２が初期化され、プロセッサ＃１からの指示によ
りプロセッサ＃３が初期化される。また、フェーズ３で
は、プロセッサ＃０からの指示によりプロセッサ＃４が
初期化され、プロセッサ＃１からの指示によりプロセッ
サ＃５が初期化され、プロセッサ＃２からの指示により
プロセッサ＃６が初期化され、プロセッサ＃３からの指
示によりプロセッサ＃７が初期化される。このようにし
て、フェーズＫにおいては、
【００３７】
【数２】 Ｐ＃（２Ｘ−１＋ｉ） （ｉ＝０〜２Ｘ−１−１）
【００３８】が初期化されて、システム内の全プロセッ
サが初期化されるまでトリー状に初期化が行われてい
く。
サが初期化されるまでトリー状に初期化が行われてい
く。
【００３９】図３および図４を参照すると、初期化フェ
ーズカウンタ１３３の値Ｋと構成レジスタ１２２の値Ｍ
とが比較器１４３により比較され、論理積回路１４５に
より論理積がとられている。したがって、ここでＫ≧Ｍ
が成り立つ場合には、加算器１４２により次のＫの値が
Ｍを超えることになるため、次のプロセッサの初期化は
不要であることが検出できる（ステップ４０５）。上述
の条件が成立すると、信号線１５０はノンアクティブと
なり、次段のプロセッサの初期化指示が抑制される。
ーズカウンタ１３３の値Ｋと構成レジスタ１２２の値Ｍ
とが比較器１４３により比較され、論理積回路１４５に
より論理積がとられている。したがって、ここでＫ≧Ｍ
が成り立つ場合には、加算器１４２により次のＫの値が
Ｍを超えることになるため、次のプロセッサの初期化は
不要であることが検出できる（ステップ４０５）。上述
の条件が成立すると、信号線１５０はノンアクティブと
なり、次段のプロセッサの初期化指示が抑制される。
【００４０】このように、本発明の一実施例であるマル
チプロセッサシステム初期化制御装置によれば、各プロ
セッサ内の行先プロセッサ番号生成回路１４１により生
成されたプロセッサ番号が示すプロセッサに対してプロ
セッサ初期化指示をしていくことにより、マルチプロセ
ッサシステム内のプロセッサ１０１〜１０Ｎを高速に初
期化していくことができる。
チプロセッサシステム初期化制御装置によれば、各プロ
セッサ内の行先プロセッサ番号生成回路１４１により生
成されたプロセッサ番号が示すプロセッサに対してプロ
セッサ初期化指示をしていくことにより、マルチプロセ
ッサシステム内のプロセッサ１０１〜１０Ｎを高速に初
期化していくことができる。
【００４１】
【発明の効果】以上の説明で明らかなように、本発明に
よると、マルチプロセッサシステム内のプロセッサをト
リー状に初期化していくことにより、マルチプロセッサ
システムの初期化を高速に行うことができる。
よると、マルチプロセッサシステム内のプロセッサをト
リー状に初期化していくことにより、マルチプロセッサ
システムの初期化を高速に行うことができる。
【図１】本発明の初期化制御装置の対象となるマルチプ
ロセッサシステムの構成を示すブロック図である。
ロセッサシステムの構成を示すブロック図である。
【図２】本発明の一実施例のマルチプロセッサシステム
初期化制御装置における通信パケットの一例を示す図で
ある。
初期化制御装置における通信パケットの一例を示す図で
ある。
【図３】本発明の一実施例における初期化制御回路の構
成を示す図である。
成を示す図である。
【図４】本発明の一実施例のマルチプロセッサシステム
初期化制御方法の手順を示す図である。
初期化制御方法の手順を示す図である。
【図５】本発明の一実施例のマルチプロセッサシステム
初期化制御方法による初期化の態様の一例を示す図であ
る。
初期化制御方法による初期化の態様の一例を示す図であ
る。
１０１〜１０Ｎ プロセッサ １２１ 自プロセッサ番号レジスタ １２２ 構成レジスタ １３３ 初期化フェーズカウンタ １３４ バリッドレジスタ １３５ コマンドレジスタ １４１ 行先プロセッサ番号生成回路 １４２ 加算器 １４３ 比較器 １４４ デコーダ ２００ サービスプロセッサ ３００ ネットワーク
Claims (4)
- 【請求項１】 サービスプロセッサと複数のプロセッサ
の各々をネットワークで結合するマルチプロセッサシス
テムにおけるマルチプロセッサシステム初期化制御装置
であって、前記プロセッサの各々は、 自プロセッサの識別番号を保持する自プロセッサ番号レ
ジスタと、 前記マルチプロセッサシステムが含むプロセッサ台数Ｎ
に対する値Ｍ（Ｎは２のＭ乗）を保持する構成レジスタ
と、 プロセッサ初期化のためのフェーズを計数する初期化フ
ェーズ計数手段と、 前記自プロセッサ番号レジスタの値と前記初期化フェー
ズ計数手段の値とからそのプロセッサが次に初期化すべ
きプロセッサのプロセッサ識別番号を生成する行先プロ
セッサ番号生成手段と、 前記初期化フェーズ計数手段の値と前記構成レジスタの
値とからプロセッサ初期化の終了を検出する初期化終了
検出手段とを含むことを特徴とするマルチプロセッサシ
ステム初期化制御装置。 - 【請求項２】 前記行先プロセッサ番号生成手段は、自
プロセッサ番号レジスタの値を２進数表示した場合の特
定の桁であって、下から数えた桁数が前記初期化フェー
ズ計数手段の示す値に１を足したものであるところの桁
を１にした値を生成することを特徴とする請求項２記載
のマルチプロセッサシステム初期化制御装置。 - 【請求項３】 前記初期化終了検出手段は、前記初期化
フェーズ計数手段の値と前記構成レジスタの値とが等し
くなった場合にはプロセッサの初期化を終了すべきと判
定することを特徴とする請求項３記載のマルチプロセッ
サシステム初期化制御装置。 - 【請求項４】 サービスプロセッサと、第０番目から第
Ｎ−１番目まで識別番号が付された複数のプロセッサ
と、の各々をネットワークで結合するマルチプロセッサ
システムにおいて、 前記サービスプロセッサが前記第０番目のプロセッサを
初期化するステップと、 Ｋの初期値を１として、前記マルチプロセッサシステム
が含むプロセッサ台数 Ｎに対するＭ（Ｎは２のＭ乗）に
等しくなるまで、１つずつ加算しながら、前記第ｉ（ｉ
は０から（２ ｋ−１ −１）を表す整数）番目のプロセッ
サが前記第（２ ｋ−１ ＋ｉ）のプロセッサを初期化する
ステップとを含むことを特徴とするマルチプロセッサシ
ステム初期化制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6119780A JP2581450B2 (ja) | 1994-06-01 | 1994-06-01 | マルチプロセッサシステム初期化制御装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6119780A JP2581450B2 (ja) | 1994-06-01 | 1994-06-01 | マルチプロセッサシステム初期化制御装置およびその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07325793A JPH07325793A (ja) | 1995-12-12 |
| JP2581450B2 true JP2581450B2 (ja) | 1997-02-12 |
Family
ID=14770047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6119780A Expired - Fee Related JP2581450B2 (ja) | 1994-06-01 | 1994-06-01 | マルチプロセッサシステム初期化制御装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581450B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245362A (ja) * | 1986-04-17 | 1987-10-26 | Nec Corp | マルチプロセツサシステムのリセツト方式 |
-
1994
- 1994-06-01 JP JP6119780A patent/JP2581450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07325793A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| US6209114B1 (en) | Efficient hardware implementation of chien search polynomial reduction in reed-solomon decoding | |
| JP3264670B2 (ja) | データ通信システム | |
| CN109376115B (zh) | 一种基于工作量证明的计算装置及计算方法 | |
| JPS5846098B2 (ja) | ル−プバスネットワ−クシステムにおけるバス優先制御方式 | |
| EP1217512B1 (en) | Arithmetic circuit and arithmetic method | |
| JPH0435935B2 (ja) | ||
| US6154869A (en) | Combined error position circuit and chien search circuit for reed-solomon decoding | |
| US4532638A (en) | Method and apparatus for the exponentiation of large binary numbers in a residue class modulo N, particularly for encoding and decoding digitally-represented messages | |
| JP2581450B2 (ja) | マルチプロセッサシステム初期化制御装置およびその方法 | |
| US20040091105A1 (en) | Apparatus for hyperelliptic-curve cryptography processing | |
| US11522680B2 (en) | Method and apparatus for computing hash function | |
| JP2945621B2 (ja) | パケット交換機のエラー検出装置 | |
| JPH02179046A (ja) | 信号符号化方式 | |
| JPH1098392A (ja) | Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路 | |
| JPH0612269A (ja) | バス通信手段 | |
| JP3431310B2 (ja) | リング型ネットワークの受信状態判定方法と伝送装置 | |
| JP3033500B2 (ja) | マルチプロセッサシステム初期化制御装置およびその方法 | |
| US6981206B1 (en) | Method and apparatus for generating parity values | |
| JPH064421A (ja) | データ転送システム | |
| JP3385998B2 (ja) | Ａｔｍセル同期回路 | |
| JPH11110239A (ja) | 巡回冗長検査演算回路 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JP2001357025A (ja) | データ駆動型処理装置およびデータ駆動型処理装置におけるデータ処理方法 | |
| KR930006547B1 (ko) | 아이들(Idle)기능이 추가된 디지틀 신호처리기를 이용한 R2MFC/DTMF/CCT 겸용 수신방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961001 |
|
| LAPS | Cancellation because of no payment of annual fees |