JPS5846098B2 - ル−プバスネットワ−クシステムにおけるバス優先制御方式 - Google Patents

ル−プバスネットワ−クシステムにおけるバス優先制御方式

Info

Publication number
JPS5846098B2
JPS5846098B2 JP53132656A JP13265678A JPS5846098B2 JP S5846098 B2 JPS5846098 B2 JP S5846098B2 JP 53132656 A JP53132656 A JP 53132656A JP 13265678 A JP13265678 A JP 13265678A JP S5846098 B2 JPS5846098 B2 JP S5846098B2
Authority
JP
Japan
Prior art keywords
bus
priority
register
node
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53132656A
Other languages
English (en)
Other versions
JPS5559536A (en
Inventor
広一 井原
久雄 隅
稔 畑田
邦夫 檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53132656A priority Critical patent/JPS5846098B2/ja
Priority to US06/086,443 priority patent/US4295122A/en
Priority to FR7926475A priority patent/FR2440663B1/fr
Priority to DE2943149A priority patent/DE2943149C2/de
Publication of JPS5559536A publication Critical patent/JPS5559536A/ja
Publication of JPS5846098B2 publication Critical patent/JPS5846098B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator

Description

【発明の詳細な説明】 この発明は複数のプロセッサを一方向のループ状のバス
で結合したネットワークシステムにおけるループバスの
優先制御方式に関するものである。
第1図に示すように、複数のホストプロセッサ1をノー
ドプロセッサ2を介して、一方向のループ状のバス3で
結合したループバスネットワークシステムでは、データ
伝送遅延時間の短縮のために、データを素通りさせるス
ルー通信方式が多く採用される。
このとき、バス3は、論理的には一本の共通バスとして
扱われるため、同時に複数のホストプロセッサ1がデー
タ伝送を要求したときは、競合が発生する。
したがって、何らかの手段によって、順番にバス3の使
用を許可する必要がある。
従来は、ループ中に専用のバス制御用プロセッサを設け
、そのプロセッサが集中的に制御をおこなう中央制御方
式が多(用いられていた。
しかしながら、この方式では制御が難しい上に、高速伝
送の実現が困難であった。
さらに、バス制御用のプロセッサで障害が発生すると、
システム全体力機能しなくなってしまうものであった。
この発明はループ上に特別な制御装置を必要とせず、メ
ツセージに優先レベルを設け、優先レベルの高いメツセ
ージから順にバスの使用を許可し同一レベルのメツセー
ジに対しては、各ホストコンピュータが対等に扱われる
ようなループバスの優先制御方式を提供するものである
この発明の特徴とするところは、複数のプロセッサが一
方向のループバスで結合され、各プロセッサは送信メツ
セージを発するに際しその優先度を示すレベル番号を付
して発生するネットワークシステムにおいて、2以上の
ノードでメツセージの送信要求が生じた場合、それらの
ノードの夫夫においては、夫夫が発生したメツセージの
レベル番号と、そのレベル番号において当該ノードに割
当てられた優先度を示すデータとを含むバス制御データ
をループバスに送出せしめ、かつ当該ノードが次段ノー
ドに送信したバス制御データと、前段ノードから受信し
たバス制御データとを比較し、大きい方のバス制御デー
タのみをさらに次段ノードへ送るようにすることにより
、唯一つのバス制御データのみがループバスを一巡する
ごとくなしそれを発生したノードのプロセッサにループ
バスの使用権を与えるとともに、ループバスの使用権が
決定するごとに、すべてのノードにおいて、前記のメツ
セージレベル番号毎に夫夫のノードに割当てられた優先
度を示すデータを変更するようにしたことにある。
ここで、ループバスの使用権が決定するごとに、すべて
のノードにおいて、優先度を示すデータを変更するのは
、ループバス上に同じ優先順位を持つノードが現われな
いようにするためである。
何故なら、送信要求の発生したノードがその優先順位を
ループバスに送り、それが一巡したノードにバス使用権
を与えているため、同じ優先度を持つノードが2台以上
存在すると、どちらもバス使用権を得たと判定する恐れ
があるためである。
まず、第2図を参照して、この発明の原理について説明
する。
この発明においては、各ホストプロセッサ(以下、単に
ホストと云う)で発生される伝送すべきメツセージにそ
の優先度に応じたレベルを付加する。
例えば、レベルOからレベル4までの5レベルである。
ここでは、レベル数の大きいものが高優先度を有するも
のとする。
また、同レベルのメツセージであっても、そのメツセー
ジを発したホストにより優先度が異なる。
このホストによって決められた優先度をサブプライオリ
ティと称する。
尚、ホストとサブプライオリティの関係は変更可能であ
る。
第2図イはメツセージを発するホストとメツセージレベ
ルとによって決められるサブプライオリティの関係の一
例を示すものである。
サブプライオリティの場合も、大きな数のものが高位の
優先度を持つものとする。
この例は第1図に示されたホスト8台(0,I、IF、
・・・・・・■ )からなるネットワークシステムを対
象としたものである。
例えば、レベル1のメツセージの場合、ホス)IFから
のメツセージが最高のサブプライオリティを有し、ホス
ト■かものメツセージが最低となる。
またホス)I[[からのレベル1のメツセージと、ホス
トVからのレベル2のメツセージとでは、サブプライオ
リティの数値は同じであるが、メツセージレベルから、
ホストvからのメツセージの方が高位の優先度を有する
ことになる。
伝送すべきメツセージが発生したホスト1に接続された
ノードプロセッサ2は次段のノードプロセッサ2ヘバス
制御データを送る。
この制御データは、第2図口に示すごとく、メツセージ
レベルとサブプライオリティとから構成されている。
かかる構成になるバス制御データをプライオリティデー
タと称する。
例えば、ホス)VIからのレベル3のメツセージの場合
であれば、「37」となる。
実際上は、これらは2進数で表わされる。
したがって、第1図の場合であれば、プライオリティデ
ータはメツセージレベルに対して3ビツト、サブプライ
オリティに対して3ビツトの合計6ビツトで表わされる
ことになる。
なお、サブプライオリティはシーケンシャルなものでな
くてもよく、また欠番があってもよい。
この場合には、予め決められている最大値を基準として
サブプライオリティの変更をおこなう。
第2図へを参照して、優先制御について説明する。
状況として、ホス)I、IVおよび■において、レベル
2,2.1のメツセージが夫夫発生した場合を考える。
この場合、上記の各ホスト■。■、■に接続されたノー
ドプロセッサで作成されるプライオリティデータは夫夫
「23」 。
「28J 、 「13Jとなる。
すべてのノードは削設ノードからプライオリティデータ
を受信し、次段ノードへ送信するという動作を続ける。
しかしながら、前記のホストI 、IV、■のノードに
おいては、前段から受信したプライオリティデータと自
からが発信したプライオリティデータとを比較し、受信
したプライオリティデータが自からが発信したものより
大きい場合のみ、その受信したプライオリティデータを
次段に送信する。
そうでない場合には、受信したプライオリティデータを
破棄する。
このようにしてゆくと、ホストIで発信されたプライオ
リティデータ「23」はホスト■のところで、またホス
ト■で発信されたプライオリティデータ「18」はホス
トIのところで夫夫破棄され、ホス)IVの発信したプ
ライオリティデータ「28」のみがループバスを一巡し
て、再びホスト■のところで受信される。
これによって、ホスト■は自分がバスの使用権を獲得し
たことを知る。
バスの使用権を得たホスト■は、バスの制御が終ったこ
とを示す信号を発信する。
この信号がループバスを一巡することにより、他のホス
トはバスの制御が終了したことを知らされる。
なお、この信号は制御フェーズ終了コードと称し、バス
制御データの一つである。
ここまでは、バスの制御フェーズであって、この制御フ
ェーズの終了後、メツセージの伝送フェーズに入り、各
ノード及びそのホストはメツセージの送受信処理をおこ
なう。
次に、第3図、第4図を参照して、この発明の一実施例
について説明する。
第3図はその構成を示すものであって、各ホストに対応
して設けられる。
図において、4はホストで発生した送信メツセージに付
されているメツセージレベルを蓄えるレベルレジスタ、
6は複数のレジスタからなるサブプライオリティレジス
タ(以下、SPレジスタと称す)である。
各ノードにおけるSPレジスタ2は第2図イに示した表
のうちの自ノードのホストに対応するメツセージレベル
毎のサブプライオリティを記憶している。
例えば、ホスト■のノードにおけるSPレジスタ6はメ
ツセージレベル0゜1.2,3に夫夫対応したサブプラ
イオリティ6゜0.2.4を記憶する4つのレジスタ群
からなる。
8はプライオリティ作成回路であって、ホストからの信
号により駆動されレベルレジスタ4に書込まれたメツセ
ージレベルによりSPレジスタ6を検iして、自ホスト
における当該レベルのメツセージのサブプライオリティ
を求める。
そして、これらの2つの値、すなわちメツセージレベル
とサブプライオリティとからそのとき発生したメツセー
ジのプライオリティデータを作成する。
10は上述のようにして作成されたプライオリティデー
タを蓄える自プライオリティレジスタ(以下、Pレジス
タと称す)である。
12は送信レジスタ、14は送信回路、16は受信レジ
スタ、18は受信回路を示すものであって、これらは通
常のデータ伝送において使用されており公知のものであ
る。
20は制御フェーズ終了コードレジスタ(以下、Eレジ
スタと称す)で、シスチー内すべてに共通でかつプライ
オリティデータとは区別できるコードが格納されている
例えば、第2図口では、6ビツトによりプライオリティ
データで表わしたが、実はこれらのうちのメツセージレ
ベル分の3ビツトには末だ余裕がある。
即ち、ホスト■がレベル3のメツセージを発生した場合
、そのプライオリティデータはr37J(これは、この
例において最高のプライオリティである)であって、メ
ツセージレベル部分(r3J )、サブプライオリティ
部分(r7J )を夫夫2進数で表わして合成したとき
、” 100111 ’″となる。
プライオリティデータのコードとしてはこれ以上のもの
はないのであるから、制御フェーズ終了コードとしては
” 111111 ”を選ぶことができる。
22は受信レジスタ16の内容と、Pレジスタ10、送
信レジスタ12、Eレジスタ20等の内容とを比較する
比較器、24は比較器22を制御し、あるいは比較器2
2の比較結果に基づいて、他の機器を制御する制御装置
、26は制御装置24の制御の下に、送信レジスタ12
の内容に基づいてSPレジスタ6を変更するサブプライ
オリティ変更回路を示すものである。
次に、上記のごとき構成になる実施例の動作を説明する
が、その動作フローを示す第4図を参照すれば、より良
く理解し得よう。
まず、ホストにおいて送信メツセージが発生した場合で
ある(第4図イ参照)。
送信メツセージが発生すると、そのメツセージレベルが
レベルレジスタ4に書込まれる。
それと同時に、ホストからの信号によりプライオリティ
作成回路8が駆動され、メツセージレベルによりSPレ
ジスタ6を検索する。
これによって、そのとき発生したメツセージのプライオ
リティデータが決定し、Pレジスタ10へ格納される。
次いでそれは送信レジスタ12に転送され、送信回路1
6により、次段のノートプロセッサNi+tに送信され
る。
受信回路18は前段Ni 、からのバス制御データを
待つ。
受信回路18がバス制御データを受信すると、それを受
信レジスタ16へ送る。
バス制御データが受信レジスタ16に格納されると、比
較器22は次の動作をおこなう。
(1)バス制御データをEレジスタ20の内容と比較す
る。
両者が一致したときは、受信した制御データが制御フェ
ーズ終了コードであったことを意味するので、受信した
制御データを送信レジスタ12に転送し、送信回路14
により次段Ni+1に送信するとともに、サブプライオ
リティ変更回路26を駆動しSPレジスタ6の内容を変
更する(理由は後述)。
その後、メツセージ受信処理状態に入る。
受信したバス制御データがEレジスタ20の内容と一致
しないときは、その制御データは制御フェーズ終了コー
ドではなく、プライオリティデータであるということに
なる。
したがって、未だ制御フェーズが終了していないことを
意味するのであるから、受信したプライオリティデータ
に基づいて引続き必要なバス制御動作をおこなう。
(2)バス制御データをPレジスタ10の内容と比較す
る。
両者が一致した場合は、自ノードが発信したプライオリ
ティデータがループバスを一巡してきたこと、したがっ
て自ノードがバスの使用権を得たことを知る。
これにより、Eレジスタ20の内容を送信レジスタ12
に転送シ、システム全体に制御フェーズが終了したこと
を知せるため、制御フェーズ終了コードの制御データを
バスに送り出す。
また、サブプライオリティ変更回路26を駆動してSP
レジスタ6の内容を変更する。
その後、メツセージ送信処理〈状態に入る。
受信した制御データがPレジスタ10の内容と一致しな
かった場合(Eレジスタ20の内容とも一致しない。
これが一致しているときは上記(1)の動作と同じにな
る)には、そのプライオリティデータに基づいて、引続
き必要なバス制御動作をおこなう。
(3)バス制御データを送信レジスタ12の内容と比較
する。
送信レジスタ12の内容が受信したバス制御データより
も大きいときは、送信レジスタ12の内容をそのままと
し、受信した制御データを破棄する。
受信回路18は次に送られてくるバス制御データを待つ
送信レジスタ12の内容が受信したバス制御データより
も小さいときは、送信レジスタ12の内容を受信したバ
ス制御データによって書換える。
そして、書換えられた送信レジスタ12の内容は新たな
プライオリティデータとして送信回路14を介して次段
Ni+、に送信される。
このように、受信した制御データの破棄、あるいはそれ
による送信レジスタ12の書換えをおこなっているうち
、受信した制御データがEレジスタ20の内容あるいは
Pレジスタ10の内容と一致する状態が生ずる。
このような状態が生じた後の動作は、前記(1)あるい
は(2)に述べる通りである。
以上は送信メツセージを発生したノードにおける動作で
ある。
上記説明においては、説明の便宜上、比較器22におけ
る3つの比較動作を上記(1)。
(2) 、 (3)の順で述べたが、実際の比較動作は
この順に限られるものではない。
例えば、受信したバス制御データが制御フェーズ終了コ
ードであるか否かの判断、即ち受信レジスタ16の内容
とEレジスタ20のそれとの比較(上記説明の(1))
は、受信したバス制御データが自ノードが発信したプラ
イオリティデータであるか否かの判断、即ち受信レジス
タ16とPレジスタ10との比較(上記説明の(2))
の後におこなわれてもいつこうに差支えない。
ところで、送信メツセージを発生しなかったノードにお
ける動作は、自ノードがループバスの使用権を得られる
か否かを考慮に入れな(ともよいので、より簡単にする
ことができる。
その動作を第4図口を参照して説明する。
コ(7)場合には、送信メツセージがないのであるから
自己のプライオリティは作成されておらず、したがって
、受信レジスタ16とPレジスタ10との比較は不要で
ある。
また、かかるノードにおいてはバス制御データを通過さ
せるのみでよいので、送信レジスタ12との比較も必要
ない。
したがって、受信した制御データをEレジスタ20の内
容と比較し、その一致、不一致を調べる以外はその制御
データを送信レジスタ12に移して次段のノードNi、
、4−1に伝送することを、データ受信毎に繰返えせば
よい。
そして、制御データとEレジスタ20の内容と一致した
場合には、前記(1)で説明した動作と同じである。
第3図の実施例の動作は、以上のごとくであるが、送信
メツセージを発生するホストと、そのメツセージのレベ
ルとから決められるサブプライオリティが第2図イに示
す表に固定されてしまうと。
同じレベルのメツセージが発生したときは常に発生した
ホストにより一義的にサブプライオリティが決まってし
まい好ましくない。
そこで、この実施例では制御フェーズが終了するごとに
、サブプライオリティ変更回路26を起動してSPレジ
スタ6の内容を変更している。
変更の規則は自由であるが、同一レベルのメツセージで
サブプライオリティが重複しないように注意しなげれば
ならない。
【図面の簡単な説明】
第1図はこの発明の適用対象であるループパスネットワ
ークシステムを示す図、第2図はこの発明の詳細な説明
するための図、第3図はこの発明の一実施例の構成を示
す図、第4図は前記実施例の動作フローを示す図である
。 図において、1はホストプロセッサ、2はノートフロセ
ッサ、3はループバス、4はレベルレジスタ、6はサブ
プライオリティレジスタ、8はプライオリティ作成回路
、10は自プライオリティレジスタ、12は送信レジス
タ、16は受信レジスタ、20は制御フェーズ終了コー
ドレジスタ、22は比較器、24は制御回路、26はサ
ブプライオリティ変更回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のプロセッサが一方向のループバスで結合され
    、各プロセッサは送信メツセージを発するに際しその優
    先度を示すレベル番号を付して発生するネットワークシ
    ステムにおいて、2以上のノードでメツセージの送信要
    求が生じた場合、それらのノードの夫夫においては、夫
    夫が発生したメツセージのレベル番号と、そのレベル番
    号において当該ノードに割当てられた優先度を示すデー
    タとを含むバス制御データをループバスに送出せしめ、
    かつ当該ノードが次段ノードに送信したバス制御データ
    と、前段ノードから受信したバス制御データとを比較し
    、大きい方のバス制御データのみをさらに次段ノードへ
    送るようにすることにより、唯一つのバス制御データの
    みがループバスを一巡するごとくなしそれを発生したノ
    ードのプロセッサにループバスの使用権を与えるととも
    に、ループバスの使用権が決定するごとに、すべてのノ
    ードにおいて、前記のメツセージレベル番号毎に夫夫の
    ノードに割当てられた優先度を示すデータを変更するよ
    うにしたことを特徴とするループバスネットワークシス
    テムにおけるバス優先制御方式。
JP53132656A 1978-10-30 1978-10-30 ル−プバスネットワ−クシステムにおけるバス優先制御方式 Expired JPS5846098B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP53132656A JPS5846098B2 (ja) 1978-10-30 1978-10-30 ル−プバスネットワ−クシステムにおけるバス優先制御方式
US06/086,443 US4295122A (en) 1978-10-30 1979-10-19 Bus priority control method in loop bus network system
FR7926475A FR2440663B1 (fr) 1978-10-30 1979-10-25 Methode d'analyse de la priorite des circuits omnibus dans un systeme de reseau omnibus en boucle
DE2943149A DE2943149C2 (de) 1978-10-30 1979-10-25 Ringnetzwerk mit mehreren an eine Daten-Ringleitung angeschlossenen Prozessoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53132656A JPS5846098B2 (ja) 1978-10-30 1978-10-30 ル−プバスネットワ−クシステムにおけるバス優先制御方式

Publications (2)

Publication Number Publication Date
JPS5559536A JPS5559536A (en) 1980-05-06
JPS5846098B2 true JPS5846098B2 (ja) 1983-10-14

Family

ID=15086416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53132656A Expired JPS5846098B2 (ja) 1978-10-30 1978-10-30 ル−プバスネットワ−クシステムにおけるバス優先制御方式

Country Status (4)

Country Link
US (1) US4295122A (ja)
JP (1) JPS5846098B2 (ja)
DE (1) DE2943149C2 (ja)
FR (1) FR2440663B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745758A (en) * 1980-09-03 1982-03-15 Hitachi Ltd Loop type data transmission controller
JPS5787645A (en) * 1980-11-20 1982-06-01 Ricoh Co Ltd Priority control system
US4488237A (en) * 1982-04-29 1984-12-11 Dynamics Research Corporation Two dimensional press brake control system and apparatus
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
US4566097A (en) * 1983-12-23 1986-01-21 International Business Machines Corp. Token ring with secondary transmit opportunities
JPS60141049A (ja) * 1983-12-28 1985-07-26 Hitachi Ltd ル−プネツトワ−ク制御方式
US4602365A (en) * 1984-02-10 1986-07-22 Prime Computer, Inc. Multi-token, multi-channel single bus network
JPH063912B2 (ja) * 1984-02-14 1994-01-12 ロ−ズマウント インコ. 多優先度通信システム
JPS60170353A (ja) * 1984-02-15 1985-09-03 Yamatake Honeywell Co Ltd デ−タ伝送方式
ATE73558T1 (de) * 1984-08-23 1992-03-15 Siemens Ag Datenuebertragungsverfahren ueber einen multiprozessorbus.
WO1986003639A1 (en) * 1984-12-03 1986-06-19 The University Of Western Australia Queueing protocol
DE3506469A1 (de) * 1985-02-23 1986-08-28 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur prioritaetsabhaengigen steuerung des zugriffs auf eine gemeinsame busleitung
US4745600A (en) * 1985-07-09 1988-05-17 Codex Corporation Network collision detection and avoidance apparatus
US4663756A (en) * 1985-08-29 1987-05-05 Sperry Corporation Multiple-use priority network
DE3636317A1 (de) * 1985-10-25 1987-04-30 Yamatake Honeywell Co Ltd Datenuebertragungssystem mit ueber eine uebertragungsschleife uebermittelten senderechtsanforderungssignalen
US4736366A (en) * 1986-02-13 1988-04-05 International Business Machines Corporation Bus acquisition system
FR2635934A1 (en) * 1988-08-26 1990-03-02 Thomson Csf Seqenced one-way link for intercommunication of data processing modules, especially of computers
AU1061892A (en) * 1991-02-06 1992-08-13 Fmc Corporation Access to transmit on a message priority basis
ES2132193T3 (es) 1992-09-21 1999-08-16 Canon Kk Sistema de red y aparato terminal.
DE10065113A1 (de) * 2000-12-28 2002-07-04 Bosch Gmbh Robert Verfahren und Kommunikationssystem zum Datenaustausch zwischen Teilnehmern eines Bussystems
AU2003214003A1 (en) * 2002-02-18 2003-09-09 Pact Xpp Technologies Ag Bus systems and method for reconfiguration
US20100257400A1 (en) * 2009-03-18 2010-10-07 Colin Whitby-Strevens Network loop healing apparatus and methods
US8490107B2 (en) 2011-08-08 2013-07-16 Arm Limited Processing resource allocation within an integrated circuit supporting transaction requests of different priority levels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51110201A (ja) * 1975-03-24 1976-09-29 Nippon Shisutemu Kogyo Kk Densoseigyohoshiki
JPS5273604A (en) * 1975-12-16 1977-06-20 Fujitsu Ltd Interruption system for loop transmission system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363234A (en) * 1962-08-24 1968-01-09 Sperry Rand Corp Data processing system
GB1168476A (en) * 1966-05-17 1969-10-29 British Telecomm Res Ltd Improvements in or relating to data transmission systems
NL154023B (nl) * 1969-02-01 1977-07-15 Philips Nv Prioriteitscircuit.
GB1356269A (en) * 1971-09-25 1974-06-12 Ibm Digital data handling system
US3706974A (en) * 1971-10-27 1972-12-19 Ibm Interface multiplexer
JPS534761B2 (ja) * 1971-12-10 1978-02-21
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
DE2659662C3 (de) * 1976-12-30 1981-10-08 Ibm Deutschland Gmbh, 7000 Stuttgart Prioritätsstufengesteuerte Unterbrechungseinrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51110201A (ja) * 1975-03-24 1976-09-29 Nippon Shisutemu Kogyo Kk Densoseigyohoshiki
JPS5273604A (en) * 1975-12-16 1977-06-20 Fujitsu Ltd Interruption system for loop transmission system

Also Published As

Publication number Publication date
FR2440663B1 (fr) 1987-06-26
US4295122A (en) 1981-10-13
JPS5559536A (en) 1980-05-06
FR2440663A1 (fr) 1980-05-30
DE2943149C2 (de) 1985-01-10
DE2943149A1 (de) 1980-05-08

Similar Documents

Publication Publication Date Title
JPS5846098B2 (ja) ル−プバスネットワ−クシステムにおけるバス優先制御方式
US5544077A (en) High availability data processing system and method using finite state machines
US7552312B2 (en) Identifying messaging completion in a parallel computer by checking for change in message received and transmitted count at each node
US9280424B2 (en) Methods for synchronizing storage system data
JPH03158959A (ja) 多重プロセッサコンピュータ・システムおよびコンピュータネットワークを動作させる方法
JP2576846B2 (ja) クラスタ制御装置及びクラスタ接続多重多重プロセッシング・システム
JP2846837B2 (ja) 障害を早期検出するためのソフトウェア制御方式のデータ処理方法
JPS61225946A (ja) ローカル・エリア・ネツトワークにおいて第1のノードから第2のノードを診断する方法
JPH05250293A (ja) 通信装置及び通信装置を使用する方法
US7069305B2 (en) Computer system and a data transfer method thereof using remote direct memory access
US20040131054A1 (en) Serialized bus communication and control architecture
JPH08335204A (ja) 双方向同期マルチドロップ・データ・バスを有するデータ処理システム
US5146560A (en) Apparatus for processing bit streams
US6594739B1 (en) Memory system and method of using same
EP1218823A1 (en) Method and apparatus for handling invalidation requests to processors not present in a computer system
EP0969384A2 (en) Method and apparatus for processing information, and providing medium
US11656920B2 (en) Information processing apparatus and computer-readable storage medium storing parallel computing program
JPH07146810A (ja) 計算機システム
Ibbett et al. Centrenet–A High Performance Local Area Network
EP0344915B1 (en) Apparatus and method for processing bit streams
US6741602B1 (en) Work queue alias system and method allowing fabric management packets on all ports of a cluster adapter
JPS585824A (ja) チヤネル間デ−タ転送方式
JP2922342B2 (ja) 割込み制御装置
JPS6286942A (ja) デ−タ異常検出方法
JPS61125254A (ja) リング状態割込方式