JPH03158959A - 多重プロセッサコンピュータ・システムおよびコンピュータネットワークを動作させる方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は全体として、多重プロセッサコンピュータネッ
トワークにおいて使用するための共用メモリ装置に関す
るものであり、とくに通信ネットワークの帯域幅と伝播
遅れの部分を共用メモリ資源として利用する方法に関す
るものである。

（従来の技術） 複数のプロセッサをコンピュータネットワークにより一
緒に結合して、結合されない個々のプロセッサよりも効
果的に動作する多重プロセッサコンピュータ装置を構成
できることが良く知られている。この種の装置において
は、データとプログラムコードを１つのプロセッサから
別のプロセッサへ送って、データベースのような共用さ
れている資源を効果的に使用するようにしたり、全ての
プロセッサの間で負荷を分配し、平衡させることができ
る。

この種の装置は、はとんどの部分は、相互接続するネッ
トワークの帯域幅により現在制限されている。すなわち
、希望のメツセージトラフィックが通信ネットワークの
容量を一般にこえている。

この制限は多重プロセッサ装置で実行されているタスク
に対する処理の遅れとして自身で表している。たとえば
、正常な動作条件においては、１つのプロセッサが別の
プロセッサからのメツセージを待ち、その間は別のプロ
セッサがネットワークがメツセージを送ることができる
ことを待つ。この種の条件はコンピュータ装置の見かけ
の性能を大幅に低下させる。

１つの共用データベースに対してオペレーションを行う
ことができる複数のトランザクションプロセッサを含む
コンピュータ装置は、この種の遅れをとくに生じやすい
。１つのデータ項目またはデータ項目のセットに対する
多数の同時アクセスの結果としてのデータの悪化を阻止
するために、この種の装置は、相互接続ネットワークを
しばしば利用できる同時制御機構を一般に含む。

層形式的な同時機構においては、共通データベース中の
各々の各レコードにはそれぞれ異なるロックエンティテ
ィが割り当てられる。レコード中のデータに対するアク
セスはそれの対応するロックエンティティを介して制御
される。特定のレコード中のデータを読取り、または書
込むために、トランザクションプロセッサの１つを実行
するトランザクションがロックをまず「獲得し」、それ
からそれの状態を変えてそれのアクセスの種類を示す。

トランザクションが終わると、ロックエンティティが「
解放」される。１つのタスクによりロックが獲得されて
いる間に、それの変えられた状態は他のプロセッサがそ
れを獲得しようとすることを阻止し、したがって保護さ
れているレコードをアクセスしようとする□ことを阻止
する。

ロックエンティティの「獲得」と「解放」は、全ての結
合されたトランザクションプロセッサへアクセスできる
ロック管理ソフトウェアによって実現される、固定され
たプロトコルにしたがって行われる。このロック管理ソ
フトウェアは一般に効果的に動作するが、ある場合には
上記のような種類の長すぎる処理遅延を生ずる。

あるプロセッサが解放する用意ができているロックを別
のプロセッサが獲得することを待つ時に、その種の遅延
が生ずるが、ネットワークトラフィックは、獲得するプ
ロセッサからのロックエンティティに対する要求、また
はロックを利用できるという解放プロセッサからの通知
を不当に遅らせる。それらの遅れはロックエンティティ
に対する他の要求を妨げ、処理の遅れをいっそう長くす
る。

プロセッサ間通信におけるこの種の待ち遅れのほとんど
は、比較的広い帯域幅の光ファイバネットワークを用い
てトランザクションプロセッサを接続すると解消される
。この種の通信ネットワークの伝送速度は１秒間当り１
ギガバイト　（ＧｂＰＳ）のオーダーであることが予測
される。ネットワークの伝送遅延が大きく変化すること
はないから、この付加帯域幅は、与えられた任意の時刻
にネットワークを伝わることができるデータの量を増加
させる。したがって、この種のネットワークは、ネット
ワークをアクセスするための待ち期間をほぼなくすこと
ができる。

しかし、伝送速度が高い相互接続ネットワークを用いて
も、プロセッサ間通信プロトコルによってひき起こされ
る遅れが存在する。たとえば、ネットワークの全てのプ
ロセッサにより用いられる、ロック管理またはトランザ
クション割当てのような機能をただ１つのプロセッサが
実行できる時に、その種の遅れが生ずることがある。た
だ１つのプロセッサがこの機能を行うから、他のプロセ
ッサからの要求は、選考する要求が処理されている間は
遅れることがある。

この種の問題に対する最も一般的な解決策は、全てのプ
ロセッサの間で機能を分けることである。

これを行う１つの方法は、機能により用いられるデータ
構造を種々のプロセッサの間で分割して、各プロセッサ
がデータのそれの部分についての機能を実行できるよう
にすることである。ロック管理装置においては、たとえ
ば、各種レコードに対するアクセスを制御するために用
いられるロックエンティティをプロセッサの間で分ける
ことができる。

この障害問題を解決するための別のやり方は、全てのプ
ロセッサにより共用されており、かつデータ構造を含ん
でいるメモリ区域を設定することである。この例におい
ては、任意のプロセッサにより機能を実行できる。それ
らのプロセッサは必要な時だけ共通メモリ区域を直接ア
クセスする。

もちろん、この種の装置においては、共用メモリ１ 区域内でデータがつぶされることを阻止するために、あ
る種の同時制御が用いられる。ロッキング同時機構のト
ップにおけるこの同時機構は処理の遅れを更に大きくす
る。

米国特許第４．３９９，５０４号は、多数のロックエン
ティティを含むデータ構造（ロック表）が１つのプロセ
ッサから別のプロセッサへ送られ、それが受けられた時
に各プロセッサのローカルメモリにコピーされるような
、ロック管理プロトコルに関するものである。ロック表
の受信と送信の間の時間間隔中に、プロセッサで進行し
ているプログラムは利用できるロックエンティティを獲
得すること、および現在保持しているロックエンティテ
ィの解放とを行うことができる。

米国特許第４．４１２．２８５号は、ネットワークによ
り接続されているプロセッサの間の通信を行うためにセ
マフォ機能を用いる、樹木構造のデータ通信ネットワー
クに関するものである。プロセッサの独占的な制御の下
にあるデータに対して、同時制御（ロッキング）は各プ
ロセッサに対しては口２ 一カルである。

米国特許第４．４８０．３０４号は、システムの障害の
前後で、ロッキング装置により制御されるデータベース
の完全性を保存する分布ロッキング装置用のスキームに
関するものである。

米国特許第４．６９２．９１８号は、相互に接続されて
いる複数のプロセッサの間の信頼できるメツセージ伝送
スキームに関するものである。それらのプロセッサは２
つのローカルネットワークにより接続される。一方のネ
ットワークに障害が起ると、他方がバックアップとして
用いられる。この米国特許はプロセッサを接続するため
に放送媒体の使用も述べている。

米国特許第４，７１６．５２１１１号は階層ロッキング
装置に関するものである。この装置は、トランザクショ
ンがレコードのブロックを用いると仮定している。最低
レベルにおいては、トランザクションは各レコードに対
して別々のロックを使用する。しかし、プロセスにより
アクセスされるレコードのブロック中のレコードの数が
あるしきい値をこえ　１ ４ ると、個々のレコードロックの全てが、全体のブロック
に対して１つのロックにより置換される。

したがって、プロセスは、１つのロックを獲得すること
により、ブロック内の任意のレコードをアクセスできる
。

米国特許節４，６５６，８８８号は、地球と空間内の物
体の間の電磁エネルギーのループをメモリ資源として利
用する方法を開示している。この米国特許においては、
データは電磁エネルギーループ内にロードされ、かつそ
のループから検索される。しかし、アクセス時間は地球
と、メモリ資源を供給する衛星との間の遅延時間である
から、アクセス時間は比較的長い。また、電磁妨害によ
るデータの劣化が通過においてのみアドレスされる。

（課題を解決するための手段） 本発明は、リングネットワークで接続される多数のプロ
セッサを有するコンピュータ装置で実施される。この明
細書で用いるリングネットワークという用語は、そのネ
ットワーク内の結合されているプロセッサが、結合され
ているプロセッサのうちの他の第１のプロセッサにより
供給されるメツセージを一般に受け、結合されているプ
ロセッサの他の第２のプロセッサへメツセージを一般に
送るようなネットワークを指すものである。このネット
ワークは物理的または論理的にリングとして構成できる
。

このコンピュータ装置は複数のネットワークアダプタを
含む。多数のプロセッサのおのおのに１つのネットワー
クアダプタが組合わされる。ネットワークアダプタは、
リングネットワークを連続的に循環する１組のデータス
ロットまたはパケットに対して動作できる。ネットワー
クアダプタは、プロセッサの間でデータを転送するため
、またはネットワークメモリ資源としてパケットが用い
られるかどうかを判定するために、それらのパケット内
のデータを直接アクセスする回路をネットワークアダプ
タは含む。パケットがネットワークメモリ資源として用
いられる場合には、ネットワークアダプタは、データを
それの関連するプロセッサへ供給することなしに、スロ
ット中のデータを５ 読出して、直接修正する別の回路を含む。

（実施例） 第１図は、本発明の一実施例を含むことができるコンピ
ュータ装置のブロック図である。この装置はＰ個のトラ
ンザクションプロセッサ４０ａ〜４０ｐを含む。各トラ
ンザクションプロセッサは各共用メモリインターフェイ
スＢｏａ〜３０ｐと、それぞれのネットワークアダプタ
２０ａ〜２０ｐとへ結合される。ネットワークアダプタ
はそれに組合わされるトランザクションプロセッサをリ
ングネットワークＩＯへ結合する。リングネットワーク
は、たとえば通常の光フアイバーネットワークで構成で
き、省略時（ｄｅｆａｕｌｔ）により各プロセッサがパ
ケットを他の第１のプロセッサへ送り、他の第２のプロ
セッサからバケ・トドを受けるように、ネットワークア
ダプタ２０ａ〜２０ｐをリング状に結合する。

本発明の実施例を含むコンピュータ装置においては、コ
ンピュータのリングネットワーク１０の帯域幅の一部と
、データパケットをネットワークを通じて送るための伝
播遅延とが、すべてのプロセ６ ッサにより共用されるメモリ資源として用いられる。

この種の装置の正常な動作においては、プロセッサの間
で転送すべきデータを含むパケットは、データが送られ
ている間だけ出る。たとえば、第１図に示すコンピュー
タ装置においては、２つのプロセッサの間の通信は次の
ようにして行うことができる。たとえば、送信プロセッ
サ４０ａはたとえば受信プロセッサ４０ｐへ送るための
データパケットを用意する。このデータパケットは共用
メモリインターフェイス３０ａを通ってネットワークア
ダプタ２０ａへ送られる。ネットワークアダプタ２０ａ
においては、受信プロセッサと、パケット開始区切りと
、パケット終了区切りとのための識別子がデータパケッ
トに付加される。パケットは変調された光信号へ変換さ
れる。それらの光信号はネットワークを通じてネットワ
ークアダプタ２０ｂへ送られる。ネットワークアダプタ
２０ｂはパケットを受け、それらのプロセッサ識別子を
パケット中の識別子と比較し、両者は一致しないから、
そのネットワークアダプタはパケットをチェーン内の次
のネットワークアダプタへ送る。

パケットがネットワークアダプタ２０ｐにより受けられ
るまでこの動作は続けられて、各ネットワークアダプタ
２０はパケットを次のネットワークアダプタ２０へ送る
。このネットワークアダプタはそれ自身のプロセッサ識
別子と、データパケット中のプロセッサ識別子との一致
を見つける。したがって、それはネットワークからパケ
ットを除去し、そのパケットを共用メモリインターフェ
イス３０ｐを介してトランザクションプロセッサ４０ｐ
へ送る。

本発明の一実施例においては、データパケットを保持で
きる比較的多数のスロットが、装置の初期設定中にネッ
トワークにおいて発生される。たとえば、ネットワーク
アダプタ２０の初期化ルーチンの一部として、空きスロ
ットを一定の間隔で発生させるために、ネットワークア
ダプタ２０ａの１つをプログラムできる。正常な動作に
おいては、それらのスロットを空にして、上記のように
それらのスロットがデータパケット、または１つあるい
は複数の種類のネットワークメモリパケットを伝えるこ
とができる。それらのネットワークメモリパケットは宛
先プロセッサを有しない。それらのネットワークメモリ
パケットはネットワークを無限に循環することを意味す
る。

以上説明した本発明の実施例においては、ネットワーク
メモリパケットは、共用データベースへのアクセスを制
御するために用いられる。しかし、このロッキング装置
は共用メモリ資源をどのように使用できるかの１つの例
を意図するものである。

ネットワークメモリパケットを用いて、結合されている
プロセッサの間で負荷を分配および平衡させるためのタ
スク待ち行列を保持することを意図するものである。

リングネットワークは共用メモリスロットを設定するた
めの媒体を提供するものである。本発明のこの実施例に
おいては、リングネットワーク１０は光ファイバで構成
される。それらの光ファイバはネットワークアダプタ２
０ａ〜２０ｐをリング状に結合する。このリングを循環
するデータは第２図９ に示すように多重スロットとして編成される。この実施
例は固定長スロットを用いるが、各種のパケットをネッ
トワークに沿って送るために可変長パケットを使用する
ことも意図するものである。

この共用メモリ機構の基礎は、１つのネットワークアダ
プタ（たとえば２０ａ）から隣のネットワークアダプタ
（たとえば２０ｂ）へデータを送る際の固有の伝播遅れ
である。この伝播遅れは光ファイバの長さ１キロメート
ル（ＫＭ）当り約５μｓである。この実施例においては
、リングネットワークにおける伝送速度は１ｃｂｐｓで
あると仮定している。

この伝播速度においては、光ファイバの長さＩＫＭ中に
約５０００ビツトを保存させることができる。

与えられた任意の時刻にリングネットワークに存在させ
ることができるデータの量は、メツセージがネットワー
クアダプタ２０の１つにおいて遭遇する処理遅れによっ
て更に増加できる。一般に、ネットワークに存在させる
ことができるビットの数は、伝送速度と、ネットワーク
の伝送遅れおよび処理遅れの和との積である。

０ 光ファイバネットワークにより送られるデータはいくつ
かが並列なビット流で送ることができ、それらのビット
流は、光ファイバを通じて伝送される光信号で周波数分
割多重化または波分割（νａｖｅｄｉｖｉｓｉｏｎ）　
　多重化とすることができる。それらの各ビット流１組
の独立スロットとして取扱うことができる。しかし、本
発明の説明を簡単にするために、第１図にはビット流が
１つだけ示されている。この実施例においては、このビ
ット流はＮ個の固定長スロットに分割される。各スロッ
トはデータパケットに対応する。第２図に示すように、
引き続くスロットの間（すなわち、空白領域）の情報の
数バイトがスロット間間隙として維持される。この間隙
は各種のネットワークアダプタを同期させるために用い
られる。

データスロットのフォーマットを第３図に示す。

各スロットはスロットスタート区切り（ＳＳＤ）フィー
ルド３１０と、スロット形式（８Ｔ）フィールド３０８
と、データフィールド３０６と、たとえば周期的冗長性
検査（ＣＲＣ）値を含む誤り検出フィールド３０４と、
スロット終了区切り（ＳＥＤ）フィールド３０２とで構
成される。

本発明のこの実施例においては、８Ｂ／ＩＯＢ伝送コー
ドがデータを光ファイバネットワークを介して送るため
に用いられる。この種のコードに対しては、ネットワー
クを介して送られる８ビツトバイトがそれぞれＩＯビッ
ト値へ変換される。各値における余分な２ビツトは、デ
ータ流からの同期化クロック信号の回復を容易にするた
め、および５ＳＤ３１０と５ＥＤ３０２のような特殊な
制御キャラクタを設定するために用いられる。

本発明のこの実施例で用いられる特定の伝送コードが、
アイビーエム（ＩＢＭ）研究開発ジャーナル（Ｊｏｕｒ
ｎａｌ　ｏｆ’　Ｒｅ５ｅａｒｃｈ　ａｎｄ　Ｄｅｖｅ
ｌｏｉｍｅｎｔ）　、２７巻５号１９８３年１１月号所
載の「直流平衡、区画ブロック、８Ｂ／ＩＯＢ伝送コー
ド（Ａ　ＤＣ−Ｂｅｌａｎｃｅｄ、Ｐａｒｔｉｔｉｏ−
ｎｅｄ−Ｂｌｏｃｋ、８Ｂ／ＩＯＢ　Ｔｒａｎｓｏ＋１
ｓｓ１ｏｎ　Ｃｏｄｅ）　Ｊと題するニー・ワイドマー
（Ａ、Ｗｉｄａｅｒ）他の論文に記載されている。この
コードは、８ビツトデータバイトを符号化するために用
いられる２５６個のキャラクタ以外に１２個の特殊なキ
ャラクタを含む。それらの特殊コードのうち、Ｋ、２８
．１およびに、２８．５と表される２個の特殊コードが
、それぞれスロット開始区切りおよびスロット終了区切
りとして用いられる。

スロット形式フィールド３０８のために単一コードデー
タキャラクタ（すなわち、２５６個のうちの１個）が用
いられる。本発明のこの実施例においては、４種類のス
ロットを設けることができる。

各スロットにはフィールド３０８中の異なるキャラクタ
がある。それら４つの種類は空き（ＥＭＰＴＹ）、デー
タ（ＤＡＴＡ）、ネットワークメモリ（ＮＥＴＷＯＲＫ
　ＭＥ−ＭＯＲＹ）　、ネットワークメモリ制御（ＮＥ
ＴＷＯＲＫ　ＭＥＭＯ−ＲＹ　Ｃ０ＮＴＲ０Ｌ）である
。スロット種類ＥＭＰＴＹは、スロットが現在用いられ
ていないこと、したがって下記のプロトコルに従って別
の形式のスロットへ変換するために利用できることを示
す。スロット形式ＤＡＴＡは、１つのトランザクション
プロセッサ４０から他のプロセッサへ送られるデータパ
ケットのために用いられる。

３ スロット形式ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹは、宛先を
指定されることなしにネットワークを循環する入城情報
を保持するために用いられ、ネットワークアダプタ２０
ａ〜２０ｐのいずれかによりアクセスできる。

ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹを格納、削除、検査オヨ
び修正するためのプロトコルは特定の用途に依存する。

本発明の以下に述べる実施例においては、ロック管理用
途に使用するためのプロトコルを説明する。

形式フィールドＮＥＴνＯＲＫ　ＭＥＭＯＲＹ　Ｃ０Ｎ
ＴＲ０Ｌを有するフィールドは、ネットワークアダプタ
によって修正されるまでネットワークに沿って循環する
点がＮＥＴＷＯＲＫ　ＭＥＭＯＲＹスロットに類似する
。しかし、ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹ　Ｃ０ＮＴＲ
０Ｌスｏ　ットを下記のような各種の制御機能のために
使用できるように、ＮＥＴ−ＷＯＲＫ　ＭＥＭＯＲＹ　
Ｃ０ＮＴＲ０Ｌ　ス０　ットをＮＥＴＷＯＲＫ　ＭＥＭ
ＯＲＹから区別できる。

下記のロック管理装置においては、個々のロックエンテ
ィティは独特の識別子、ロックモード（たとえば、ロッ
クされた、または利用可能）を含み、そのロックモード
が「ロックされた」であ４ るとすると、現在ロックを保持しているタスクの指示と
、ロックを獲得することを待つタスクのリストとを含む
。典型的なデータベース管理装置においては、個々のロ
ックエンティティの数を非常に大きくできる。この実施
例においては、種々のロックエンティティが、それの識
別子を基にしてハツシュクラスへ割当てられる。それら
のハツシュクラスはロックエンティティとして取扱われ
、それらをネットワークプロセッサにより「獲得できる
」。ハツシュクラスについての状態情報がＮＥＴＷＯＲ
Ｋ　ＭＥＭＯＲＹ　　を用イテネットワークに維持され
る。

ハツシュクラスは、たとえば通常のハツシュ機能を各ロ
ック識別子へ適用することにより、設定できる。ハツシ
ュクラスというのは、各ロックエンティティに対してハ
ツシュクラスのアドレスを発生する多数−１マツピング
機能である。各種のロックエンティティにより保護され
ているデータについての基準の局部性を利用するために
は、データベース中の関連するレコードを制御するロッ
クエンティティを同じハツシュクラスヘマ・ツブするこ
とが望ましい。

与えられたハッシュクラスヘマツプされる各種のロック
に関連するデータは、ロック表として知られているデー
タ構造中に維持される。この実施例においては、各種の
ノ１ツシュクラスを表す口・ツク表はプロセッサ間に分
割され、各ロック表はノ１ッシ二りラス内に全てのロッ
クエンティティについてのロックエントリイを含む。ノ
＼ツシュクラス内に個々のロックを獲得すること、およ
び、（ケ・ソトから個々のロックを解放することが、パ
ケ・ソトを「所有する」プロセッサにより管理される。

この実施例においては、ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹ
のスロットは大域ロックエンティティとして用いられる
。

それらは各ハツシュクラスについての情報、すなわち、
ハツシュクラスがトランザクションプロセッサ４０ａ〜
４０ｐのどれに所有されているかの情報を有し、もしそ
うであればプロセッサの同一性を保持する。それらのＮ
ＥＴＷＯＲＫ　ＭＥＭＯＲＹスロットは、ロックエンテ
ィティを獲得するために必要な時間を短縮し、ロックに
より保護されているデータをアクセスするために用いら
れる。

このプロトコルの背後の論理的根拠は、妥当な数のハツ
シュクラス（たとえば１６に〜３２Ｋ）で、ロック要求
が行われた時に特定のハツシュクラスが獲得される確立
は低いことである。したがって、ネットワークメモリは
ハツシュクラスに対する要求を迅速に許して、要求して
いるタスクが、どのようなメツセージもプロセッサの間
に送る必要なしに、データを直ちにアクセスすることを
許す。

これは、ロック要求を許可する際にトランザクションプ
ロセッサにより生じさせられる処理の遅れをほとんどな
くすことによって、ロックを獲得するためのタスクを要
求する時間を短くする。

獲得されたハツシュクラスに対応するＮＰＴＷＯＩ？Ｋ
ＭＥＭＯＲＹは、パケットを識別する第１のサブフィー
ルド（図示せず）をそれのデータフィールド８０６に含
む。この実施例においては、このサブフィールドは３２
ビツトを含む。データフィールド３０Ｂの第２のサブフ
ィールド（図示せず）が、ハツシュ７ クラスを有するトランザクションプロセッサ４０ａ〜４
０ｐを識別する。プロセッサにより所有されているハツ
シュクラスだけがＮＥＴＷＯＲＫ　ＭＥＭＯＲＹスロッ
ト中に対応するエントリイを有する。

ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹスロットにより表されて
いるハツシュクラスの獲得と解放はネットワークアダプ
タ２０ａ〜２０ｐの１つにより行われる。第４図は、第
１図に示されているコンピュータ装置に用いるために適
当なネットワークアダプタの一例のブロック図を示す。

第４図において、太い矢印は、多ビツトデジタル信号を
伝えるための多ビツト経路を表し、細い矢印は１ビット
デジタル信号を伝える経路を表す。

第４図に示されているネットワークアダプタ２０は、ネ
ットワークアダプタＩＯから変調された光信号を受け、
それらの光信号を電気信号へ変換し、それから電気信号
により表されている１０ビット符号化されたバイト値を
一連のビット直列８ビツトバイト値へ変換する。この一
連の値はデマルチプレクサ４０４を介して一対のシフト
レジスタ４０６、８ ４０８の１つへ加えられる。デマルチプレクサ４０４は
制御論理４２８により制御されて、受けたスロットをシ
フトレジスタ４０Ｂと４０８へ交互に加える。

下記のようにデータスロットがネットワークアダプタに
より処理されると、それらのデータスロットはシフトレ
ジスタ４０Ｂ、４０８の一方からビ・ソト直列データ流
としてマルチプレクサ４２４を介して桁送り出される。

マルチプレクサ４２４の出力端子は８ビツトバイトを１
０ビツト値に符号化して、それらの値をビット直列流と
してネット９−クアダプタ１０へ供給する出力バッファ
４２Ｂへ結合される。

シフトレジスタ４０Ｂと４０８は、１つのスロットがシ
フトレジスタ内へ順次送りこまれると、別のスロットが
順次送り出されるように、制御される。

この桁送り動作中は他のシフトレジスタ内のスロットが
スロットバッファ４１０へ転送されて、ネットワークア
ダプタにより処理されるようにする。

したがって、ネットワークアダプタ２０により行われる
全ての処理は、１つのスロットにより保持されているデ
ータのパケットで桁送りするために求められる時間内で
終らされる。パケットがシフトレジスタ４０６または４
０８の一方へ送りこまれると、そのパケットは、ｌクロ
ックサイクル中に、シフトレジスタの並列出力ポートを
通ってスロットバッファ４１０へただちに転送される。

別の実現例においては、ネットワークメモリ資源を供給
するために、固定長スロットの代りに可変長パケットを
使用できる。これは標準的なパケット転送プロトコルを
用いて実現できる。この別の実現例においては、入力バ
ッファ４０２と、デマルチプレクサ４２４と、出力バッ
ファ４２Ｂとは、可変長データパケットの送受信を行う
他の等しい回路で置換できる。この種の回路は知られて
いるかう説明は省く。この別の実施例においては、この
実施例で用いられるスロットにより表される固定長パケ
ットを可変長パケッシで置き換える。

シフトレジスタ４０Ｂと４０８の２つの入力／出力ポー
トに加えて、スロットバッファ４１０は、入来スロット
待ち行列４１８とハツシュクラス待ち行列４１６へデー
タをそれぞれ供給するための２つの出力ポートを有する
。スロットバッファ４１０は、出カスロット待ち行列４
２０とハツシュクラス要求待ち行列４２２からデータを
受けるためにそれぞれ結合される２つの入力ポートも有
する。また、スロットバッファは比較器４１２の１つの
入力ポートへ結合される出力ポートを有する。

比較器４１２の別の入力ポートが比較バッファ４１４へ
結合される。この比較バッファはハツシュクラス要求待
ち行列４２２からデータを受けるために構成される。こ
の実施例において用いられる比較バッファ４１４は、た
とえばＥＭＰＴＶスロットと、関連するトランザクショ
ンプロセッサのための受信ＤＡＴＡスロットとを表すス
ロットデータと、下記のハツシュクラス要求動作のため
の多数のパターンとを保持する。制御論理４２８はそれ
らのパターンの間で急速に切換わって、比較器４１２の
出力信号から、スロットバッファ４１０により保持され
ているスロットの種類を判定する。

加えられる２つのデータ入力の間の一致を示す比較器４
１２の出力信号が、制御論理４２８の入力端１ 子へ加えられる。制御論理４２８は、入力バッファ４０
２により受けたデータから発生されたネットワーククロ
ック信号と、出カスロット待ち行列４２０とハツシュク
ラス要求待ち行列４２２とからのそれぞれの信号ＳＤＲ
５ＨＣＲとをも受ける。それらの信号はそれぞれの待ち
行列が空でないことを示す。

ネットワークアダプタ中の他の全ての装置は制御論理４
２８により供給される信号により制御される。明確にす
るために、それらの制御信号は第４図には示されていな
いが、制御論理４２８により実行される制御機能を第４
〜８図を参照して以下に説明する。

第４図に示されているネットワークアダプタ２０は５つ
の基本的な機能を行う。すなわち、ネットワークアダプ
タ２０は、それの関連するトランザクションプロセッサ
へ向けられていないＮＥＴＷＯＲＫＭＥＭＯＲＹ　　ス
ロットまたはデータパケットをネットワークＩＯの次の
脚へ送り、それの関連するトランザクションプロセッサ
へ向けられているＤＡＴＡパケットをネットワークｌＯ
から受け、それのトランザ２ クシランプロセッサにより供給されたＤＡＴＡパケット
をネットワークｌＯへ送り、パケットロックエンティテ
ィを獲得するための要求を処理し、パケットロックエン
ティティを解放することを要求する。

ネットワークアダプタ２０において開始される機能に対
しては、パケットロックエンティティを獲得し、解放す
るための要求は最高の優先度を有し、これにＤＡＴＡパ
ケットが続く。スロットの送りと、ＤＡＴＡパケットの
受信とはパケットの到達により開始され、独立に取扱う
ことができ、または、下記に概略を述べるように、ネッ
トワークアダプタ２０により開始される機能の取扱いの
サブプロセスとして取扱うことができる。

第５図は、ハツシュクラスロックエンティティを獲得す
るために、トランザクションプロセッサ４０からの要求
に応じたネットワークアダプタ２０の動作を示すブロッ
ク図である。その要求、実際にはハツシュクラス要求待
ち行列からの信号ＨＣＨ。

はステップ５０２で受けられる。ステップ５０４におい
ては、制御論理４２８は比較バッファを調整してＥＭＰ
ＴＶスロットパターン、すなわち、ＥＭＰＴＹスロット
形式値を有するスロットパターンを比較器４１２へ供給
する。

各スロットがネットワークから受けられると、それはス
ロットバッファ４１０ヘコピーされ、比較バッファ４１
４により供給されるＥＭＰＴＹスロットパターンと比較
される。ＥＭＰＴＹパケットの用意においてシステムオ
ーバーヘッドを減少するために、比較器４１２に制御論
理４２８により命令して、スロットパターンのスロット
形式フィールド３０８と受けたスロットを比較するだけ
である。

比較器が一致を示さない信号を戻すとすると、制御論理
４２８は、ステップ５０７において比較器を調整し、受
けたパケットがＤＡＴＡパケットであるかどうかを判定
する。もし一致すると、制御論理４２８は受信データパ
ケットルーチンをステップ５０９において呼出す。この
ルーチンについては第８図を参照して以下に説明する。

ステップ５０７において、受けたパケットがＤＡＴＡパ
ケットでないとすると、制御論理４２８は、ステップ５
０８において、スロットバッファ４１０と、シフトレジ
スタ４０６．４０８と、マルチプレクサ４２４と、出力
バッファ４２６とを調整して、スロットをネットワーク
ＩＯを介して次のネットワークアダプタ２０へ再び送ら
せる。それから、制御論理４２８は次のスロットが入力
バッファ４０２に到達することを待ち、ステップ５０Ｂ
におけるテストをくり返す。

ステップ５０Ｂにおいて空きスロットが見つかると、ス
テップ５１０が実行され、要求待ち行列４２２の頭にお
けるハツシュクラス要求が比較バッファ４１４とスロッ
トバッファ４１０ヘコピーされる。次に、スロットバッ
ファ４１０により保持されているスロットがネットワー
クを介して上記のように送られる。第３図を参照して、
このスロットのデータフィールド３０Ｂは８２ビツトハ
ツシユクラス識別値と、関連するトランザクションプロ
セッサ識別子とを服務。このスロットの形式フィールド
３０８はＮｌ２ＴＷＯＲＫ　ＭＥＭＯＲＹ　Ｃ０ＮＴＲ
０Ｌヘセツトされる。

次に、ステップ５１２と５１４において、ネットワーク
アダプタ２０はスロットがネットワーク１０をま５ わる回路を終ることを待つ。ステップ５１２は受けた各
スロットのハツシュクラス識別子と要求のハツシュクラ
スフィールドを比較バッファ４１４において比較する。

この期間中に受けられた任意のデータスロットは、ステ
ップ５０７と５０９を参照して先に述べたように取扱わ
れる。

ステップ５１２において、比較バッファ４１４における
要求と同じハツシュクラス識別子を有するスロットが検
出されると、制御論理４２８はステップ５１Ｇへ分岐す
る。ステップ５１Ｂにおいては、プロセッサを受けたス
ロットのプロセッサ識別子とハツシュクラス要求スロッ
トが比較される。それらの識別子が同じであると、ステ
ップ５１８が実行される。このステップでは、確認応答
（ＡＣＫ）メツセージをハツシュクラス応答待ち行列４
１［ｉを介して共用メモリインターフェイスプロセッサ
３０へ送る。

このＡＣＫメツセージにより、トランザクションプロセ
ッサ４０で実行されているタスクが、要求されているハ
ツシュクラスを獲得し、ハツシュクラスにより保護され
ているデータ中のレコードをアク６ セスできる。

ステップ５１ｇはスロットバッファ４１０内のスロット
形式もＮＥＴＷＯＲＫ　ＭＥＭＯＲＹへ変えて、スロッ
トをネットワークｌＯを介して送る。ハツシュクラスを
獲得したトランザクションプロセッサ４０によりそのス
ロットが解放されるまで、そのスロットはネットワーク
］Ｏを循環する。そのスロットがネットワークｌＯを循
環している間に、そのスロットはハツシュクラスが現在
獲得されていることを示す。

ステップ５１ｇの後で、ハツシュクラス要求の処理は終
る（ステップ５２４）。

ステップ５１６において、受けたスロットのプロセッサ
識別子がハツシュクラス要求スロットのそれに一致しな
いとすると、受けたスロットは再び送られ、否定的な確
認応答（ＡＣＫ）が関連するトランザクションプロセッ
サ４０へ送られる、ステップ５２０゜ ステップ５２２において、受けたスロットのスロット形
式フィールド３０ｇカＮＥＴＷＯＲＫ　ＭＥＭＯＲＹで
あれば、ハツシュクラスは別のプロセッサにより獲得８ されていた。この実施例においては、ネットワークアダ
プタ２０は、ステップ５２３において、共用メモリイン
ターフェイスプロセッサ３ｏにより、メツセージをそれ
のトランザクションプロセッサ４ｏへ送る。ハツシュク
ラス応答待ち行列４１Ｂを介して送られたこのメツセー
ジはトランザクションプロセッサ４０を調整して、ハツ
シュクラスを有するプロセッサからロックエンティティ
を要求する。これは、ステップ５１２で受けたスロット
内に示されているプロセッサに対する要求を含んでいる
ＤＡＴＡスロットを送ることによって行われる。このＤ
ＡＴＡスロットは下記のように出スロット待ち行列４２
０を通じて送られる。ステップ５２３は、ステップ５２
４への分岐により示されているように、ハツシュクラス
要求の処理を終らせる。

ステップ５２２において、受けたスロットのスロット形
式がＮＥＴＶＯ］？Ｋ　）ＩＥＭＯＲＹでなかったとす
ると、それハＮＥＴＷＯＲＫ　ＭＥＭＯＲＹ　Ｃ０ＮＴ
Ｒ０Ｌであった。この形式値は、対象プロセッサと同時
にハツシュクラスを獲得することを別のトランザクショ
ンプロセッサが意図したことを示す。この例においては
、ネットワークアダプタ２０は比較バッファからのハツ
シュクラス要求を削除し、メツセージをそれのトランザ
クションプロセッサ４０へ送る。このメツセージはトラ
ンザクションプロセッサ４０に、ランダムなバックオフ
期間の後にハツシュクラスを獲得するという意図を再ス
ケジュールさせる。ランダムなバックオフ期間の長さは
各要求プロセッサにより決定される。ステップ５２Ｂの
後で、ハツシュクラス要求に対する処理は、ステップ５
２４への分岐により示されているように終らされる。

第６図は、ハツシュクラス要求待ち行列４２２からのハ
ツシュクラス解放要求の取扱いを示す流れ図である。ス
テップ６０２において要求が受けられた後で、制御論理
４２８は待ち行列４２２を調整して、解放要求のための
スロットパターンを比較バッファ４１４にコピーする。

このスロットパターンはスロット形式ＮＥＴＷＯＲＫ　
ＭＥＭＯＲＹと、ハツシュクラス識別子と、関連するト
ランザクションプロセッサ４０のプロセッサ識別子とを
有する。次に、ステップ９ ６０Ｂと６０８において、受けた各スロットは、一致が
見出だされるまで、比較バッファ４１４において解放要
求スロットと比較される。スロット形式と、ハツシュク
ラス識別子と、スロッ′トのプロセッサ識別子とがステ
ップ６０Ｂにおいて比較される。この期間中に受けられ
るどのデータスロットも、第５図のステップ５０７と５
０９を参照して述べたようにして取扱われる。

ステップ６０Ｂにおいて一致が見つけられると、制御論
理４２８はスロットバッファ４１０を調整して、受けた
スロットのスロット形式フィールドをＥＭＰＴＹヘセッ
トし、それからシフトレジスタ４０８゜４０８と、マル
チプレクサ４２４と、出力バッファ４２６とを調整して
、ＥＭＰＴＹスロットをネットワーク■０を介して送る
。

第７図は、トランザクションプロセッサ３ｏがらのデー
タ送り要求の処理を示す流れ図である。この要求は共用
メモリインターフェイスプロセッサを介して送られ、ネ
ットワークアダプタ２ｏの出スロット待ち行列へ加えら
れる。ステップ７０２にお０ いて、要求すなわち信号ＳＤＲが出スロット待ち行列４
２０から制御論理により受けられる。ステップ７０４に
おいて、ＥＮＰＴ’ｌスロットパターンが比較バッファ
４１４ヘコピーされる。上記のように、比較バッファは
いくつかのスロットパターンを含み、ＥＭＰＴＹパター
ンをバッファヘコピーするのではなくて、制御論理４２
８はバッファへ切換えてプリセットＥＭＰＴＶパターン
を供給する。

ステップ７０Ｂと７０８において、ネットワークアダプ
タ２０により受けられた各スロットはＥＭＰＴＹスロッ
トが見つかるまで検査される。この期間中に遭遇するデ
ータ受信要求スロットは、第５図のステップ５０７と５
０９を参照して述べたようにして取扱われる。ＥＭＰＴ
Ｖスロットが受けられると、ステップ７１０において制
御スロット４２８は出スロット待ち行列４２０を調整し
て、ＥＭＰＴＶスロットへ送るデータをバッファ４１０
にコピーさせる。それからスロットバッファ４１０は調
整されてそれの形式フィールドをＤＡＴＡへ変え、その
スロットをネットワークＩＯへ送る。

第８図は、データスロットが入力バッファ４０２と、デ
マルチプレクサ４０４と、シフトレジスタ４０Ｂ、４０
ｇとを介してスロットバッファ４１０で受けられた時に
行われるステップを示す。スロットバッファ４１０へ新
しいスロットがロードされるたびに、出スロット待ち行
列４２０またはハツシュクラス要求待ち行列４２２から
の任意の係属中の要求とは無関係に、制御論理４２８は
比較器４１２と比較バッファ４１４を調整して、受けた
スロットがＤＡＴＡスロットであるか、およびそれの宛
先ステップが受信ネットワークアダプタに関連するトラ
ンザクションプロセッサ４０であるかどうかを判定する
。

ステップ８０２において、制御論理４２８は、新しいス
ロットが受けられたこと、およびそのスロットがスロッ
トバッファ４１０へ結合されたことを入力バッファ４０
２により知らされる。この信号に応答して、制御論理４
２８は比較器４１２と比較バッファ４１０を調整し、待
ち行列４２０または４２２からの未解決の要求に関連す
るテストを行う。ステップ８０５において、それらのテ
ストのいずれにも合格したとすると、ステップ８０７に
おいて制御論理はネットワークアダプタ回路を調整して
、第５〜７図を参照して先に述べたようにして要求を処
理する。しかし、それらのテストのいずれにも合格しな
いとすると、スロットはＤＡＴＡスロットであり、処理
はステップ８０４へ進む。

ステップ８０４においては、制御論理４２８は比較バッ
ファ４１４を調整して、関連するトランザクションプロ
セッサ４０のプロセッサ識別子とＤＡＴＡスロット形式
値を供給する。ステップ８０６において、受けたメツセ
ージのプロセッサ識別子がバッファ４１４内の識別子に
一致しないとすると、スロットはステップ８０８におい
てネットワークＩＯへ送り出される。しかし、ステップ
８０６において、プロセッサ識別子が一致したとすると
、制御論理４２８はステップ８１０においてスロットバ
ッファ４１０を調整し、受けたスロットデータを入来ス
ロット待ち行列にコピーする。次に、バッファ４１０内
のメツセージのスロット形式フィールドがＥＭＰＴＹに
セットされ、スロットがネットワークＩＯへ送り返され
３ る。

第５〜７図を再び参照して、受けたデータスロットを取
扱うプログラムコードへの入力点は第８図のステップ８
０４である。ステップ８０４．８０６．８０８．８１０
．８１２は第５図のステップ５０９に対応する。

以上、大域ロック管理装置について本発明を説明したが
、ＮＥＴ讐ＯＲＫ　ＭＥＭＯＲＹスロットに対して他の
使用も見出だすことができる。

ＮＥＴＷＯＲＫ　ＭＥＭＯＲＹスｏ　ットの意図された
１つの用途は、トランザクション処理装置におけるタス
クスケジューリングと負荷の平衡である。タスクスケジ
ューリングに対しては、入城タスク待ち行列をＮＥＴＷ
ＯＲＫ　ＭＥＭＯＲＹスロットを用いて定義できる。

この待ち行列におけるエントリイは、たとえば、トラン
ザクションを実行するために必要な任意のテキストレコ
ードおよびプログラムの指示を含む特定のトランザクシ
ョンに対する要求である。この待ち行列のエントリイ゛
はネットワークを連続して循環する。各待ち行列エント
リイを受けるたび４ に、受信プロセッサは要求されているデータとプログラ
ムをそれの利用可能な資源と比較し、タスク負荷を出て
、トランザクションを受け、または捨てる。トランザク
ションが受けられたとすると、それは入城タスク待ち行
列から除去される。さもないと、それはネットワークへ
戻される。

負荷平衡のためには、過負荷になりつつあるプロセッサ
が、タスクの実行に必要なデータとプログラムとの指示
を含んでいるタスクをＮＥＴＷＯＲＫＭＥＭＯＲＹ　　
中に置く。このスロットが別のプロセッサにより受けら
れると、プロセッサが利用できる機能（すなわち、プロ
グラムとデータレコード）が要求されている機能と比較
され、一致が見出だされて、現在のタスク負荷がそれを
許したとすると、プロセッサは実行すべきタスクをスケ
ジュールする。受信プロセッサは、タスクを受けた要求
プロセッサへメツセージを送る。

以上、いくつかの実施例について本発明を説明したが、
本発明の要旨および範囲内で変更して上記のように実施
できることが当業者は分かるであろう。

【図面の簡単な説明】

第１図は本発明の一実施例を含むコンピュータ装置のブ
ロック図、第２図は本発明の詳細な説明するために有用
な第１図に示されているリングネットワークの図、第３
図はネットワークにおけるデータスロットのデータ構造
図、第４図は第１図に示されているコンピュータ装置に
使用するのに適当なネットワークアダプタのプロセシン
グ図、第５〜８図は第４図に示されているネットワーク
アダプタの動作を説明するために有用な流れ図である。 ２０ａ〜２０ｐ・・・ネットワークアダプタ、３０ａ〜
３０ｐ共用メモリインターフエイス、４０ａ〜４０ｐ・
・・トランザクションプロセッサ、４０２・・・入力バ
ッファ、４０４・・・デジタルマルチプレクサ、４０Ｂ
、４０８・・・シフトレジスタ、４１０・・・スロット
バッファ、４１２・・・比較器、４１４・・・比較バッ
ファ、４２４・・・マルチプレクサ、４２６・・・出力
バッファ、４２８・・・制御輪７

Claims (1)

1. 【特許請求の範囲】 １、論理リングネットワークにより複数のプロセッサが
   相互に接続され、データのパケットがネットワークを通
   じて送られるようになっている多重プロセッサコンピュ
   ータ装置用の共用メモリ設備において、 第１の値と第２の値のうちの１つを有することができる
   パケットの種類標識を、個々のパケットに対して、定め
   るためのパケット種類指定手段と、前記第１の値を有す
   る前記パケットの種類標識に応答して、前記複数のプロ
   セッサの間で送られるメッセージとして前記パケットを
   処理し、かつ前記第２の値を有する前記パケットの種類
   標識に応答して、前記リングネットワーク上を無限に循
   環する共用メモリ資源として前記パケットを処理する手
   段と、 を備える多重プロセッサコンピュータ装置用の共用メモ
   リ設備。 ２、請求項１記載の共用メモリ設備において、前記パケ
   ットの種類標識は前記個々のパケット内のデータフィー
   ルドであり、前記パケットの種類指定手段は、前記第１
   の値と前記第２の値のうちの１つを持つように前記個々
   のパケット内のパケットの種類フィールドを修正する手
   段を含み、前記パケットを処理する前記手段は、前記個
   々のパケットのパケットの種類を前記パケットの種類値
   と比較して制御信号を発生し、所定の値を有する制御信
   号を基にしてパケットを第１の宛先へ向ける、 共用メモリ設備。 ３、請求項１記載の共用メモリ設備において、前記リン
   グネットワークは光ファイバネットワークである共用メ
   モリ設備。 ４、請求項１記載の共用メモリ設備において、前記複数
   のプロセツサによる共用されているデータの同時アクセ
   スを制御するためのロック管理として前記共用メモリ設
   備を利用するためのロック管理手段を更に含み、このロ
   ック管理手段は、前記第２のパケットの種類を有する前
   記個々のパケットの１つをロックエンティティとして識
   別する第１の手段と、 前記１つのパケットを獲得するための要求を各前記複数
   のプロセッサへ通知する第２の手段と、前記複数のフォ
   ーマットの別のものによる前記１つのパケットの潜在的
   に衝突する使用を提出する第３の手段と、 複数のプロセッサの全てが前記第２の手段による前記１
   つのパケットを獲得する要求を通知された後、および前
   記１つのパケットの衝突する使用がないことが前記第２
   の手段により検出された後で、前記１つのパケットを獲
   得されたロックエンティティとしてマークする第４の手
   段と、 を備える共用メモリ設備。 ５、リングネットワークにより相互に接続される複数の
   プロセッサを含み、それらのプロセッサの間の通信を、
   前記ネットワークを介する個々のデータスロット中を送
   られたデータパケットを介して行う、コンピュータネッ
   トワークを動作させる方法において、 ａ）前記データパケット中のデータの一部を、第１の値
   と第２の値のうちの１つを有するスロット形式標識とし
   て解釈する過程と、 ｂ）前記第１の値に等しいスロット形式を有するデータ
   パケットを、前記複数のプロセッサのうちの２つの間で
   送られているものとして処理する過程と、 ｃ）前記第２の値に等しいスロット形式を有するデータ
   パケットを、リングネットワークを無限に循環する共用
   メモリ資源として処理する過程と、を備えるコンピュー
   タネットワークを動作させる方法。 ６、請求項５記載の方法において、 過程ａ）は前記データパケットのスロット形式部分を、
   第１の値と、第２の値および第３の値のうちの１つを有
   するものとして解釈する過程を含み、 ｄ）前記第３の値に等しいスロット形式を有するデータ
   パケットを空パケットとして処理する過程、 を更に含み、この過程ｄ）は、 ｄ１）前記複数のプロセッサの１つからの第１の形式の
   要求に応答して、スロット形式を前記第３から前記第１
   の値へ変える過程と、 ｄ２）前記複数のプロセッサの１つからの第２の形式の
   要求に応答して、スロットの形式を前記第３の値から前
   記第２の値へ変える過程と、を含む方法。 ７、請求項６記載の方法において、前記通信ネットワー
   クは、前記複数のプロセッサによる共用データの同時ア
   クセスを制御するためにロック管理装置として動作させ
   られ、 前記第２のスロット形式は、それの対応するデータパケ
   ットがロックエンティティであることを示し、 過程ｄ２）は前記複数のプロセスの１つによる要求に応
   答して生じて、前記ロックエンティティを発生する、 方法。 ８、請求項７記載の方法において、 ｅ）それのデータパケット中に前記第２のスロット形式
   を有するスロットと、要求するプロセッサの識別子と、
   要求されるロックエンティティの識別子とを送ることに
   より、前記ロックエンティティを獲得することの、前記
   要求するプロセッサによる、要求を前記複数のプロセッ
   サの全てへ知らせる過程と、 ｆ）送られたロックエンティティ識別子に等しいロック
   エンティティ識別子と、要求するプロセッサの識別子と
   はコードなるプロセッサ識別子とを有する受けたパケッ
   トを検出することにより、前記複数のプロセッサの１つ
   により前記ロックエンティティの衝突する使用を検出す
   る過程と、ｇ）前記送られたスロットが、過程ｆ）にお
   けるロックエンティティの潜在的な衝突する使用を検出
   することなしに、要求するプロセッサにより受けられる
   とするならば、前記送られるスロットのスロット形式を
   、獲得されたロックエンティティを指示する第４のスロ
   ット形式へ変える過程と、を含む方法。 ９、請求項８記載の方法において、解放すべきロックエ
   ンティティを指示するロックエンティティ識別子と、前
   記第４のスロット形式識別子とを有する前記データパケ
   ットを受けることにより、前記ロックエンティティを解
   放する過程を更に含む方法。