JP2945621B2 - パケット交換機のエラー検出装置 - Google Patents
パケット交換機のエラー検出装置Info
- Publication number
- JP2945621B2 JP2945621B2 JP6100396A JP6100396A JP2945621B2 JP 2945621 B2 JP2945621 B2 JP 2945621B2 JP 6100396 A JP6100396 A JP 6100396A JP 6100396 A JP6100396 A JP 6100396A JP 2945621 B2 JP2945621 B2 JP 2945621B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- decoder
- common bus
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパケット交換機のエ
ラー検出及び修正に関するもので、より詳しくはパケッ
ト交換機の共通バスを使用するとき、ブロックコーディ
ング技法を適用してエラーを検出し修正し得るようにす
るパケット交換機のエラー検出装置に関するものであ
る。
ラー検出及び修正に関するもので、より詳しくはパケッ
ト交換機の共通バスを使用するとき、ブロックコーディ
ング技法を適用してエラーを検出し修正し得るようにす
るパケット交換機のエラー検出装置に関するものであ
る。
【０００２】
【従来の技術】パケット交換方式は、データをある一定
の大きさに区切り、それぞれの宛先を示すヘッダをつけ
たパケットを送信するものである。パケット交換方式
は、パケット交換機が、パケットにつけられたヘッダに
よりそれぞれの行き先別に振り分け、パケットを転送す
るたびに込み具合を確認し、パケット交換網の状態によ
りパケットごとに異なるルートを選択することにより、
回線の使用効率を高めることができるものとして、ま
た、パケット交換機ごとにパケット内に誤りがないかチ
ェックし訂正することができるため、高品質な伝送路が
実現されるものとして知られている。
の大きさに区切り、それぞれの宛先を示すヘッダをつけ
たパケットを送信するものである。パケット交換方式
は、パケット交換機が、パケットにつけられたヘッダに
よりそれぞれの行き先別に振り分け、パケットを転送す
るたびに込み具合を確認し、パケット交換網の状態によ
りパケットごとに異なるルートを選択することにより、
回線の使用効率を高めることができるものとして、ま
た、パケット交換機ごとにパケット内に誤りがないかチ
ェックし訂正することができるため、高品質な伝送路が
実現されるものとして知られている。
【０００３】上記パケット交換機のエラー検出及び修正
のための方法として、データ８ビットを三重化し共通バ
スを２４ビットで運用しながら、三つになった各ビット
から異常の値を検出することにより１ビットのエラーを
検出し、修正するものがある。この場合、共通バスの動
作速度を１０ＭＨｚで実行すれば、パケット交換機の交
換速度は８０Ｍｂｐｓ（ｂｐｓ：bit per second）であ
る。
のための方法として、データ８ビットを三重化し共通バ
スを２４ビットで運用しながら、三つになった各ビット
から異常の値を検出することにより１ビットのエラーを
検出し、修正するものがある。この場合、共通バスの動
作速度を１０ＭＨｚで実行すれば、パケット交換機の交
換速度は８０Ｍｂｐｓ（ｂｐｓ：bit per second）であ
る。
【０００４】従って、コード分割多重アクセス移動通信
交換機に要求される交換速度は１２０Ｍｂｐｓ以上であ
るので、現在のパケット交換機の速度では足りず、容量
及び速度の増大が切望されている。
交換機に要求される交換速度は１２０Ｍｂｐｓ以上であ
るので、現在のパケット交換機の速度では足りず、容量
及び速度の増大が切望されている。
【０００５】これに対し、従来のパケット交換機での速
度を増大させるため、二通りの方法を用いてパケット交
換機の速度を向上させることが考えられる。その一つ
は、共通バスの動作速度を１５ＭＨｚ以上に向上させて
１２０Ｍｂｐｓ以上の交換速度を得る方法であり、他の
一つは、データの幅（オクテット）を現在の８ビットか
ら１６ビットに増やして１６０Ｍｂｐｓの交換速度を得
る方法である。
度を増大させるため、二通りの方法を用いてパケット交
換機の速度を向上させることが考えられる。その一つ
は、共通バスの動作速度を１５ＭＨｚ以上に向上させて
１２０Ｍｂｐｓ以上の交換速度を得る方法であり、他の
一つは、データの幅（オクテット）を現在の８ビットか
ら１６ビットに増やして１６０Ｍｂｐｓの交換速度を得
る方法である。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな場合において、現在構成されているＴＴＬレベルで
１０ＭＨｚ以上の共通バスを構成することが難しいため
ＥＣＬレベルを使用すべきであり、これは素子の値段が
高くピン数が２倍に増加されて回路の構成が複雑になる
といった問題点がある。
うな場合において、現在構成されているＴＴＬレベルで
１０ＭＨｚ以上の共通バスを構成することが難しいため
ＥＣＬレベルを使用すべきであり、これは素子の値段が
高くピン数が２倍に増加されて回路の構成が複雑になる
といった問題点がある。
【０００７】従って、本発明の目的はパケット交換機の
共通バスを運用するとき、バス幅は２４ビットで運用し
つつ、データ幅を１６ビットにし得るブロックコーディ
ング技法を適用して、従来のように、三重化された共通
バスより２倍程度速い交換速度が得られ、エラーを検出
するとともにその検出エラーを修正し得るようにするパ
ケット交換機のエラー検出装置を提供することにある。
共通バスを運用するとき、バス幅は２４ビットで運用し
つつ、データ幅を１６ビットにし得るブロックコーディ
ング技法を適用して、従来のように、三重化された共通
バスより２倍程度速い交換速度が得られ、エラーを検出
するとともにその検出エラーを修正し得るようにするパ
ケット交換機のエラー検出装置を提供することにある。
【０００８】
【課題を解決するための手段】このような本発明の目的
を達成するためのパケット交換機のエラー検出装置は、
入力８ビットのデータとエラー検出のための４ビットの
コードビットをエンコーディングしてそれぞれ１２ビッ
トのコーディングされたベクトルを生成する第１，第２
エンコーディング手段と、該第１，第２エンコーディン
グ手段により生成されたコーディングベクトルをインタ
ーフェースする共通バスと、該共通バスを共有し前記コ
ーディングされた各々の１２ビットのベクトルを受信
し、その受信された１２ビットのベクトルからそれぞれ
もとの８ビットデータを抽出してエラーを検出及び修正
する第１，第２デコーディング手段とから構成され、前
記第１デコーディング手段は、前記共通バスを通じて入
力される１２ビットのベクトルを排他的論理化して４ビ
ットのコードビットを生成する第１デコーダーと、該第
１デコーダーで生成された４ビットのコードビットを論
理乗算して８ビットのコードビットを生成する第２デコ
ーダーと、該第２デコーダーで生成された８ビットのコ
ードビットと共通バスを通じて入力される８ビットのベ
クトルを排他的論理化してもとの８ビットデータを抽出
する第３デコーダーとからなるものである。
を達成するためのパケット交換機のエラー検出装置は、
入力８ビットのデータとエラー検出のための４ビットの
コードビットをエンコーディングしてそれぞれ１２ビッ
トのコーディングされたベクトルを生成する第１，第２
エンコーディング手段と、該第１，第２エンコーディン
グ手段により生成されたコーディングベクトルをインタ
ーフェースする共通バスと、該共通バスを共有し前記コ
ーディングされた各々の１２ビットのベクトルを受信
し、その受信された１２ビットのベクトルからそれぞれ
もとの８ビットデータを抽出してエラーを検出及び修正
する第１，第２デコーディング手段とから構成され、前
記第１デコーディング手段は、前記共通バスを通じて入
力される１２ビットのベクトルを排他的論理化して４ビ
ットのコードビットを生成する第１デコーダーと、該第
１デコーダーで生成された４ビットのコードビットを論
理乗算して８ビットのコードビットを生成する第２デコ
ーダーと、該第２デコーダーで生成された８ビットのコ
ードビットと共通バスを通じて入力される８ビットのベ
クトルを排他的論理化してもとの８ビットデータを抽出
する第３デコーダーとからなるものである。
【０００９】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。
て詳細に説明する。
【００１０】図１は本発明のパケット交換機のエラー検
出装置の構成図で、同図に示すように、入力される各々
の８ビットのデータ（ｍ０〜ｍ７），（ｍ８〜ｍ１５）
とエラー検出のための各々の４ビットのコードビットを
エンコーディングしてそれぞれ１２ビットのコーディン
グされたベクトル（ｘ０〜ｘ１１），（ｘ１２〜ｘ２
３）を生成する第１，第２エンコーディング部（１０
０），（１０１）と、該第１，第２エンコーディング部
（１００），（１０１）で生成された各々の１２ビット
のコーディングベクトル（ｘ０〜ｘ１１），（ｘ１２〜
ｘ２３）をインターフェースする共通バス（１０２）
と、該共通バス（１０２）を共有し前記コーディングさ
れた各々の１２ビットのベクトルを受信し、その受信さ
れた１２ビットのベクトル（ｙ０〜ｙ１１），（ｙ１２
〜ｙ２３）からそれぞれもとの８ビットデータ
出装置の構成図で、同図に示すように、入力される各々
の８ビットのデータ（ｍ０〜ｍ７），（ｍ８〜ｍ１５）
とエラー検出のための各々の４ビットのコードビットを
エンコーディングしてそれぞれ１２ビットのコーディン
グされたベクトル（ｘ０〜ｘ１１），（ｘ１２〜ｘ２
３）を生成する第１，第２エンコーディング部（１０
０），（１０１）と、該第１，第２エンコーディング部
（１００），（１０１）で生成された各々の１２ビット
のコーディングベクトル（ｘ０〜ｘ１１），（ｘ１２〜
ｘ２３）をインターフェースする共通バス（１０２）
と、該共通バス（１０２）を共有し前記コーディングさ
れた各々の１２ビットのベクトルを受信し、その受信さ
れた１２ビットのベクトル（ｙ０〜ｙ１１），（ｙ１２
〜ｙ２３）からそれぞれもとの８ビットデータ
【数３】 を抽出してエラーを検出及び修正する第１，第２デコー
ディング部（１０３）（１０４）とから構成される。
ディング部（１０３）（１０４）とから構成される。
【００１１】そして、前記第１デコーディング部（１０
３）は、図２に示すように、前記共通バス（１０２）を
通じて入力される１２ビットのベクトル（ｙ０〜ｙ１
１）を排他的論理化して４ビットのコードビット（ｓ０
〜ｓ３）を生成する第１デコーダー（１０３ａ）と、前
記第１デコーダー（１０３ａ）で生成された４ビットの
コードビット（ｓ０〜ｓ３）を論理乗算して８ビットの
コードビット（Ｅ０〜Ｅ７）を生成する第２デコーダー
（１０３ｂ）と、前記第２デコーダー（１０３ｂ）で生
成された８ビットのコードビット（Ｅ０〜Ｅ７）と共通
バス（１０２）を通じて入力される８ビットのベクトル
（ｙ０〜ｙ７）を排他的論理化してもとの８ビットデー
タ
３）は、図２に示すように、前記共通バス（１０２）を
通じて入力される１２ビットのベクトル（ｙ０〜ｙ１
１）を排他的論理化して４ビットのコードビット（ｓ０
〜ｓ３）を生成する第１デコーダー（１０３ａ）と、前
記第１デコーダー（１０３ａ）で生成された４ビットの
コードビット（ｓ０〜ｓ３）を論理乗算して８ビットの
コードビット（Ｅ０〜Ｅ７）を生成する第２デコーダー
（１０３ｂ）と、前記第２デコーダー（１０３ｂ）で生
成された８ビットのコードビット（Ｅ０〜Ｅ７）と共通
バス（１０２）を通じて入力される８ビットのベクトル
（ｙ０〜ｙ７）を排他的論理化してもとの８ビットデー
タ
【数４】 を抽出する第３デコーダー（１０３ｃ）とから構成され
る。
る。
【００１２】このように構成された本発明のパケット交
換機のエラー検出装置の作用効果を図１及び図２に基づ
いて詳細に説明する。
換機のエラー検出装置の作用効果を図１及び図２に基づ
いて詳細に説明する。
【００１３】まず、入力端子を通ずる１６ビットのデー
タ（ｍ５〜ｍ１５）がそれぞれ８ビットづつ第１，第２
エンコーディング部（１００），（１０１）に入力され
ると、前記第１，第２エンコーディング部（１００），
（１０１）はそれぞれ８ビットづつ入力されるデータ
（ｍ０〜ｍ７），（ｍ８〜ｍ１５）とエラー検出のため
の各々の４ビットのコードビットをエンコーディングし
てそれぞれ１２ビットのコーディングされたベクトル
（ｘ０〜ｘ１１），（ｘ１２〜ｘ２３）を生成する。
タ（ｍ５〜ｍ１５）がそれぞれ８ビットづつ第１，第２
エンコーディング部（１００），（１０１）に入力され
ると、前記第１，第２エンコーディング部（１００），
（１０１）はそれぞれ８ビットづつ入力されるデータ
（ｍ０〜ｍ７），（ｍ８〜ｍ１５）とエラー検出のため
の各々の４ビットのコードビットをエンコーディングし
てそれぞれ１２ビットのコーディングされたベクトル
（ｘ０〜ｘ１１），（ｘ１２〜ｘ２３）を生成する。
【００１４】即ち、前記各々の第１，第２エンコーディ
ング部（１００），（１０１）のエンコーディング関数
（Ｇ）は、次のようになっている。
ング部（１００），（１０１）のエンコーディング関数
（Ｇ）は、次のようになっている。
【００１５】 Ｇ ＝ １ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ １ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ １ １ ０ ０ ０ ０ １ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ ０ １ ０ ０ ０ １ ０ １ ０ ０ ０ ０ ０ ０ １ ０ ０ １ １ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ １ １ ０ １ ０ ０ ０ ０ ０ ０ ０ １ １ １ １ ０ 前記第１，第２エンコーディング部（１００），（１０
１）で生成されたＸをエンコーディングされたベクトル
とし、入力Ｍをデータ（メッセージ）ベクトルとする
と、第１，第２エンコーディング部（１００），（１０
１）から出力されるエンコーディングされたベクトル
（Ｘ）はＸ＝ＭＧである。
１）で生成されたＸをエンコーディングされたベクトル
とし、入力Ｍをデータ（メッセージ）ベクトルとする
と、第１，第２エンコーディング部（１００），（１０
１）から出力されるエンコーディングされたベクトル
（Ｘ）はＸ＝ＭＧである。
【００１６】即ち、前記第１エンコーディング部（１０
０）から出力される１２ビットのコーディングベクトル
（ｘ０〜ｘ１１）は、次のようになっている。
０）から出力される１２ビットのコーディングベクトル
（ｘ０〜ｘ１１）は、次のようになっている。
【００１７】
【数５】 のようにエンコーディングされ共通バス（１０２）を通
じて第１，第２デコーディング部（１０３），（１０
４）に伝送される。
じて第１，第２デコーディング部（１０３），（１０
４）に伝送される。
【００１８】前記第１，第２デコーディング部（１０
３），（１０４）は共通バス（１０２）を通じて入力さ
れる各々の１２ビットのベクトル（ｙ０〜ｙ１１），
（ｙ１２〜ｙ２３）をデコーディングしてもとの８ビッ
トデータ
３），（１０４）は共通バス（１０２）を通じて入力さ
れる各々の１２ビットのベクトル（ｙ０〜ｙ１１），
（ｙ１２〜ｙ２３）をデコーディングしてもとの８ビッ
トデータ
【数６】 を抽出することになる。
【００１９】前記第１，第２デコーディング部（１０
３）、（１０４）を図２を参照して具体的に説明する
と、前記第１デコーディング部（１０３）の第１デコー
ダー（１０３ａ）は前記共通バス（１０２）を通じて入
力される１２ビットのベクトル（ｙ０〜ｙ１１）を排他
的論理化して４ビットのコードビット（ｓ０〜ｓ３）を
生成することになる。
３）、（１０４）を図２を参照して具体的に説明する
と、前記第１デコーディング部（１０３）の第１デコー
ダー（１０３ａ）は前記共通バス（１０２）を通じて入
力される１２ビットのベクトル（ｙ０〜ｙ１１）を排他
的論理化して４ビットのコードビット（ｓ０〜ｓ３）を
生成することになる。
【００２０】即ち、共通バス（１０２）を通じて１２ビ
ットのベクトル（ｙ０〜ｙ１１）が入力されると、第１
デコーディング部（１０３）の第１デコーダー（１０３
ａ）は入力された１２ビットのベクトル（ｙ０〜ｙ１
１）を下記のように排他的論理化して４ビットのコード
ビット（ｓ０〜ｓ３）を生成することになる。
ットのベクトル（ｙ０〜ｙ１１）が入力されると、第１
デコーディング部（１０３）の第１デコーダー（１０３
ａ）は入力された１２ビットのベクトル（ｙ０〜ｙ１
１）を下記のように排他的論理化して４ビットのコード
ビット（ｓ０〜ｓ３）を生成することになる。
【００２１】即ち、
【数７】 のようにデコーディングして４ビットのコードビット
（ｓ０〜ｓ３）を第２デコーダー（１０３ｂ）に提供す
ることになる。
（ｓ０〜ｓ３）を第２デコーダー（１０３ｂ）に提供す
ることになる。
【００２２】前記第２デコーダー（１０３ｂ）は入力さ
れる４ビットのコードビット（ｓ０〜ｓ３）を論理乗算
して８ビットのコードビット（Ｅ０〜Ｅ７）を生成する
ことになる。
れる４ビットのコードビット（ｓ０〜ｓ３）を論理乗算
して８ビットのコードビット（Ｅ０〜Ｅ７）を生成する
ことになる。
【００２３】即ち、前記８ビットのコードビット（Ｅ０
〜Ｅ７）は、次のようになっている。
〜Ｅ７）は、次のようになっている。
【００２４】
【数８】 のようにデコーディングされて第３デコーダー（１０３
ｃ）に入力される。
ｃ）に入力される。
【００２５】前記第３デコーダー（１０３ｃ）は第２デ
コーダー（１０３ｂ）で入力された８ビットのコードビ
ット（Ｅ０〜Ｅ７）と共通バス（１０２）を通じて入力
される８ビットのベクトル（ｙ０〜ｙ７）を排他的論理
化してもとの８ビットのデータ
コーダー（１０３ｂ）で入力された８ビットのコードビ
ット（Ｅ０〜Ｅ７）と共通バス（１０２）を通じて入力
される８ビットのベクトル（ｙ０〜ｙ７）を排他的論理
化してもとの８ビットのデータ
【数９】 を抽出することになる。
【００２６】即ち、前記第３デコーダー（１０３ｃ）は
入力される８ビットのコードビット（Ｅｉ）とデータベ
クトル（ｙｉ）を
入力される８ビットのコードビット（Ｅｉ）とデータベ
クトル（ｙｉ）を
【数１０】 のようにデコーディングし１ビットのエラー検出及び修
正をしてもとの８ビットのデータを抽出することにな
る。
正をしてもとの８ビットのデータを抽出することにな
る。
【００２７】従って、前記第１，第２デコーディング部
（１０３）（１０４）は第１、第２エンコーディング
（１００）（１０１）からそれぞれ１２ビットで入力ベ
クトル（ｙ０〜ｙ１１）、（ｙ１２〜ｙ２３）からそれ
ぞれ信頼度のある８ビットのもとのデータ
（１０３）（１０４）は第１、第２エンコーディング
（１００）（１０１）からそれぞれ１２ビットで入力ベ
クトル（ｙ０〜ｙ１１）、（ｙ１２〜ｙ２３）からそれ
ぞれ信頼度のある８ビットのもとのデータ
【数１１】 を抽出することになる。
【００２８】
【発明の効果】以上詳細に説明したように、本発明によ
ると、パケット交換機の共通バスを実行するとき、バス
幅は２４ビットで運用しつつ、データ幅を１６ビットに
し得るブロックコーディング技法を適用することによ
り、従来のように、共通バスを三重化して運用するパケ
ット交換機より２倍速い交換速度が得られるとともに、
エラーの検出及び検出エラーの修正を速い速度で処理し
得る効果がある。
ると、パケット交換機の共通バスを実行するとき、バス
幅は２４ビットで運用しつつ、データ幅を１６ビットに
し得るブロックコーディング技法を適用することによ
り、従来のように、共通バスを三重化して運用するパケ
ット交換機より２倍速い交換速度が得られるとともに、
エラーの検出及び検出エラーの修正を速い速度で処理し
得る効果がある。
【図１】本発明のパケット交換機のエラー検出装置の構
成図である。
成図である。
【図２】図１の第１デコーディング手段をより詳細に示
す構成図である。
す構成図である。
１００ 第１エンコーディング部 １０１ 第２エンコーディング部 １０２ 共通バス １０３ 第１デコーディング部 １０４ 第２デコーディング部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−77148（ＪＰ，Ａ) 特開 平５−136824（ＪＰ，Ａ) 特開 平２−35516（ＪＰ，Ａ) 特開 平２−140853（ＪＰ，Ａ) 特開 平３−132852（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 1/00
Claims (1)
- 【請求項１】 入力８ビットのデータとエラー検出のた
めの４ビットのコードビットをエンコーディングしてそ
れぞれ１２ビットのコーディングされたベクトルを生成
する第１，第２エンコーディング手段と、 該第１，第２エンコーディング手段により生成されたコ
ーディングベクトルをインターフェースする共通バス
と、 該共通バスを共有し前記コーディングされた各々の１２
ビットのベクトルを受信し、その受信された１２ビット
のベクトルからそれぞれもとの８ビットデータを抽出し
てエラーを検出及び修正する第１，第２デコーディング
手段とから構成され、 前記第１デコーディング手段は、前記共通バスを通じて
入力される１２ビットのベクトルを排他的論理化して４
ビットのコードビットを生成する第１デコーダーと、該
第１デコーダーで生成された４ビットのコードビットを
論理乗算して８ビットのコードビットを生成する第２デ
コーダーと、該第２デコーダーで生成された８ビットの
コードビットと共通バスを通じて入力される８ビットの
ベクトルを排他的論理化してもとの８ビットデータを抽
出する第３デコーダーとから構成され ることを特徴とす
るパケット交換機のエラー検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005489A KR100220570B1 (ko) | 1995-03-16 | 1995-03-16 | 패킷교환기의 에러검출장치 |
| KR95-5489 | 1995-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265370A JPH08265370A (ja) | 1996-10-11 |
| JP2945621B2 true JP2945621B2 (ja) | 1999-09-06 |
Family
ID=19409914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6100396A Expired - Fee Related JP2945621B2 (ja) | 1995-03-16 | 1996-03-18 | パケット交換機のエラー検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5703886A (ja) |
| JP (1) | JP2945621B2 (ja) |
| KR (1) | KR100220570B1 (ja) |
| CN (1) | CN1068487C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI112995B (fi) * | 2001-01-16 | 2004-02-13 | Nokia Corp | Virheellisen datan käsittely pakettivälitteistä tiedonsiirtoa tarjoavassa tietoliikennejärjestelmässä |
| KR100433908B1 (ko) * | 2001-10-29 | 2004-06-04 | 삼성전자주식회사 | 통신시스템의 오류 검출 정보 송수신 장치 및 방법 |
| US7523342B1 (en) * | 2005-10-28 | 2009-04-21 | Sun Microsystems, Inc. | Data and control integrity for transactions in a computer system |
| US20070283208A1 (en) * | 2006-06-01 | 2007-12-06 | International Business Machines Corporation | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features |
| US20070283223A1 (en) * | 2006-06-01 | 2007-12-06 | International Business Machines Corporation | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last |
| US20070283207A1 (en) * | 2006-06-01 | 2007-12-06 | International Business Machines Corporation | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements |
| US7721178B2 (en) * | 2006-06-01 | 2010-05-18 | International Business Machines Corporation | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4072853A (en) * | 1976-09-29 | 1978-02-07 | Honeywell Information Systems Inc. | Apparatus and method for storing parity encoded data from a plurality of input/output sources |
| US4388684A (en) * | 1981-03-27 | 1983-06-14 | Honeywell Information Systems Inc. | Apparatus for deferring error detection of multibyte parity encoded data received from a plurality of input/output data sources |
| US5161156A (en) * | 1990-02-02 | 1992-11-03 | International Business Machines Corporation | Multiprocessing packet switching connection system having provision for error correction and recovery |
| JPH0477148A (ja) * | 1990-07-17 | 1992-03-11 | Fujitsu Ltd | シグナリング・データ受信処理方式 |
| DE4132552C1 (ja) * | 1991-09-30 | 1992-11-12 | Siemens Ag, 8000 Muenchen, De | |
| JP3239138B2 (ja) * | 1991-11-12 | 2001-12-17 | 日本電信電話株式会社 | 通信網の転送データ誤り検出方法 |
| US5353352A (en) * | 1992-04-10 | 1994-10-04 | Ericsson Ge Mobile Communications Inc. | Multiple access coding for radio communications |
-
1995
- 1995-03-16 KR KR1019950005489A patent/KR100220570B1/ko not_active IP Right Cessation
-
1996
- 1996-03-15 US US08/616,301 patent/US5703886A/en not_active Expired - Fee Related
- 1996-03-18 JP JP6100396A patent/JP2945621B2/ja not_active Expired - Fee Related
- 1996-03-18 CN CN96102766A patent/CN1068487C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100220570B1 (ko) | 1999-09-15 |
| CN1136740A (zh) | 1996-11-27 |
| JPH08265370A (ja) | 1996-10-11 |
| KR960036457A (ko) | 1996-10-28 |
| US5703886A (en) | 1997-12-30 |
| CN1068487C (zh) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7653864B2 (en) | Method and apparatus to perform error control | |
| Simpson | PPP in HDLC-like Framing | |
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| US8640009B2 (en) | Methods and apparatus for providing linear erasure codes | |
| JP2945621B2 (ja) | パケット交換機のエラー検出装置 | |
| US5881074A (en) | 1000base-t packetized trellis coder | |
| US6249525B1 (en) | Method of and apparatus for inserting and/or deleting escape characters into and from data packets and datagrams therefor on high speed data stream networking lines | |
| CN111225077B (zh) | 物联网设备配网方法、装置和系统 | |
| EP1239595A2 (en) | Packet based ATM CRC-32 calculator | |
| JPH08251236A (ja) | データ伝送システム、スイッチ、送信機及び受信機 | |
| CN114257334A (zh) | 一种数据编码方法、数据解码方法及通信装置 | |
| US7302631B2 (en) | Low overhead coding techniques | |
| JP3270966B2 (ja) | エラー補正回路 | |
| WO2008132043A1 (en) | Method, device and network element for decoding an information word from a coded word | |
| CA2035637A1 (en) | Method and apparatus for generating a 48-bit frame check sequence | |
| JPH11168479A (ja) | Ｄｓｓ方式におけるサンプル値抽出装置およびその方法 | |
| WO2024001230A1 (zh) | 承载方法、通信设备以及存储介质 | |
| EP4210251A1 (en) | Data processing method and data processing device in passive optical network system | |
| CN110830153B (zh) | 接收码块流的方法、发送码块流的方法和通信装置 | |
| JPH10135968A (ja) | フレーム組立て分解方法及び装置 | |
| JP2581450B2 (ja) | マルチプロセッサシステム初期化制御装置およびその方法 | |
| JPH07231261A (ja) | 誤り数推定方法及びｂｃｈ符号訂正方法 | |
| CN113949487A (zh) | 数据通信方法、装置、通信终端及计算机可读存储介质 | |
| JPS60199239A (ja) | 信号伝送方式 | |
| JP2763118B2 (ja) | ループ式通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |