JPH07231261A - 誤り数推定方法及びbch符号訂正方法 - Google Patents

誤り数推定方法及びbch符号訂正方法

Info

Publication number
JPH07231261A
JPH07231261A JP2229494A JP2229494A JPH07231261A JP H07231261 A JPH07231261 A JP H07231261A JP 2229494 A JP2229494 A JP 2229494A JP 2229494 A JP2229494 A JP 2229494A JP H07231261 A JPH07231261 A JP H07231261A
Authority
JP
Japan
Prior art keywords
error
data
correction
circuit
syndrome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2229494A
Other languages
English (en)
Inventor
Hiroshi Hirayama
洋志 平山
Yutaka Nagai
裕 永井
Masafumi Nakamura
雅文 中村
Toshifumi Takeuchi
敏文 竹内
Hiroaki Takagishi
広明 高岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2229494A priority Critical patent/JPH07231261A/ja
Publication of JPH07231261A publication Critical patent/JPH07231261A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】BCH符号が付加されているディジタル信号復
号において、誤り位置を求める演算量が少ない誤り訂正
方法及び、回路規模を小さくした誤り訂正装置を提供す
ることにある。 【構成】受信信号に対するシンドロームを演算する回
路、各シンドロームの絶対値よりフレームデータ中の誤
り数を推定する訂正判断回路を設け、各誤り数に応じた
訂正プログラムを記憶する手段により、シンドロームを
基に、誤り位置多項式の係数、解を、データ変換手段と
加算により求め、訂正処理回路において誤りデータの訂
正を行う。 【効果】本発明では、1誤り、2誤りの訂正、3誤りの
検出が可能であり、推定された誤り数にかかわらず訂正
処理を共通の回路で行い、回路規模の低減した誤り訂正
回路を構成することが可能である。また、誤り訂正の演
算量を小さくでき誤り訂正処理を高速で行うことができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタルデータの伝
送などの際に、符号情報中に発生したビット誤りを検出
し、誤りを訂正する方法及び装置に関する。
【0002】
【従来の技術】一般に、ディジタルデ−タを伝送する際
に発生するビット誤りに対応するため、誤り訂正能力を
持つ検査符号を付加して送信し、受信側でこの検査符号
にしたがって誤り位置を検出、訂正する方法が用いられ
ている。この訂正符号の中で例えば、ハイビジョン放送
を実施することを目的に開発されたMUSE方式におい
て、MUSE信号中の音声信号に付加されている訂正符
号として、BCH符号(Bose−Chaudhri−Hoceuenghem)
が挙げられる。例えば、このMUSE方式において、1
誤り2検出の機能を持ったBCH符号を使用する音声信
号伝送フォーマットから、誤りに対して条件の悪い媒体
(ビデオディスクなど)で使用するために、2誤り訂正
3誤り検出可能な機能に拡張したBCH符号を使用する
新方式の音声信号伝送フォーマットが提案されている。
本発明は、BCH符号における復調回路(誤り訂正方
式)に関する。
【0003】まず従来の2誤り訂正3誤り検出の機能を
持つBCH符号の複号法については、「符号理論」P1
66〜P169:今井秀樹 電子情報通信学会編に記載
のように、αをBCH符号生成時の生成多項式の原始多
項式の根とすると受信多項式Y(x)に対する、シンドロ
ームY(α<1>)=S1、Y(α<3>)=S3により誤り位置多
項式σ(z)を求める。(ここでαのi乗をα<i>と表し
以下これに従う。) σ(z)=1+S1z+{(S1<3>+S3)/S1}z<2> このσ(z)に対して、原始元αのべき乗α〈t〉(α<1
>,α<2>,α<3>…)を順次代入していき、σ(α<t>)=
0となるα<t>を求め、その逆元を求めることにより誤
り訂正を行う。この場合、例えば、データの符号長がn
とすると、最大n回の代入を繰返しσ(z)=0出あるか
どうかを判定する処理を行わなければならない。よって
各α<t>に対して値を一つ一つ代入していく方法では、
演算量が多く、演算時間が多くかかってしまう問題があ
る。また順次伝送されて来る符号列に対して訂正処理を
行う必要があるので、演算速度を速くする必要がある。
そうすると処理速度の上昇や、乗算、除算回路を複数持
つことが必要であり、構成上、回路規模が大きくなるこ
とが問題となる。
【0004】また、訂正方法の別の方法として、シンド
ロームと誤り位置との関係を記憶したROMテーブルを
用いる方法が挙げられる。この場合例えば、MUSE方
式において、1誤り2検出の機能を持った符号長82の
BCH符号が付加されている音声データ1サブフレーム
(図7)においては、82個分の上記関係をROMテー
ブルに記憶していれば良く、回路構成は簡単で大規模な
ものではなかった。
【0005】2誤り3検出の機能を持ったBCH符号が
付加されている音声データ1サブフレームにおいて、R
OMテーブルによる2シンボル訂正処理を行う場合、シ
ンドロームの値と誤り位置の関係の組合せを全て考慮し
なければならない。この場合、82×82=6724個
分のシンドロームと誤り位置の関係を記憶しておかなけ
ればならず、必要なROM容量が膨大になってしまう。
【0006】
【発明が解決しようとする課題】上記従来技術に対し
て、誤り位置を求める演算の演算量が少なく、小規模な
回路を実現することが必要とされる。本発明の目的は、
かかる問題点を解消し、誤り多項式の根を求める演算量
を少なく、ROM容量も少ない演算方法を提供し、且つ
小規模な回路による誤り訂正装置を提供するものであ
る。
【0007】
【課題を解決するための手段】本発明は、上記問題を解
決するために、1誤り、2誤り訂正、3誤り以上の検出
する誤り訂正装置において、受信多項式Y(x)からシン
ドロームS0,S1,S3を求める第1の過程と、前記シ
ンドロームから、誤り多項式の係数C(=S1<3>+S3)
を求めるプログラムにより求める第2の過程と、求めた
0と絶対値|S1|,|S3|,|C|により受信多項
式中に発生したビットデータの誤り数を推定する手段
と、推定した各誤り数に応じた訂正処理のプログラムが
記憶されているROMを読みだす手段と、訂正処理プロ
グラムにより、加算手段と、データを変換する記憶手段
により、BCH符号の復調による誤り訂正を行い、2誤
り訂正においては、上記第1、第2の過程で得られたS
1とC(=S1<3>+S3)に従って、E=C/S1を求める
第3の過程と、F=S1<2>/E=α<t>+α<-t>(ただ
しt=j−i:i,jはY(x)における誤り位置)を求
める第4の過程と、F=α<t>+α<-t>を満足するα<t>
をROMテーブルより求める第5の過程と、S1/(1
+α<t>)(=α<i>),S1/(1+α<-t>)(=α<j
>)を求める第6、第7の過程と、α<i>からi、α<j>
からjを求める第8の過程により、BCH符号による2
誤り訂正方法を提供する。
【0008】
【作用】本発明によると、誤り位置多項式を直接解かず
C(=S1<3>+S3)及びS1から誤り位置が求められ、従
って演算量が少なくてすむ。また誤り訂正処理を記憶し
たROMテーブルと、演算の一部分を行うROMテーブ
ルを設けることにより、誤り訂正処理に必要なROM容
量の低減が可能であり、更に1誤り、2誤りの訂正処
理、3誤りの検出処理に対して共通の回路で対応でき、
誤り訂正系回路の回路規模を低減することが可能とな
る。
【0009】
【実施例】以下、本発明をMUSE音声信号に適用した
実施例を図面を用いて説明する。
【0010】図1は本発明による誤り訂正方式及び装置
の一実施例を示すブロック図であって、1はRAM、2
はシンドローム演算回路、3はデータ変換ROM、4は
訂正判断回路、5はプログラムカウンタ、6はプログラ
ムROM、7は加算回路、8は誤り位置ラッチ(A)、9
は誤り位置ラッチ(B)、10は訂正処理回路である。
【0011】図1において、入力端子11から、MUS
E方式において受信されたMUSE信号に対して、画像
信号と音声信号をデジタル化し、同信号より分離した音
声信号を3値2値変換、時間伸長し、フレームデインタ
ーリーブされた図7に示すような構成の音声データが入
力され、RAM1に、音声データとBCH符号16サブ
フレーム、レンジビットデータとBCH符号(Aモード
時4フレーム、Bモード時2フレーム)で構成された1
フレーム単位のデ−タが蓄えられる。ここで図7の1フ
レーム音声データについて説明する。MUSE方式にお
いて音声信号の圧伸方式は、直線量子化した直線PCM
信号の変化にあたる差分値を準瞬時圧伸する準瞬時圧伸
差分符号化(NI−DPCM)であり、公称帯域幅が異
なる音声信号を伝送可能とするために、A,B2つのモ
ード(Aモード:信号帯域幅15kHz,標本化周波数3
2kHz,Bモード:信号帯域幅20kHz,標本化周波数4
8kHz)を設け、Aモード時は、15ビット直線量子化
を行い、その差分値を8ビットに準瞬時圧伸した音声デ
ータが4チャンネル、Bモード時は、16ビット直線量
子化を行い、その差分値を11ビットに準瞬時圧伸した
音声データが2チャンネルで1フレーム中の音声データ
を構成する。レンジビットはこの差分符号化された音声
データ1フレーム中の最大振幅のデータを基準として瞬
時圧伸データの伸張率を決定するものである。このレン
ジビットは、1音声フレーム全体に関係し、誤りを生ず
ると出力に大きな影響をおよぼすので、データ誤り訂正
符号とは別に、1誤り訂正2誤り検出の機能を持ったB
CH(7,3)符号が、音声信号のチャンネル数に応じ
てAモード時4フレーム、Bモード時2フレーム付加さ
れている。その他、フレームの同期を取るためのフレー
ム同期信号、制御符号が付加されている。
【0012】2誤り訂正、3誤り検出の機能を持つBC
H符号が付加された音声信号で構成されるフレームデー
タがRAM1に蓄えられ、このRAM1からは、82ビ
ットのサブフレームデータ(受信多項式)がシンドロー
ム演算回路2へ送られる。シンドローム演算回路2にお
いては、BCH符号の送信側の生成多項式 x<15>+x<14>+x<10>+x<8>+x<7>+x<4>+x<3>
+x+1 を因数分解して得られる各々の生成多項式(x+1),
(x<7>+x<3>+1),(x<7>+x<3>+x<2>+x+
1)により受信多項式に対するシンドロームS0,S1
3の演算を、図10のデータ読み込みステップで行
う。シンドロ−ムの演算が終了すると、プログラムスタ
ート命令Wにより、プログラムカウンタ5がカウントを
開始し、S1とS3よりプログラムROM中の前処理プロ
グラム(図4ブロック401)が実行され、C(=S1<3
>+S3)を演算した後、C(信号V)とS0,S1,S
3(信号J)を訂正判断回路4に送る。訂正判断回路4
では、S0と絶対値|S1|,|S3|,|C|からフレ
ームデータ中のビット誤り数(0誤り、1誤り、2誤
り、3誤り以上)の推定を行った後、各訂正処理プログ
ラムが格納されているプログラムROMの先頭アドレス
Mが出力され、プログラムカウンタ5はそのアドレスを
ロードした後、カウントを開始し、プログラムROM6
に記憶されている各訂正条件のプログラムを実行する。
プログラムROM6に記憶されている命令に従った制御
信号D、Eは、データ変換ROM3、加算回路7のデー
タバス13を介したデータ入出力を制御し、それにより
シンドロームを基に、誤り位置多項式の根を求める演算
を行い、1サブフレーム中に存在する誤り位置を求め、
誤り位置ラッチ(A)8、誤り位置ラッチ(B)9に蓄え
る。また、プログラムROM6より、誤り数に応じた値
のフラグA、フラグBとエラーフラグ(信号L)が訂正
処理回路10に送られる。誤り位置ラッチ(A)に蓄えら
れた誤り位置は、図10のRRステップでRAM1に読
み込まれ、フレームデータ中の誤り位置に対応するビッ
トデータをRWステップでRAM1より読み出し、訂正
処理回路10においてフラグAと誤りデータとのE−O
R(EXCLUSIVE−OR)を行い訂正を行う。(た
だし、フラグA=0:誤りデータを反転しない。フラグ
A=1:誤りデータを反転する。)誤り位置ラッチ(B)
に蓄えられた誤り位置に対しても、次のRR,RWステ
ップで同様の処理を行う。最後にEFステップで、RA
M1に訂正データを書き込み直すのか、エラーフラグを
付加するのかをエラーフラグの値に従って行う(エラー
フラグ=0:訂正データを書き込み直す、エラーフラグ
=1:エラーフラグを付加する。)。訂正処理を訂正処
理回路10のブロック図(図11)を用いて具体的に述
べると、0誤りと推定された場合、フラグA=0,フラ
グB=0,エラーフラグ=0となり、RAM1より読み
だされたデータは反転されず、データをそのままRAM
1に書き込み直す。1誤りと推定された場合、フラグA
=1,フラグB=0,エラーフラグ=0となり、誤り位
置ラッチAの誤り位置に対するデータは、フラグAとの
E−ORにより反転され、誤り位置ラッチBの誤り位置
に対するデータは、フラグBにより反転されず、データ
をRAM1に書き込み直す。2誤りと推定された場合、
フラグA=1,フラグB=1,エラーフラグ=0とな
り、誤り位置ラッチA,Bの誤り位置に対するデータ
は、フラグA,BとのE−ORにより反転され、データ
をRAM1に書き込み直す。3誤り以上と推定された場
合、フラグA=0,フラグB=0,エラーフラグ=1と
なり、誤り位置ラッチA,Bの誤り位置に対するデータ
は反転されず、エラーフラグ=1なので、エラーフラグ
が付加される。以上、訂正処理回路10においては、推
定された誤り数によらず訂正処理を2回行い、RAM1
からの誤りデータはフラグA、フラグBの値により誤り
データの反転を制御し、エラーフラグによりRAM1へ
のデータ書き込みを制御している。以下同様の処理で音
声データ16サブフレームの訂正を行い、音声データの
処理を終了する。
【0013】次に、この実施例の動作を図2、図3に示
すフローチャート、図4、図5に示すプログラムRO
M、データ変換ROMの構成図に従って説明する。
【0014】図1と図2において音声データとBCH符
号で1フレームを構成したサブフレームデータがRAM
1からシンドローム演算回路2へ送られると、シンドロ
ーム演算回路2ではサブフレームデータ(受信多項式)
に対するシンドロームS0,S1,S3が計算され、訂正
判断回路4にシンドロームS0とS1,S3の絶対値|S1
|,|S3|が供給される(図2ステップ201)。
【0015】ここで、S1の3乗とS3とのE−OR加算
はプログラムROM6に記憶されている前処理プログラ
ム(図4ブロック401)に従って、データ変換ROM
3、加算回路7により行いこれをCとする(図2ステッ
プ204)。C(=S1<3>+S3)を求める演算は、前処
理プログラムの命令に従い、シンドローム演算回路2に
より得られるベクトル表現されている状態のS1
〈m〉)を指数 'm'の形に変換する(α<m> −> m)。
これに対して、ガロア体上のモジュロ加算を加算回路7
において行い指数を加算(m+m+m)する。そして最
初のベクトルの形に変換しS1<3>を求めた後( 3m −>
α<3m>)、S3とのE−OR加算を加算回路7にて行
う。変換走査は図5のデータ変換ROMテーブルのブロ
ック501,502を参照して簡単に行える。以下変換
走査は、データ変換ROMテーブルにより行う。こうし
て求めたCを下記の処理に用いる。
【0016】S0=0かつ|S1|=0かつ|S3|=0
の場合誤りなしと判断し、0シンボル訂正処理プログラ
ム(図4ブロック402)に従い、訂正処理回路10に
制御命令L(フラグA=0,フラグB=0,エラーフラ
グ=0)を送り、訂正処理を行う。(図2ステップ20
2)。
【0017】|S1|=0かつ|S3|≠0の場合3誤り
以上と誤りがあり、誤り検出と判断し(図2ステップ2
03)、誤り検出処理プログラム(図4ブロック40
5)に従い、訂正処理回路10に制御命令L(フラグA
=0,フラグB=0,エラーフラグ=1)を送り、エラ
ーフラグが付加される(図2ステップ207)。
【0018】S0=1かつ|S1|≠0かつ|C|=0の
場合1誤り訂正と判断し(図2ステップ205)、1シ
ンボル訂正処理(図2ステップ208)が実行される。
この場合、1シンボル訂正処理プログラム(図4ブロッ
ク403)に従い、ベクトル表現されているS1(α<i
>)を指数iに変換し(α<i> −> i)誤り位置を求め
る。この後、これを8の誤り位置ラッチ(A)に蓄え、そ
こからRAM1に誤り位置が送られる。推定された誤り
位置の1ビットデータと制御命令L(フラグA=1,フ
ラグB=0,エラーフラグ=0)が訂正処理回路10に
送られ、誤り位置のビットデータを反転した後、RAM
1に書き込み直す。
【0019】S0=1かつ|S1|≠0かつ|C|≠0の
場合誤り検出と判断し誤り検出プログラム(図4ブロッ
ク405)が実行される。(図2ステップ209)。
【0020】S0=0|S1|≠0かつ|C|≠0の場合
2誤り訂正と判断し、2シンボル訂正処理が実行される
(図2ステップ210)。この場合、誤り位置をそれぞ
れi,jとすると、シンドロームS1、S3は Y(α1)=S1=α<i>+α<j> Y(α3)=S3=α<3i>+α<3j> =S1<3>+(α<i>+α<j>)S1 で表される。これをα<i>α<j>=(S1<3>+S3)/S1
=C/S1と変形すると、誤り位置多項式 σ(z)=1+(α<i>+α<j>)z+α<i>α<j>z<2>
=0 の2次方程式の解α<i>,α<j>のべき乗数i,jより、
誤り位置を求める。
【0021】2シンボル訂正プログラム(図4ブロック
404)により以下の演算が実行される。まずS1の逆
元(α<-m>)を図5ブロック503により求め、これと
C(=S1<3>+S3)を指数に変換したものとのガロア体
におけるのモジュロ加算を、加算回路7において行い指
数を加算する。そしてベクトルの形に変換しE=C/S
1を得る(図3ステップ301)。この時点で誤り位置
多項式の係数α<i>α<j>,α<i>+α<j>が求まる。
【0022】α<i>α<j>=C/S1 α<i>+α<j>=S1=D 同様にF=D<2>/Eを求める(図3ステップ30
2)。ここでFは、 F=α<j−i>+α<-(j−i)>=α<t>+α<-t> (ただし
t=j−i) このF=α<t>+α<-t>を満足するα<t>をデータ変換R
OM中のα<t>+α<-t>−α<t>変換ROM(図5ブロッ
ク504)より求める(図3ステップ303)。
【0023】 次に、 D/(1+α<t>) (図3ステップ30
4) D/(1+α<-t>) (図3ステップ305) を同様に演算して求める。
【0024】図3ステップ304、ステップ305の演
算により、α<i>,α<j>が求まり、α<i>,α<j>に対す
る指数i,jにより、誤り位置を求める(図3ステップ
306,307)。この後、誤り位置に対するビットデ
ータをRAM1から読みだし(図3ステップ308)、
訂正処理回路10において、制御命令L(フラグA=
1,フラグB=1,エラーフラグ=0)による誤りデー
タの訂正を行った後、RAM1に書き込み直す。
【0025】以上のように、この実施例に従えば、2シ
ンボル訂正3シンボル検出の能力を持つBCH符号が付
加された音声データに対して2シンボル誤り訂正、3シ
ンボル誤り検出が可能な、BCH符号複合方法及び誤り
訂正装置が実現可能となる。
【0026】また、MUSE信号より分離された音声信
号に付加されているBCH符号の訂正能力が1訂正2検
出の場合、シンドロームの生成多項式は(x+1),
(x<7>+x<3>+1)であり、2誤り訂正3誤り検出の
場合のS0,S1と同じである。よって訂正判断回路4
に、制御符号Pの訂正モード選択信号を入力し、シンド
ロームS3を考慮しないことにより、訂正処理を共通の
回路上で行うことが可能になる。
【0027】なお、本実施例の説明では、MUSE信号
より分離された音声信号のBCH符号の複号について記
しているが、BCH符号が付加されているデータであれ
ば、これに限定されるものではない。
【0028】図6は本発明による、MUSE方式におけ
る音声信号誤り訂正回路の構成の他の実施例を示すブロ
ック図であって、14はレンジビット訂正処理回路であ
り、図1に対応する部分には同一符号を付けて重複する
説明を省略する。
【0029】同図において、図1に示した実施例と同様
の音声データの訂正処理を、図10に示すようにRAM
1に蓄えられている16サブフレームに対して行った
後、レンジビット訂正の処理が行われ2重の誤り訂正を
行う。RAM1よりレンジビットデータが、シンドロー
ム演算回路2に入力され、シンドロームS0,rS1を演
算する。ここでBCH(7,3)の訂正は、生成多項式 x<4>+x<3>+x<2>+1 を因数分解して得られる生成多項式(x+1),(x<3
>+x+1)のシンドロームS0,rS1により行われ
る。シンドローム演算回路2にはレンジビットに対する
シンドロームrS1を演算する回路も含まれている。
【0030】S0とrS1の値よりレンジビット用訂正R
OM(図5ブロック505)のアドレスを入力し、レン
ジビット訂正処理回路14では、ROMより得られる誤
り位置に値1を立てたデータ(信号H)とRAM1より
読み込まれてくるレンジビットデータとの全てのビット
とのE−ORをとり誤り訂正を行う。訂正したレンジビ
ットは端子15より出力され、準瞬時圧伸された音声信
号の再生装置に送られる。以上の処理を、図10に示す
ように、音声信号のチャンネル数(Aモード、Bモー
ド)に関わらずにAモードのレンジビットが存在する位
置のデータに対して行い、4つのレンジビット訂正を行
う。そして制御符号SのA,Bモード切替信号に従い、
Aモードの場合はそのまま訂正を行ったレンジデータを
端子15から出力し、Bモードの場合は、本来のレンジ
ビットの訂正レンジデータを端子15に出力する。従っ
て、この実施例では、レンジビット訂正回路と音声デー
タ訂正回路を共通化でき、音声信号のA/Bモードにか
かわらず、同じタイミングでレンジビットの訂正処理処
理が行える。
【0031】図8は本発明をMUSE音声信号再生に適
用したディジタル音声信号再生装置の構成の実施例を示
すブロック図であって、15から18はRAM、19か
ら22はデータ及びアドレス選択回路、23はデータ書
き込み制御回路、24は誤り訂正回路、25はデスクラ
ンブル回路、26はデータ読み出し制御回路である。受
信された音声信号は、時間軸伸長、フレームデインター
リーブされ、図7に示すような1フレーム単位の信号が
復調される。この後音声信号中のフレーム同期信号の検
出、保護を行いデータ書き込み制御回路23に入力す
る。データ書き込み制御回路23は、同期検出された、
フレーム同期信号をもとにしてフレームデータをメモリ
に書き込むアドレスの生成を行い、例えばRAM−1に
フレームデータを書き込む。RAM−1に書き込まれた
フレームデータは、次のフレームでRAM−1は誤り訂
正回路24に接続され、伝送中で発生したエラーの訂正
が行われる。次のフレームでRAM−1はデスクランブ
ル回路25に接続され、デスクランブル処理が行われ
る。そして最後に、RAM−1はデータ読み出し制御回
路26に接続され、フレームデータがRAM−1より読
みだされる。このあと読みだされたデータは、差分符号
化されているので、DPCM再生処理を行ったあと、P
CM信号に復調される。他のRAMの動作も同じであ
る。
【0032】次にこの実施例のRAM切り替えによる各
RAMの信号処理の様子を図9を用いて説明する。
【0033】図9の901から904は、RAM−1か
らRAM−4において行なわれる各信号処理の様子を時
間軸上で表し、905はRAMが1つしか存在しなかっ
た場合の信号処理の様子を時間軸上で表したもので、1
フレームのデータに対して、データ書き込み、誤り訂
正、デスクランブル、データ読み出しの各信号処理を順
次行う様子を示している。DPCM再生出力を得るに
は、順次伝送されてくるフレームに対して訂正処理など
の処理を決められた時間内に行う必要があり、905の
場合は、例えば誤り訂正処理を高速で行う必要がある。
この場合、訂正回路を制御するクロック周波数を高くし
たり、訂正処理の演算量を少なくしたり、ROMテーブ
ルを用いるなどの方法があるが、それぞれには素子の速
度限界や、演算量を減少することのできる限界や、RO
M容量の増加など問題がある。その他の信号処理も同様
の問題がある。
【0034】そこでこれらの問題を解決するために、R
AM−1からRAM−4を1フレームごとに切り換えて
信号処理を行う。この場合、n,n+1,n+2,n+
3番目のフレームデータの信号処理が終了する時間は、
905のRAM1個の場合と同じであり、各処理ごとに
かけることのできる時間は、905のRAM1の場合に
比べ長い。よって、例えば訂正処理のクロック周波数を
高くしたり、訂正処理の演算量を小さくしたり、ROM
テーブルを用いるなどの訂正処理の高速化を無理に行う
必要がある程度なくなり、誤り訂正処理を行うことがで
きる。
【0035】以上、上記実施例に従えば、RAM1個を
用いて信号処理を順次行う場合に比べ、4個のRAMの
切換で信号処理を並列的に行うことにより、信号処理を
無理に高速化、演算量を減少することなくDPCM再生
出力を得ることができる。
【0036】
【発明の効果】以上説明したように、本発明によると、
BCH符号が付加されている信号中に1誤り訂正、2誤
り訂正、3誤り検出を行う訂正回路をデータ変換RO
M、加算回路、プログラムROM、シンドローム演算回
路、訂正条件判断回路、訂正処理回路で構成でき、誤り
訂正をROMテーブルのみで行う場合と比較して回路規
模を低減することができ、誤り訂正の演算量を小さくす
ることができ、高速処理可能である。また1誤り、2誤
り訂正及び、検出処理回路を共通化でき、小規模な訂正
回路が実現可能である。さらにRAMを4個備えること
により、無理に信号処理の速度を上げることなく、順次
伝送されてくるフレームデータに対してディジタル信号
処理を行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図である。
【図2】本発明の第1の実施例の誤り数推定の流れ示し
たフローチャートである。
【図3】本発明の第1の実施例の2誤り訂正の流れを示
したフローチャートである。
【図4】本発明の第1の実施例のプログラムROMの構
成を示す図である。
【図5】本発明の第1の実施例のデータ変換ROMの構
成を示す図である。
【図6】本発明の第2の実施例のブロック図である。
【図7】音声データのフレーム構成を示す図である。
【図8】本発明の第3の実施例のブロック図である。
【図9】RAMを4個備えたときのディジタル信号処理
の時間的流れを示す図である。
【図10】1フレームデータの訂正処理の流れを示す図
である。
【図11】訂正処理回路の構成を示すブロック図であ
る。
【符号の説明】
1…メモリ(RAM)、 2…シンドローム演算回路、 3…データ変換ROM、 4…訂正判断回路、 5…プログラムカウンタ、 6…プログラムROM、 7…加算回路、 8…誤り位置ラッチA、 9…誤り位置ラッチB、 10…訂正処理回路、 13…データバス、 14…レンジビット訂正処理回路、 15〜18…メモリ(RAM)、 19〜22…データ及びアドレス選択回路、 23…データ書き込み制御回路、 24…誤り訂正回路、 25…デスクランブル回路、 26…データ読み出し制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 敏文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内 (72)発明者 高岸 広明 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】2誤り訂正BCH符号の復調装置におい
    て、受信信号Y(x)からシンドロームS0(=Y(α<0
    >):αは原始多項式の根)(ここでαのi乗をα<i>と
    表し以下これに従う。),S1(=Y(α<1>)),S
    3(=Y(α<3>))を求める第1の過程と、前記シンドロ
    ームからS1<3>+S3(=C)を求める第2の過程を有
    し、前記第1の過程におけるS0と絶対値|S1|,|C
    |より、S0=1かつ|S1|=1かつ|C|=0なら、
    Y(x)の誤り数を1シンボルと推定し、S0=0かつ|
    1|=1かつ|C|=1ならY(x)の誤り数を2シン
    ボルと推定することを特徴とした誤り数推定方法。
  2. 【請求項2】2誤り訂正BCH符号の復調装置におい
    て、上記第1の過程で与えられたS1と、第2の過程で
    与えられたC(=S1<3>+S3)に従って、E=C/S1
    (=S1<2>+S3/S1)を求める第3の過程と、F=S
    1<2>/E=α<t>+α<-t>(t=j−i:i,jはY
    (x)における誤り位置)を求める第4の過程と、F=α
    <t>+α<-t>を満足するαtを求める第5の過程と、S1
    /(1+α<t>)(=α<i>)、S1/(1+α<-t>)(=α<
    j>)を求める第6、第7の過程と、α<i>からi、α<j>
    からjを求める第8の過程を有し、前記第4の過程にお
    けるα<t>の値は、Fを満足するα<t>の値を記憶したメ
    モリーを参照して求められることを特徴とするBCH符
    号訂正方法。
  3. 【請求項3】請求項1記載の方法で推定された誤り数に
    対して、それぞれに応じた演算処理を、1つの記憶手段
    に分割して記憶するメモリを設け、演算処理を記憶した
    メモリから各誤り数によりフラグA(FA),フラグB
    (FB)とエラーフラグ(EF)を出力し、ビットデー
    タの反転を行う手段とエラーフラグを付加する手段と、
    ビットデータの書き込み直しを行う手段とを設け、F
    A,FBが'1'なら読み出したビットデータの反転を行
    い、'0'なら反転を行わない様にしてビットデータの訂
    正を行い、EFが'1'ならエラーフラグを付加し、'0'
    なら訂正データの書き込み直しを行い誤り訂正を行うこ
    とを特徴とした誤り訂正装置。
  4. 【請求項4】準瞬時圧伸され、ディジタル音声信号と、
    ディジタル音声信号の圧伸率を示すレンジビットと、デ
    ィジタル音声信号に付加されたBCH符号と、レンジビ
    ットに付加されたBCH符号から1フレームが構成され
    るディジタル音声信号を再生する装置において、レンジ
    ビットのシンドローム(rS1)を演算する手段を設
    け、シンドロームS0は音声信号に対するシンドローム
    演算手段と共用し、シンドロームS0,rS1と誤り位置
    との関係を記憶する手段と、請求項2に記載のFとα<t
    >の関係を記憶したメモリを、1つのリードオンリメモ
    リ(ROM)で構成し、上記レンジビットの訂正手段を
    設けた回路上で行うことを特徴としたディジタル音声信
    号及びレンジビット誤り訂正装置
  5. 【請求項5】受信したディジタル音声信号を再生する再
    生装置において、フレーム同期信号と制御符号と音声デ
    ータ、音声とは独立なデータ及び誤り訂正符号よりなる
    フレーム信号に対して、音声フレームの書き込み、誤り
    訂正、データの並び替えを行うデスクランブル、音声デ
    ータの読み出しの一連の信号処理を行うのに、4個のメ
    モリ手段と、それぞれに接続されるメモリの切りかえ手
    段、メモリへのデータ書き込み手段、請求項3記載の誤
    り訂正手段、デスクランブル手段、データ読み出し制御
    手段を設け、順次入力される音声フレーム単位でメモリ
    を切りかえて信号処理を行うことを特徴とした音声信号
    再生装置。
JP2229494A 1994-02-21 1994-02-21 誤り数推定方法及びbch符号訂正方法 Pending JPH07231261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2229494A JPH07231261A (ja) 1994-02-21 1994-02-21 誤り数推定方法及びbch符号訂正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2229494A JPH07231261A (ja) 1994-02-21 1994-02-21 誤り数推定方法及びbch符号訂正方法

Publications (1)

Publication Number Publication Date
JPH07231261A true JPH07231261A (ja) 1995-08-29

Family

ID=12078735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2229494A Pending JPH07231261A (ja) 1994-02-21 1994-02-21 誤り数推定方法及びbch符号訂正方法

Country Status (1)

Country Link
JP (1) JPH07231261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718509B2 (en) 2000-01-26 2004-04-06 Nec Corporation Error bit correcting method for use in time-division multiple access system and bit correcting circuit
US6820229B1 (en) 1997-12-01 2004-11-16 Macrovision Europe Codeword for use in digital optical media and a method of generation thereof
CN111326207A (zh) * 2018-12-17 2020-06-23 Arm 有限公司 存储器测试技术

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820229B1 (en) 1997-12-01 2004-11-16 Macrovision Europe Codeword for use in digital optical media and a method of generation thereof
US7181673B2 (en) 1997-12-01 2007-02-20 Macrovision Europe Limited Codeword for use in digital optical media and a method of generating therefor
US6718509B2 (en) 2000-01-26 2004-04-06 Nec Corporation Error bit correcting method for use in time-division multiple access system and bit correcting circuit
CN111326207A (zh) * 2018-12-17 2020-06-23 Arm 有限公司 存储器测试技术

Similar Documents

Publication Publication Date Title
EP0567148B1 (en) Operating circuit for galois field
JPH0548658A (ja) デイジタル信号変調/復調システム
JP3278581B2 (ja) ビタービ復号化方法及びその回路
JP4022293B2 (ja) エラー訂正方法及び装置
JPH07231261A (ja) 誤り数推定方法及びbch符号訂正方法
JP3329053B2 (ja) 誤り訂正方式
JPH0664862B2 (ja) デイジタル画像記録再生装置
JP3648560B2 (ja) 送信装置及び受信装置
JPH0828052B2 (ja) Pcmデータのフレーム生成方法
JPH048979B2 (ja)
JP3304631B2 (ja) ビタビ復号方法及びビタビ復号装置
JP3223943B2 (ja) ベクトル符号復号方法
JP3259359B2 (ja) データ再生装置及び方法
JPH09247129A (ja) 無線通信制御装置
JP2612423B2 (ja) Pcmデータのフレーム生成方式
JPS58162142A (ja) デイジタル信号伝送方式
KR970008645B1 (ko) 다중 오류정정방법 및 장치
JPH0463081A (ja) 予測符号化方式
JP2586789B2 (ja) ディジタル信号記録再生装置用自動等化器
JP3271187B2 (ja) 軟判定復号回路
JPH1051771A (ja) 画像圧縮方法及び画像圧縮装置
JP2000101440A (ja) 符号化伝送方法および符号化伝送装置
JPH0813139B2 (ja) 符号化装置
JP2705442B2 (ja) 同期方式
JP2801260B2 (ja) 符号伝送方法