KR100220570B1 - 패킷교환기의 에러검출장치 - Google Patents

패킷교환기의 에러검출장치 Download PDF

Info

Publication number
KR100220570B1
KR100220570B1 KR1019950005489A KR19950005489A KR100220570B1 KR 100220570 B1 KR100220570 B1 KR 100220570B1 KR 1019950005489 A KR1019950005489 A KR 1019950005489A KR 19950005489 A KR19950005489 A KR 19950005489A KR 100220570 B1 KR100220570 B1 KR 100220570B1
Authority
KR
South Korea
Prior art keywords
bit
vector
common bus
error detection
bits
Prior art date
Application number
KR1019950005489A
Other languages
English (en)
Other versions
KR960036457A (ko
Inventor
이성삼
권영돈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950005489A priority Critical patent/KR100220570B1/ko
Priority to US08/616,301 priority patent/US5703886A/en
Priority to JP6100396A priority patent/JP2945621B2/ja
Priority to CN96102766A priority patent/CN1068487C/zh
Publication of KR960036457A publication Critical patent/KR960036457A/ko
Application granted granted Critical
Publication of KR100220570B1 publication Critical patent/KR100220570B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring

Abstract

본 발명은 패킷교환기의 에러검출장치에 관한 것으로서, 이는 패킷교환기의 공통버스를 운용함에 있어서, 버스폭은 24비트로 운용하면서 데이타 쪽은 16비트로 할 수 있는 블럭코딩 기법을 적용하여 에러 검출 및 수정 가능하며 동시에 2배의 교환 속도의 향상을 얻도록 한 것이다.
이와같은 본 발명은 입력 8비트의 데이타와 에러검출을 위한 4비트의 코드비트를 엔코딩하여 각각 12비트의 코딩된 벡터를 생성하는 제1, 제2엔코딩수단과; 상기 제1, 제2엔코딩수단에서 생성된 코딩 벡터를 인터페이스하는 공통버스와; 상기 공통버스를 공유하여 상기 코딩된 각각의 12비트의 벡터를 수신하고 그 수신된 12비트의 벡터로 부터 각각 원래의 8비트 데이타를 추출하여 에러를 검출 및 수정하는 제1, 제2디코딩수단으로 이루어짐으로 달성된다.

Description

패킷교환기의 에러검출장치
제1도는 본 발명 패킷교환기의 에러검출장치의 구성도.
제2도는 제1도의 제1디코딩수단을 보다 상세히 도시한 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1엔코딩부 101 : 제2엔코딩부
102 : 공통버스 103 : 제1디코딩부
104 : 제2디코딩부
본 발명은 패킷교환기의 에러검출 및 수정에 관한 것으로, 좀더 상세하게는 패킷교환기의 공통버스를 운용함에 있어서, 블록코딩 기법을 적용하여 에러를 검출하고 수정하도록 하는 패킷교환기의 에러검출장치에 관한 것이다.
종래에는 패킷교환기의 에러의 검출 및 수정을 위한 한 가지 방법으로써 간단히 3중화하여 운용하였다.
즉, 데이타 8비트(bit)를 3중화하여 공통 버스를 24비트로 운용하면서 셋중 둘 이상의 값을 선택함으로써 1비트의 에러가 검출 및 수정되었으며 이러한, 공통버스의 동작속도를 10MHz로 운용한다면 패킷교환기는 교환속도는 80Mbps(bps ; bit per second)이다.
따라서, 코드분할 다중억세스 이동통신 교환기에서 요구되는 교환속도는 120Mbps 이상 이므로 현재 패킷교환기의 속도로는 부족한 실정이며, 용량 및 속도증대가 절실히 요구된다.
종래에는 패킷교환기에서의 속도를 증대시키기 위해 2가지 방법을 이용하여 패킷교환기의 속도를 증가시켰다.
하나는, 공통버스의 동작속도를 15MHz이상으로 올려서 12Mbps이상의 교환속도를 얻는 방법이고, 다른 하나는 데이타의 폭을 현재 8비트에서 16비트로 늘려서 160Mbps의 교환속도를 얻는 방법이었다.
그러나, 이와같은 경우에 있어서, 현재 구성되어 있는 TTL 레벨로서 10MHz 이상 공통버스를 구성하는 것이 어려우므로 ECL 레벨을 사용해야 하는데, 이 경우에 있어서 소자의 가격이 비싸고 핀 수가 2배로 늘어나게 되어 회로의 구성이 복잡해지는 문제점이 있었다.
본 발명의 목적은 패킷교환기의 공통버스를 운용함에 있어서, 버스폭은 24비트로 운용하면서 데이타 폭은 16비트로 할 수 있는 블록코딩 기법을 적용하여 3중화된 공동 버스보다 2배의 교환 속도를 얻을 수 있고, 에러검출은 물론 그 에러를 수정 가능하도록 하는 패킷교환기의 에러검출장치를 제공함에 있다.
이와같은 본 발명의 목적을 달성하기 위한 패킷교환기의 에러검출장치는 입력 8비트의 데이타와 에러검출을 위한 4비트의 코드비트를 엔코딩하여 각각 12비트의 코딩된 벡터를 생성하는 제1, 제2엔코딩수단과; 상기 제1, 제2엔코딩수단에서 생성된 코딩벡터를 인터페이스하는 공통버스와; 상기 공통버스를 공유하여 상기 코딩된 각각의 12비트의 벡터를 수신하고 그 수신된 12비트의 벡터로부터 각각 원래의 8비트 데이타를 추출하여 에러를 검출 및 수정하는 제1, 제2디코딩수단으로 이루어짐으로서 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명 패킷교환기의 에러검출장치의 구성도로서, 이에 도시한 바와 같이, 입력되는 각각의 8비트의 데이타(m0m7),(m8m15)와 에러검출을 위한 각각의 4비트의 코드비트를 엔코딩하여 12비트의 코딩된 벡터(x0x11),(x12x23)를 각각 생성하는 제1, 제2엔코딩부(100)(101)와, 상기 제1, 제2엔코딩부(100)(101)에서 생성된 각각의 12비트의 코딩 벡터(x0x11),(x12x23)를 인터페이스하는 공통버스(102)와, 상기 공통버스(102)를 공유하여 상기 코딩된 각각의 12비트의 벡터를 수신하고 그 수신된 12비트의 벡터(y0y11),(y12y23)로부터 각각 원래의 8비트 데이타 (m0m7),(m8m15)를 추출하여 에러를 검출 및 수정하는 제1, 제2디코딩부(103)(104)로 구성한다.
그리고, 상기에서 제1디코딩부(103)는 제2도에 도시된 바와같이 상기 공통버스(102)를 통해 입력되는 12비트의 벡터(yoy11)를 배타적 논리화하여 4비트의 코드비트(s0s3)를 생성하는 제1디코더(103a)와, 상기 제1디코더(103a)에서 생성된 4비트의 코드비트(s0s3)를 논리곱하여 8비트의 코드비트(E0E7)를 생성하는 제2디코더(103b)와, 상기 제2디코더(103b)에서 생성된 8비트의 코드비트(E0E7)와 공통버스(102)를 통해 입력되는 8비트의 벡터(y0y7)를 배타적 논리화하여 원래 8비트 데이타(m0m7)를 추출하는 제3디코더(103c)로 구성한다.
이와같이, 구성된 본 발명 패킷교환기의 에러검출장치의 작용 효과를 제1도 및 제2도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 입력단자를 통한 16비트의 데이타(m0m15)가 각각 8비트씩, 제1, 제2엔코딩부(100)(101)로 입력되면, 상기 제1, 제2엔코딩부(100)(101)는 각각 8비트씩 입력되는 데이타(m0m7),(m8m15)와 에러검출을 위한 각각의 4비트의 코드비트를 엔코딩하여 각각 12비트의 코딩된 벡터(x0x11),(x12x23)를 생성하게 된다.
즉, 상기에서 각각의 제1, 제2엔코딩부(100)(101)의 엔코딩 함수(G)는 하기와 같다.
G = 1 0 0 0 0 0 0 0 0 0 1 1
0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 0 1 1 0
0 0 0 1 0 0 0 0 1 0 0 1
0 0 0 0 1 0 0 0 1 0 1 0
0 0 0 0 0 1 0 0 1 1 0 0
0 0 0 0 0 0 1 0 1 1 0 1
0 0 0 0 0 0 0 1 1 1 1 0
상기 제1, 제2엔코딩부(100),(101)에서 생성된 X를 인코딩된 벡터라고 하고, 입력 M을 데이타(메세지)벡터라 하면, 제1, 제2엔코딩부(100),(101)에서 출력되는 인코딩된 벡터(X)는 X=MG이다.
즉, 상기 제1엔코딩부(100)에서 출력되는 12비트의 코딩벡터(x0x11)는 공통버스(102)를 통해 제1, 제2디코딩부(103),(104)로 전송되는데, 이때의 코딩벡터(x0x11)는 하기와 같다.
상기 제1, 제2디코딩부(103),(104)는 공통버스(102)를 통해 입력되는 각각의 12비트의 벡터(y0y11),(y12y23)를 디코딩하여 원래의 8비트 데이타(m0m7),(m8m15)를 추출하게 된다.
상기 제1, 제2디코딩부(103)(104)를 제2도를 참조하여 구체적으로 설명하면, 상기 제1디코딩부(103)의 제1디코더(103a)는 상기 공통버스(102)를 통해 입력되는 12비트의 벡터(y0y11)를 배타적으로 논리화하여 4비트의 코드비트(s0s3)를 생성하게 된다.
즉, 공통버스(102)를 통해 12비트의 벡터(y0y11)가 입력되면 제1디코딩부(103)의 제1디코더(103a)는 입력된 12비트의 벡터(y0y11)를 하기와 같이, 배타적 논리화하여 4비트의 코드비트(s0s3)를 생성하게 된다.
즉,
로 디코딩하여 4비트의 코드비트(s0s3)를 제2디코터(103a)에 제공하게 된다.
상기 제2디코더(103b)는 입력되는 4비트의 코드비트(s0s3)를 논리곱하여 8비트의 코드비트(E0E7)를 생성하여 이를 제3디코터(103c)에 입력시키는데, 이때 8비트의 코드비트(E0E7)는 하기와 같다.
상기 제3디코더(103c)는 제2디코더(103b)에서 입력된 8비트의 코드비트(E0E7)와 공통버스(102)를 통해 입력되는 벡터(y0y7)를 배타적 논리화하여 원래의 8비트 데이타 (m0m7)를 추출하게 된다.
즉, 상기 제3디코더(103c)는 입력되는 8비트의 코드비트(Ei)와 데이타 백터(yi)를 Eiyi=mi로 디코딩하여 1비트의 에러검출 및 수정을 하여 원래의 8비트 데이타를 추출하게 된다.
따라서, 상기 제1, 제2디코딩부(103)(104)는 제1, 제2엔코딩부(100)(101)로부터 각각 12비트로 입력되는 벡터(y0y11)(y12y23)로부터 각각 신뢰도가 있는 8비트의 원래 데이타(m0m7)(m8m15)를 추출하게 된다.
이상에서 상세히 설명한 바와같이, 본 발명에 따르면 패킷교환기의 공통버스를 운용함에 있어서, 버스폭은 24비트로 운용하면서 데이타 폭을 16비트로 할 수 있는 블록코딩 기법을 적용함으로써 공통 버스를 3중화 운용하는 패킷 교환기보다 2배의 교환 속도를 얻고 동시에 에러 검출은 물론 그 검출한 에러의 수정을 빠른 속도로 처리할 수 있는 효과가 있다.

Claims (2)

  1. 입력 8비트의 데이타와 에러검출을 위한 4비트의 코드비트를 엔코딩하여 각각 12비트의 코딩된 벡터를 생성하는 제1, 제2엔코딩수단과, 상기 제1, 제2엔코딩수단에서 생성된 코딩 벡터를 인터페이스하는 공통버스와, 상기 공통버스를 공유하여 상기 코딩된 각각의 12비트의 벡터를 수신하고 그 수신된 12비트의 벡터로부터 각각 원래의 8비트 데이타를 추출하여 에러를 검출 및 수정하는 제1, 제2디코딩수단을 포함하는 패킷교환기의 에러검출장치.
  2. 제1항에 있어서, 제1디코딩수단은 상기 공통버스를 통해 입력되는 12비트의 벡터를 배타적 논리화하여 4비트의 코드비트를 생성하는 제1디코더와, 상기 제1디코더에서 생성된 4비트의 코드비트를 논리곱하여 8비트의 코드비트를 생성하는 제2디코더와, 상기 제2디코더에서 생성된 8비트의 코드비트와 공통버스를 통해 입력되는 8비트의 벡터를 배타적 논리화하여 원래의 8비트 데이타를 추출하는 제3디코더로 구성함을 특징으로 하는 패킷교환기의 에러검출장치.
KR1019950005489A 1995-03-16 1995-03-16 패킷교환기의 에러검출장치 KR100220570B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950005489A KR100220570B1 (ko) 1995-03-16 1995-03-16 패킷교환기의 에러검출장치
US08/616,301 US5703886A (en) 1995-03-16 1996-03-15 Error detecting apparatus for packet exchange
JP6100396A JP2945621B2 (ja) 1995-03-16 1996-03-18 パケット交換機のエラー検出装置
CN96102766A CN1068487C (zh) 1995-03-16 1996-03-18 分组交换机的检错装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950005489A KR100220570B1 (ko) 1995-03-16 1995-03-16 패킷교환기의 에러검출장치

Publications (2)

Publication Number Publication Date
KR960036457A KR960036457A (ko) 1996-10-28
KR100220570B1 true KR100220570B1 (ko) 1999-09-15

Family

ID=19409914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005489A KR100220570B1 (ko) 1995-03-16 1995-03-16 패킷교환기의 에러검출장치

Country Status (4)

Country Link
US (1) US5703886A (ko)
JP (1) JP2945621B2 (ko)
KR (1) KR100220570B1 (ko)
CN (1) CN1068487C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI112995B (fi) * 2001-01-16 2004-02-13 Nokia Corp Virheellisen datan käsittely pakettivälitteistä tiedonsiirtoa tarjoavassa tietoliikennejärjestelmässä
US7523342B1 (en) * 2005-10-28 2009-04-21 Sun Microsystems, Inc. Data and control integrity for transactions in a computer system
US20070283208A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features
US20070283223A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last
US20070283207A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements
US7721178B2 (en) * 2006-06-01 2010-05-18 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072853A (en) * 1976-09-29 1978-02-07 Honeywell Information Systems Inc. Apparatus and method for storing parity encoded data from a plurality of input/output sources
US4388684A (en) * 1981-03-27 1983-06-14 Honeywell Information Systems Inc. Apparatus for deferring error detection of multibyte parity encoded data received from a plurality of input/output data sources
US5161156A (en) * 1990-02-02 1992-11-03 International Business Machines Corporation Multiprocessing packet switching connection system having provision for error correction and recovery
JPH0477148A (ja) * 1990-07-17 1992-03-11 Fujitsu Ltd シグナリング・データ受信処理方式
DE4132552C1 (ko) * 1991-09-30 1992-11-12 Siemens Ag, 8000 Muenchen, De
JP3239138B2 (ja) * 1991-11-12 2001-12-17 日本電信電話株式会社 通信網の転送データ誤り検出方法
US5353352A (en) * 1992-04-10 1994-10-04 Ericsson Ge Mobile Communications Inc. Multiple access coding for radio communications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법

Also Published As

Publication number Publication date
CN1136740A (zh) 1996-11-27
US5703886A (en) 1997-12-30
JPH08265370A (ja) 1996-10-11
CN1068487C (zh) 2001-07-11
JP2945621B2 (ja) 1999-09-06
KR960036457A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
EP3041157B1 (en) Physical layer coding/decoding method and apparatus thereof
US3891959A (en) Coding system for differential phase modulation
JP3549788B2 (ja) 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
CA2157958C (en) Trellis coded modulation employing lower dimensionality convolutional encoder
US5844923A (en) Fast framing of nude ATM by header error check
JPS62151032A (ja) たたみ込み符号器および最尤復号器
KR20000046050A (ko) 이동통신시스템에서 터보 인코더의 펑처링 장치 및 방법
KR960043552A (ko) 에러정정 부호화 복호화방법 및 이 방법을 사용하는 회로
KR100220570B1 (ko) 패킷교환기의 에러검출장치
US4032886A (en) Concatenation technique for burst-error correction and synchronization
KR100281738B1 (ko) 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치
EP0735728A1 (en) 5B4T coding scheme
US4217660A (en) Method and apparatus for the coding and decoding of digital data
EP1320208A2 (en) Serial communications system and method
US4677480A (en) System for detecting a transmission error
KR20040044589A (ko) 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치
JP2522144B2 (ja) 位相曖昧度除去回路
EP0264784A2 (en) Convolutional encoder
CN105760329B (zh) 一种减少总线耦合翻转的编解码装置
US6101281A (en) Method for improving data encoding and decoding efficiency
US20060007026A1 (en) Data transmitting circuit and method based on differential value data encoding
KR101777349B1 (ko) 비디오 스트림 송수신 방법 및 장치
US20030172338A1 (en) Transmission apparatus and transmission method with simplified rate conversion
EP4210251A1 (en) Data processing method and data processing device in passive optical network system
JPH0738626B2 (ja) ワード同期検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19980702

Effective date: 19990123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080623

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee